JPS6212874B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は液晶表示装置を具備したアナログ電子
時計に関するものである。

放射状に形成した指針形状のセグメント電極に
対向して共通電極を配設し、時、分および秒を指
針で表示させる液晶表示の時計を構成した場合、
秒針に相当する表示部の点灯は１秒周期で移動す
るため、セル層が所定以上の厚さあるいは低温度
においては、１つの表示部が完全に応答しきれな
い間に次の表示部に移行するため、コントラスト
が低下し、見難いという問題があつた。これを解
決する１つの手段としては、セル層を薄くすれば
よいが、間隙の調整が難かしくなり、また干渉色
が顕出するなどの欠点が生ずる。また、他の手段
としては、高い電圧を印加することが考えられる
が、これは、クロストークが起こり、非選択の表
示部まで点灯されるおそれがあつた。

本発明は時分割的に選択される時刻情報の秒の
桁の選択時間を長くして、秒の液晶表示部に印加
する電圧の実効値を大きくし、コントラストを高
くし、かつ応答性を速めて確実に秒の表示を行な
わせるようにした、電子時計を提供するものであ
る。

以下本発明の一実施例を図面に基いて説明す
る。第１図において、１は水晶発振器、２は分周
器、であり、これらは基準パルス発生回路を構成
する。３，４はそれぞれ秒の桁を計時する10進カ
ウンタおよび６進カウンタである。５，６はそれ
ぞれ分の桁を計時する10進カウンタおよび６進カ
ウンタであり、７，８はそれぞれ時の桁を計時す
る10進カウンタおよび６進カウンタであり、各カ
ウンタは２進化10進コードの出力を生じるものと
する。９は12進カウンタ、１０はタイミングパル
ス発生回路であり、分周器２から出力パルスを受
けて端子１０ａ，１０ｂのP₂，P₃に順次同じ幅の
タイミングパルスを生じ、端子P₁には端子１０ａ
および１０ｂに生じる２パルス分に相当するパル
スが発生する。前記カウンタ３〜９は計時回路を
構成する。１１〜１６はアンド機能を有するゲー
ト回路であり、選択回路を構成し、端子P₁〜P₃に
順次発生するパルスによつて制御される。１７，
１８はオア機能を有するゲート回路である。１
９，２０はそれぞれゲート回路１７，１８の出力
コードを変換するデコーダである。２１は出力順
位切換回路であり、ゲート回路１８の一出力状態
に応じてデコーダ１９の出力順位が切り換えられ
る。２２は後に詳述するがセグメント電極に印加
するための電位を選択するセグメント電位設定回
路、２３は共通電極に印加すべき電位を選択する
共通電位設定回路である。２４はフリツプフロツ
プ回路、２５は電位設定回路であり、端子s₀，
s₁，c₀，c₁に電位０，v₀，2v₀および3v₀の所定の
電位を周期的に発生する。フリツプフロツプ回路
２４および電位設定回路２５はパルス設定回路を
構成する。２６はインバータ、２７はゲート回路
である。ゲート回路１７，１８、デコーダ１９，
２０、出力順位切換回路２１、セグメント電位設
定回路２２、共通電位設定回路２３およびインバ
ータ２６は電圧供給回路を構成し、ゲート回路２
７およびタイミングパルス発生回路１０は制御パ
ルス発生回路を構成する。

第２図および第３図は指針を表示する液晶表示
装置の電極パターンを示したものである。

第２図において、２８は電極数60のセグメント
電極の配設状態を示し、電極数10のセグメント電
極２８ａ…２８ａは同図示のようにセグメント電
位設定回路２２の端子e₁〜e₁₀に接続してある。
その他のセグメント電極は以下の接続関係を有し
ている。なお、以下に指称するセグメント電極の
順番は、端子e₁に接続したセグメント電極２８ａ
を第１番目として時計方向に数えるものとする。
第10番目のセグメント電極２８ａは第11番目のセ
グメント電極２８ａと、第９番目は12番目と…第
１番目は20番目と、さらに第20番目は21番目と、
第19番目は22番目と…第11番目は30番目と共通に
接続してある。以下上記と同様な関係をもつて第
60番目までのセグメント電極を接続してある。

第３図は共通電極のパターン２９であり、外側
と内側に、６分割した共通電極２９ｂ，２９ａを
構成してある。

なお、共通電極２９ａ，２９ｂの各分割溝２９
ｃ…２９ｃは、時計方向に第10番目と11番目のセ
グメント電極間、第20番目と第21番目のセグメン
ト電極間、第30番目と第31番目のセグメント電極
間、第40番目と第41番目のセグメント電極間、第
50番目と第51番目のセグメント電極間および第60
番目と第１番目のセグメント電極間に位置しうる
ように構成してある。

なお、液晶表示装置は、セグメント電極と共通
電極間に液晶を介在して構成される表示部の集合
体によつて構成されるが、その構成は当業者が容
易に実施できるものであり、また本発明はかかる
構成自体に特徴を有するものではないから省略す
る。

第４図は出力順位切換回路２１およびセグメン
ト電位設定回路２２の詳細回路図であり、３０〜
４４はゲート回路、４５〜５４は半導体からなる
スイツチング回路、５５〜５９はインバータであ
る。

第５図は電位設定回路２５の詳細回路図であ
り、６０〜６７は上記と同様なスイツチング回
路、６９はインバータである。

第６図は共通電位設定回路２３の詳細回路図で
あり、６９〜７４はゲート回路、７５〜８４は上
記と同様なスイツチング回路、８５〜８９はイン
バータである。

第７図はスイツチ２８の動作により、第１図の
端子q₁，q₂に印加すべきパルスの状態を変化せし
める回路であり、９０はインバータ、９２〜９４
はゲート回路である。

以上の構成において、セグメント電極および共
通電極に印加されるべき電位の状態について説明
する。電位０，v₀，2v₀および3v₀とし、本実施例
における液晶表示装置は説明上電圧｜1v₀｜以下
で非点灯、電圧３｜v₀｜以上で点灯されるものと
する。第５図において、端子l₁，l₄に０、端子
l₂，l₇にv₀、端子l₃，l₆に2v₀、端子l₀，l₅に3v₀の電
位を印加してある。第１図示のタイミングパルス
発生回路１０の端子１０ａからの出力パルスを受
けてフリツプフロツプ回路２４はその出力Ｑに周
期的にパルス列を発生する。これにより、第５図
示の端子s₀に電位０および3v₀、端子s₁に電位v₀
および2v₀、端子c₀に電位０および3v₀、端子c₁に
電位2v₀およびv₀が交互に生じる。この関係をま
とめたのが、第７図である。同図表において、各
端子s₀，s₁およびc₀，c₁に対応して示されるVs，
Vcは左から順に端子１０ａにパルスが発生され
るごとに各端子s₀，s₁およびc₀，c₁に生じる電位
を示している。図表の残余には各端子s₀，s₁と端
子c₀，c₁に同時に生じる電位の差、すなわち電圧
Vs−ｃを示している。同図より明らかな通り、
端子s₀とc₀とに電位が印加されたときそれに対応
する表示部が点灯される。

そこで、通常の時刻表示の場合について説明す
る。一例として、第１図示のカウンタ３〜８が10
時５分０秒を計時した場合の指針表示について説
明する。この計時状態において、カウンタ３は
「０」、カウンタ４は「０」、カウンタ５は「５」、
カウンタ６は「０」、カウンタ７は「０」、カウン
タ８は「５」、カウンタ９は「５」を計数してい
る。そこで、第１図示のタイミングパルス発生回
路１０の端子p₁のみに注目した場合、それから発
生されるパルス例によつて秒の桁のゲート回路１
１，１４が開かれ、カウンタ３の秒のデータがゲ
ート回路１７に、カウンタ４の秒のデータがゲー
ト回路１８に入力される。したがつて、ゲート回
路１７の2⁰〜2³の端子に“０”を生じ、ゲート回
路８の2⁰〜2²の端子に“０”を生じる。したがつ
て端子に“１”、端子ｋに“０”、デコーダ１９
の端子x₀に“１”を生じる。そこで、第４図を参
照すると、ゲート回路３０，４０の出力が“１”
になるため、端子s₀に生じる電位が端子e₁に発生
する。他の端子e₂〜e₁₀については、スイツチン
グ回路４８，５０…５２…５４がオンになるた
め、端子s₁に生じる電位が発生する。

つぎに第１図示のデコーダ２０についてみる
と、端子y₀に“１”を生じるため、第６図示の端
子k₁に端子c₀に生じる電位が発生する。またタイ
ミングパルス発生回路１０の端子p₁に“１”が生
じている間、端子p₃は“０”状態を保持している
から端子₃は“１”、したがつてゲート回路６９
〜７４は開かれている。そのため、スイツチング
回路７５がオンになり端子c₀に生じている電位が
端子g₁に発生する。その他の端子k₂〜k₆，g₂〜g₆
に端子c₁に生じている電位が発生する。以上の結
果、第７図示の電位、電圧図表より明らかな通
り、第２図示のセグメント電極Ｓに対応する表示
部、すなわち秒の指針表示部が点灯される。

次に、タイミングパルス発生回路１０の端子p₂
に注目すると、当該端子から発生したパルス列は
ゲート回路１２，１５を開き、カウンタ５，６の
データ「５」、「０」を通過させる。したがつて、
デコーダ１９の端子x₅に“１”、デコーダ２０の
端子y₀に“１”を生じ、または“１”、ｋは
“０”になる。

その結果、第４図示のゲート回路４５の出力が
“１”になり、スイツチング回路５２がオンにな
つて、端子s₀に生じている電位が端子e₆に生じ
る。その他の端子e₁〜e₅，e₇〜e₁₀には、端子s₁に
生じている電位が発生する。

また、第６図より、端子g₁，k₁に端子c₀に生じ
る電位が発生し、その他の端子g₂〜g₆およびk₂〜
k₆に端子c₁に生じる電位が発生する。したがつ
て、第７図示の図表より明らかな通り、端子e₆に
対応するセグメント電極Ｍ（第２図参照）と端子
g₁，k₁に対応する共通電極とによつて構成される
分の表示部が点灯される。

タイミングパルス発生回路１０の端子p₃に注目
すると、当該端子に発生したパルス列はゲート回
路１３，１６を開き、これを介してカウンタ７，
８の出力を通過させる。これにより、セグメント
電位設定回路２２の端子e₁₀に、端子s₀に生じる
電位を発生し、共通電位設定回路２３の端子k₆に
端子c₀に生じる電位を発生する。その他の端子k₁
〜k₅には端子c₁に生じる電位を発生する。なお、
端子p₃にパルスが生じたときは、第６図示のゲー
ト回路６９〜７４の出力が“０”になるため、端
子g₁〜g₆には端子c₁に生じている電位が発生す
る。

したがつて、端子e₁₀に対応するセグメント電
極Ｈ（第２図参照）と端子k₆に対応する共通電極
とによつて構成される時の表示部が点灯される。
以上により、第２図示のセグメント電極Ｈ，Ｍ，
Ｓに対応する表示部が点灯され、10時５分０秒が
表示される。

以上において、秒針の表示部には、分針および
時針のそれに比較して２倍の時間だけ電圧が印加
されるため、駆動電圧の実効値は高くなつてい
る。そのためセルがある程度厚くても、また低温
状態等においても秒針の表示部を確実にかつ高い
コントラストで表示することができる。

本発明は以上詳述した通り、時、分および秒の
出力を時分割的に選択するとともに、液晶表示装
置に印加する秒の選択時間を長くするようにした
ので、秒の表示部の応答速度が速くなりかつ表示
のコントラストが増すため移動する秒針の表示が
みやすくなる。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２
図はその表示装置のセグメント電極パターンの平
面図、第３図は同表示装置の共通電極パターンの
平面図、第４〜６図は第１図の要部詳細回路図、
第７図は第１図示の回路の動作を説明するための
電圧および電位の図表である。 ２……分周器、３〜８……カウンタ、１０……
タイミングパルス発生回路、１１〜１６……ゲー
ト回路。

Claims (1)

【特許請求の範囲】
1. １ 放射状に配設した複数のセグメント電極を所
   定数を一群とする複数群に分割し、各群を構成す
   るセグメント電極の対応するものを導電的に接続
   し、上記一群のセグメント電極に液晶を介して対
   向する共通電極を各群ごとに設けて複数の表示素
   子からなる液晶表示装置を構成し、基準パルスを
   発生する基準パルス発生回路を設け、この基準パ
   ルスの出力を受けて時刻を計時する計時回路を設
   け、上記基準パルスの出力を受けて異なる幅のパ
   ルスを含むタイミングパルスを発生する制御パル
   ス発生回路を設け、この制御パルス発生回路の出
   力を受けて上記計時回路の桁出力を時分割的に選
   択するとともに所定桁の選択時間を長くする選択
   回路を設け、所定数のパルス電圧を設定するパル
   ス設定回路を設け、上記選択回路の出力にしたが
   つて上記パルス設定回路から表示用および非表示
   用のパルス電圧を選択して上記表示装置に供給す
   る電圧供給回路を設けた電子時計。