JPS62127939A - 高速検索処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報処理システムに関し、とくに詳細にはデー
タベースを検索してデータの特定のパターンの探索を行
う専用処理装置に関する。この種の形態の処理は多数の
異なった状況において行われる。データベースの検索に
よって、発生しうる全ての特定の語あるいは句の探索を
最もよく理解することができる。過去においては、コン
ピュータソフトウェアが、このような検索を行うのに使
用された。しかしながら、多くの現実的な限界があるこ
とが見出された。

大規模データベースを始めから終わりまで順次検索する
ための従来のハードウェアは多くの時間を必要とし、全
体として現実的でないのと、考えらる典型的な検索に対
してシステムが比較的良いフォーマンスを存するように
種々のソフトウェア技術がデータを編成するのに使用さ
れる。これら技術はいく種かの索引付は手段を有してお
り、データベース内の全てのアイテムの位置を有してい
る大規模なテーブルが用いられている。これら、索引テ
ーブルは実際のデータベースとサイズが同じぐらいであ
り、構築および有機化するのが厄介である。さらに、索
引テーブルを必要とするシステムは、内容が経時的に変
化するデータベースを検索するのには不都合である。

索引構造を使用しても、ソフトウェア検索は、与えられ
た検索タスクの数多くの複雑な検索条件に極めて大きく
依存しており、用いられる汎用コンピュータには、検索
プロセスを遅滞するオペレーティングシステムオーバー
ヘッドがある。結果として、得ることのできる現実のデ
ータ処理速度は通常、データベースが通常記憶される大
容量記憶装置の最大のデータ速度よりかなり遅い。

ソフトウェア制御検索技術には限界があるために、検索
処理を援助する複数のハードウェア装置が開発された。

これら装置は二つのカテゴリに分類することができる。

即ち、内容アドレス可能メモリと専用処理装置とである
。内容アドレス可能メモリはメモリの内容をコモンバス
上のパターンと比較することのできるメモリＩｆである
。このようなメモリ装置は、大規模データベースニドっ
て禁止的に高く、正確な一致突合せ処理のみを通常達成
することができるので、とにかく効用が限られている。

データ検索用専用処理装置は、低価格メモリを採用して
おり、このメモリからデータが専用のパターン一致突合
せ回路によってアクセスされる。

検索条件は通常検索に先立って処理装置に記憶され、デ
ータが検索中に処理装置に送られる。

専用処理装置の特定の所望の形態においては、全ての論
理を一つの集積回路チップ上に組み入れており、数個の
チップを結合することによって、拡張機能がもたらされ
る。このような処理装置の一つが、カルフォルニア工業
大学のＭｅｎｄおよびその協力者によって開発された。

このコンピュータは１２８−ビットの比較器を使用して
テキスト入力と滞在パターンとを比較する＊　（Ｍｅａ
ｄ、Ｃ，Ａ、Ｐａ５ｈｌｅｙ＋Ｒ０Ｄ、＋Ｂｒ１ｔｔｏ
ｎ１．Ｄ、＋口ａｉｍｏｎ、Ｙ、Ｔ、、およびＳ　ａ　
ｎ　ｄ　ｏ　ｔＳ、Ｆ、“１２８−ビットマルチ−コン
パレータ、′６９２−６９５．０ｃｔｏｂｅｒ、　１９
７６参照）マスクレジスタは、パターン内に等しい可変
長“注意不要（ｄ　ｏ　ｎ’ｔｃａｒｅ）”キャラクタ
の使用を可能とする。換言すると、パターンは可変長セ
グメントを含んでものを選定することができ、その内容
は突き合わせ処理に影響を及ぼさない。

Ｆｏｓ　ｔｅｒおよびＫｕｎｇは２ｆｌ［のセルからな
る脈動的クパターン一致突き合わせチップを提案した。

（ＦｏｓＬｅｒ＋Ｍ、Ｊ−＋およびＫｕｎｇ、Ｈ，Ｔ、
専用ＶＬＳＩチップＩＥＥＢ　　Ｃｏｗ　ｕｔｅｒ、１
３（１）、１月、１９８０年参照）この処理装置は検索
されるパターンを記憶せず平行データバスに沿っての再
循環を、検索されているデータに要求する。このプロセ
ッサの脈動的性格は、すぐ隣りのセルとのみ信号を共有
する相互接続されたセルからなるパイプラインを示唆し
ており、高密度レイアウトの集積回路に特に適合し得る
。

第２の脈動的構成がセットラルフロリダ大学のＭｕｋｈ
ｏｐａｄｈｙａｙによって提本された。この構造は単一
形態のセルを含んでいる＊　　（Ｍｕｋｈｏｐａｄｈｙ
ａｙ＋Ａ、＋“ＶＬＳ　Ｉ　　ハードウェア　アルゴリ
ズム１参照、ＲａｂｂａＬ、Ｇ、（［集）　ｌｌａｒｄ
ｗａｒｅ　ａｎｄ　ＳｏｆｔｗａｒｅＣｏｎｃｅｐｔｓ
　ｉｎ　ＶＬＳＩ＋４章＋　ｐｐ、７２−９４．Ｖａｎ
　Ｎｏ５ｔｒａｎｄＲｅｉｎｈｏｌｄ、　１９８３年、
収録）このシステムにおいてパターンはパイプラインの
一端からロードされ、検索されるべきテキストデータは
反対の端部からロードされる。このシステムは固定長お
よび可変長　注意不要”文字の両方を使用可能とする。

これらおよび他の提案されたシステムが、種々の　注意
不要”文字と高速でパターンの一致突き合わせを達成す
るとしても、完全なデータ検索システムを実現しない０
例えば、これらのシステムはプール関数機能、複雑な近
接機能、あるいはハンドル近似突き合わせを実行するこ
とができない。

従って、このような装置の周辺に構築されたシステムは
、予測できない応答時間を有することになる。これは特
別なハードウェアが使用できるか否かに依存する。これ
は、多くの場合、伝統的なソフトウェアの解法が直面し
ているのと同じ問題である。

上述から、種々の検索機能を実行することがで　　、き
、完全に単一の集積回路チップに収容することができる
改良された専用処理装置が依然として必要とされている
ことが理解されるだろう、ｒｌ想的には、改良されたプ
ロセンサは、記憶媒体がアクセスされることができる速
変のみによって制限されたスピードでデータベースを専
★索することができ、即ち最大可能なデータのスループ
ットを与える０本発明はこれら目的を達成することに向
けられている。

３１μυ」真 本発明は、高性能データ検索用専用処理装置およびこの
装置を使用するための方法にある０本発明の処理装置は
直列接続された複数の同等のセルを有しており、各セル
はパターンレジスタ、文字レジスタ、複数の制御フラグ
とフィールド、および少なくとも一つの突合せレジスタ
を有している。

検索モードの操作に先立って、セルは初期化されて、パ
ターンレジスタに記憶されている所望の検索パターンを
含み、検索を制御するためのフラグおよびフィールドの
所望の構成を含む、従って、検索されるべきデータ流は
直列接続されたセルの列に送られ、クロック信号によっ
てセルの列を移動する。クロック信号毎に、文字の比較
が全セルにおいて行われる。検索されているデータ流の
一部と装置内に記憶されているパターンとの間に一致が
あれば、セルの列内で一連の一致があり、−・敗信号が
データ流と共にセル列を通して伝播して、データ流一致
があったことを示す、一致レジスタの接続された列は一
致ラインと呼ばれる。連続セルの文字レジスタ内に記憶
されたパターンとデータ流内の文字の列との間に一致が
あると、一致指示が一致ラインに沿って伝播される。

本発明のある態様に従うと、複数の一致ラインが採用さ
れいて、データ流を記録されているパターンと突き合わ
せる際における付加的な機能を達成する。更に詳細には
、第２の一致ラインが使用され、一致標識に対して並列
バスを与え、第３の一致ラインが使用され、第１の一致
ラインからの一致標識に対する一時記憶を与える。各セ
ル内の制御フラグが、種々の一致ラインの間で一致標識
の移動を制御するのに使用される０本発明の第２および
別の態様に従うと、一致＋！識は、２進の一致一不一致
の標識でなく、一致の度合を示す多重レベル許容値であ
る。

簡潔にかつ一般的用語を用いると、本発明の専用検索処
理装置は、直列接続された複数のセルを有し、各セルが
パターンレジスタ、文字レジスタ、比較器、および一致
レジスタを有しており、セルの文字レジスタは直列に接
続されて文字ラインを形成しており、セルの一致レジス
タは直列に接続されて一致ラインを形成している。また
、セルを初期化してデータ流内で検出されるべきパター
ンを含ませる手段、データス流を文字ラインに入力する
手段、一致ＩＩ識あるいは許容値を一致標識に入力する
手段、セルからセルのデータ流をゲートするためのクロ
ック手段、文字とパターンとの比較の際に一致信号を発
生し、一致しない場合は一致１！ａをクリアーするか、
一致ライン内の許容値を減少する各セル内の手段、およ
び一致ライン内の許容値の伝４を遅延する一致ライン内
の付加的なレジスタ手段を更に含んでいる。処理装置の
好ましい一つの形態においては、直列に結合して少なく
とも一つの付加的な一致ラインを形成する一致レジスタ
を少なくとも一つ各セルに設けられており、また一致ラ
イン間で一致標識の移動を制御して、種々の検索機能を
実行する手段が各セル内に設けられている。

より詳細には、多重一致ラインの助けによって達成され
る検索機能の一つは論理和機能であり、処理装置を多重
に通過することなくデータ流内の別のパターンが探索さ
れるする。他の関連する機能は共通の接頭部を有する多
重パターンに対する論理和を実行することにある０例え
ば、データソースのＢＬＡＣＫ　　ＣＡＴまたはＢＬＡ
ＣＫＤＯＧまたはＢＬＡＣＫ　　ＨＯＲ３Ｅの発生を見
い出すことができる。

多重−政ラインを使用して達成される他の機能は否定機
能である。これは定義されたデータ列を含むが、他の定
義された列は含まないパターンに対する検索を可能とす
る。

本発明の他の特徴に従うと、いかなる文字の固定長ある
いは可変長列（゛注意不要°文字）あるいは単一の繰り
返し文字の可変長列を含むパターンに対して検索を同様
にすることができる１本発明が検索処理装置の分野にお
いて重大な進展を示したことが前述から分かるであろう
、特に、本発明の処理装置は、検索パターンの記憶と種
々の制御Ｂフラグとに対して同等のセルを使用する種々
の検索条件に対して提供されたものである。検索が迅速
に行われ、かつ複数のパターンが検索されるべき時にパ
ターン記憶に対して最小のセルが使用される０本発明の
他の特徴および利点は、添付図面を伴った以下の詳細な
説明から明らかとなろう。

ましい　　　の曾己゛ ■ 図面に示されるように、本発明はデータベース等からの
データ流の検索用専用処理装置に関する。

第１図に示される様に、本発明が使用される環境は、参
照番号１によって示されたホストシステムを有しており
、このホストシステムｌはデータソース２、ホスト処理
装置３、および結果メモリ４を含んでおり、適当な詳細
なアーキテクチユアを有することができる０通常、デー
タソース２は高速磁気ディスク記憶システムを有し、ホ
スト処理装置３は普通の汎用処理装置、およびメモリ４
はＷ通のランダムアクセスメモリである。　参照番号５
で示される本発明の高速検索装置は、ライン８を介して
データソースからのデータを受信し、ライン９を介して
結果を出力バンフｙｌｏに転送し、そしてそこから低速
ライン１１を介して結果メモリ４へ更に転送される。検
索処理装置５は初期化モード、検索モードおよび診断モ
ードにおいて、ライン１２を介して受信されたホスト処
理装置３からの信号によって制２Ｂされる。

初期化モードにおいて、初期値がライン１２を介して検
索処理装置５にロードされている０次に、検索モードに
おいて、処理装置はライン８を介して高速で与えられた
データ流を検索し、ライン９を介して同様に高速で一致
結果を出カバソファ１０に転送する。検索処理装置５の
設計目標は、データソース２のアクセス速度と同じ程度
のスピードでデータ流の検索が行われることができるこ
とにある。そうすると、複雑かつ高価な索引付は構成を
とることなく、大規模データベースは妥当な時間で連続
して検索することができる。

・本発明の検索処理装置に好ましい実施例は複数の同等
のセルからなっている。３個のこのセルが第２図の２０
−２２に示されている。各セルの構造は第３図を参照し
て簡単に説明される。しかしながら、先ず各セルが検索
されるべきパターンを含み、各々入力と出力とを存する
文字ライン（ＣＨＡＲ）、初期化ライン（ＩＮＩＴ）、
および４つの一致ライン（Ｍｌ−Ｍ４）を存しているこ
とのみを理解することが必要とされる。これらラインは
セルからセルへ連続して接続されている。ライン８上の
データ流内の文字は第１のセル２０の文字ラインへ入力
し、そして後のクロックサイクルで、残りのセル２１と
２２を通してシフトされる。

第１の一致ラインＭ１は、主に一致結果をセルからセル
へ伝達するラインである。第４の一致ラインＭ４は最終
的な一致結果を運ぶのに使用され、最後のセル２２から
のＭ４出力は第１図の結果ラインである。一致ラインＭ
ｌ上の価が零値でないことにより一致していることが示
される。一致ライン上の値が零だと、不一致であること
が示される。単純な２進の一致一不一致値を運ぶのでは
なく、一致ラインはより一般的な意味で使用され、−成
度を示す許容値を運ぶ、パターンの第１のセルにおいて
、この値は“３′のような正の整数に初期化され、この
許容値は記憶されたパターンの文字の数であり、記憶さ
れたパターンの文字がデータ流中の文字列の対応する文
字と異なっている場合は、この許容値は処理装置に、文
字列がパターンと一致しないことを宣言させる。この許
容値が変化しないで結果ライン９上に出現する場合は、
完全に一致している。データ流と記憶されたパターンと
の間の一つの文字エラー（即ち、不一致）は出力ライン
９等に値“２”を結果する。出力ライン９における値“
０°は、データ流と記録され　　、たパターンとの間に
３個以上の文字エラーがあった場合の“不一致”を示す
。

セルの動作は比較的簡単な論理シーフェンスに従い、こ
のシーフェンスは各セルにおいて同じである。各クロッ
クサイクルの各セルにおいて、セル内の現在の文字がそ
のセルに前に記憶された文字パターンと比較される。実
施例として、文字Ｃ−Ａ−Ｔがそれぞれセル２０−２２
に記憶された文字パターンであると仮定する０文字ＣＡ
Ｔが入力データ流内出現する場合は、入力するＣは第１
のセル２０内のパターンと一致する０文字Ｃが第２のセ
ル２１を通過すると、一致ラインＭｌ上に、第１のセル
内での一致を示す許容値が後に続く。

より正確には一致の指示は、一致する文字データの後に
続（次の文字データを伴って第２のセルへ伝達する０文
字Ｃの一致の後の２クロツクサイクルにおいて、入力す
る文字Ａは第２のセル２１に導入され、このセルにおい
て文字パターンＡの一致が分かる０個々のセルのアーキ
テクチェアは、第２のセル２１においても同様に一致す
る場合は、第１のセル２０から一致ラインＭｌ上に現れ
た許容度が第２のセル２１を通過するようにされている
。同様に、入力する文字Ｔが第３のセル２２に記録され
たパターンに一致することが分かった時は、一致ライン
Ｍｌ上の許容値が第３のセルから現れる０本実施例にお
いて、第３のセルはパターカンの最後であり、後で説明
される様に、“最終。

フラグを存している。このフラグは許容値一致ラインＭ
１から一致ラインＭ４へ転送する効果を有しており、一
致ラインＭ４から結果ライン９上に現れて、完全な一致
を示す、この比較機能どのように達成するかは単一セル
の別の構成を説明する記述から明らかになるであろう。

単一の−　−インを　　るセル↑゛ 最も簡単なセル構造は第３ａ図に示されるように単一の
一致ラインのみを有する。この一致ラインは２以上の許
容値を運ぶために採用され、許される不一致の度合を表
す、初期許容値は、不一致が検出された各セル位置にお
いて減少され、検索処理装置から出現して、検索パター
ンと検索されるべきデータ流内の文字列との間の一致の
度合を示す。

本明細書において、添え字＠１１はＭ　１　ｉのような
入力信号を意味し、添え字“Ｏ”はＭｌ。のような出力
信号を意味する。各論理要素８０゛および８３°は、括
弧内の数字で示された複数の入力と一つの出力とを有す
る優先順位乗算器である。

各論理要素は、その出力が関連する入力状態が真である
入力から選ばれるように作動する。論理状態は論理ボッ
クス内に省略形でセットされる。同時に一以上の論理状
態が真である場合は、最上位の入力即ち最低入力ライン
数を存する入力が出力として選ばれる。これら論理要素
の動作はすぐ明らかになる。

セルは許容レジスタ２１７°、パターンレジスタ２１８
°、マスクレジスタ２１９’、文字レジスタ２１４°お
よび比較器２２０°を含んでいる。

単一の一致ラインは入力論理要素８０°、Ｍｌ一致レジ
スタ８７°第２の論理要素８３°、減算回路９２“を含
んでいる。

入力論理回路８０°は二つのみの入力を有してている。

即ち、レジスタが零値を有さない場合に発せられる許容
レジスタからの入力と、Ｍｌ入カラインＭｌｉ　とであ
る、許容レジスタが零値を含む場合のみに一致レジスタ
８７゛にＭ　１　ｔがロードされる。論理回路要素８３
′は、パターンと文字レジスタとの間に一致がない場合
に許容値を減少する。遅延レジスタ９１’　はタイミン
グプロセスにおいて必要とされが、このことは以下の簡
単な検索例から明らかになるだろう、別の構造のセル構
造の初期化が以下に記述される方法で達成される。

第３ａ図において、許容レジスタ２１７゛と比較器２２
０°との出力は、図において点線で示されるように論理
回路８０°と８３°とに接続されている。これら出力は
図示されていないが論理要素８０°、８３°内部の論理
回路に接続されており、これら論理回路は要素内の論理
表現を実行する。換言すれば、許容レジズタの内容と比
較器の出力とが論理要素８０°および８３°に転送され
て、これら要素の入力を選択するのに使用される。

皿皇星挟土五皿 第３ａ図の単−一致ラインＭ１のみを使用することによ
って簡単な検索ができる。検索の機構は第４図に示され
るように、特例によるのが最もよく説明できる＊Ｃ１＋
Ｃ２およびＣ１によって示される三つの連続したセルが
入力するデータストリームにおいて検索されるべきパタ
ーンで初期化される。実施例においては、検索パターン
は語ＣＡＴである。セルのパターンレジスタ２１８は、
そせぞれ、文字Ｃ，Ａ、およびＴを含んでいる。長さレ
ジスタ２１５、フラグ２１６およびマスクレジスタ２１
９はこの実施例においては使用されない、第１のセル（
Ｃ１）に対する許容レジスタに所望の一致許容値がロー
ドされる。この実施例において、許容値は”１”である
と仮定される。“１”完全な一致が望まれるということ
を意味する。

他のセルの許容レジスタは零にセットされる。許容値が
零でない場合のみ、論理要素８０’　の入力（１）を通
して、許容レジスタ値がＭｌ一致ラインに導入される。

従って、新たな文字がクロ、りに従って第１のセル内の
導入される毎に、許容値“１°が第１のセルのＭｌレジ
スタに導入される。

初期化の後、セルは以下の内容を存する。

Ｃ＋　　　　　　　　　ｃ　　　　　　　　　　ｃパタ
ーン　　　ＣＡ　　　　　Ｔ マスク　　　　Ｕ　　　　　Ｕ　　　　　υ許容値　　
　　１　　　０　　　０ 最終フラグ　　０　　　　０　　　　１大文字、小文字
に関わらず、一致しているものとするビットセットをマ
スクフラグは有している。

これは文字Ｕで示されている。

一致処理において重要な役割が、Ｌｌｒ論理要素８３゛
および遅延レジスタ９１’　によりて演じられる０文字
レジスタ２１４およびパターンレジスタ２１８゛との間
に一致が無い場合は、入力（１）が論理要素において選
択され、許容値は減少回路９２°において零に減少され
る。（減少回路９２゜は許容値が零以下に減少しないよ
うに設計されている。）従って、いかなるセルにおいて
も一致が起こらないと、Ｍｌ一致ライン内の許容値が要
になる。一致が見出されると、入力（２）がＬ　１　を
論理要素８３°において選択され、許容値は減少されな
い。

文字Ｃ−が第１のセルＣＩに入力される場合、一致が見
出され、許容値“１゛が遅延レジスタ９１”へ通過する
。遅延レジスタ９１”の目的はＭｌ−位ライン上の許容
値の伝播速度が文字ラインのデータの伝播速度と同期す
ることにある。ｎ個の文字の検索パターンに対して、デ
ータ流が検索パターンを完全に通過するのにｎ個の文字
列に対して２ｎクロックサイクル必要とされる。従って
、最後のデータ流の文字が現れた時に、Ｍｌ一致ライン
値が、文字クロック速度の半分でラインに沿って進むこ
とを要求する一致結果が処理装置から出力される。各セ
ル位置における遅延レジスタはこのタイミング差を処理
する。二つの隣接する文字の一致の間に発生しなければ
ならないクロックサイクルの数を考えることによっても
、遅延の必要が理解される。第４図のライン（ｂ）に示
されるようにセルＣ１内のＣが一致した後は、Ａが、ラ
イン（ｄ）に示されるように一致検出セルＣ！に配列す
る以前に、二つのクロックサイクルが発生しなければな
らない。

第４図のライン（ａ）において、検索パターンに近づく
文字ＣＡＴＸが示されている。各セル内の二つの数は、
それぞれＭｌレジスタおよび遅延レジスタの許容値を表
している。これら許容値は始めは全て零である。ライン
（ｂ）において、文字Ｃは第１のセルＣ３に進み、′ｌ
”はＭｌレジスタに導入される。ライン（Ｃ）において
、文字Ｃは第２のセルＣ３に進み、文字Ａは第１のセル
Ｃ１に置かれる。前のラインにおいて第１のセルＣ１に
一致があったので、許容値“１”はこのセルの遅延レジ
スタへ進む１次のクロックサイクルにおいて、ライン（
ｄ）上に示される様に、第１のセルの遅延レジスタから
の“１″は第２のセルＣ３のＭルジスタ内にシフトされ
る。ここで、データ文字Ａは検索パターンＡと整列する
０次のサイクルにおいて、ライン（ｅ）上で、以前に第
２の　　、セルＣ！において一致があったので“１”は
第２のセルｃ２の遅延レジスタに進む０次のサイクルに
おいて、ライン（ｆ）上で、“ｌｏがＭｌレジスタに伝
播される。ここで、Ｔ文字が一致する。

ライン（ｇ）内で、第３のセルＣ，において前に一致が
あったので、“１”が第３のセルＣ１の遅延レジスタへ
移動する。ライン（ｈ）に示されのがＪｉ終段階である
。この段階において許容値“ｌ”が文字Ｘを伴って検索
パターンから現れる。この許容値はデータ流内に位置し
たパターンに直ちに統＜、′一致がパターンの各連続す
るセル内において検出された場合のみ許容値がセルの検
索パターンを横切って伝達する。“１°以上の許容値が
検索パターンの第１の文字内に導入された場合は、１以
上のエラーがデータ流において許容される。

従って、許容値“３°が使用された場合はＣＡＴは結果
“３゛を、ＣＯＴは結果°２″を、モしてＣＯＰは結果
“１°を発生する。各エラーは許容値を１１′だけ減少
する。三文字パターンの場合は、許容値が零に減少する
には全ての三文字が誤っていなければならない、単一の
一致ラインを使用する簡単な検索は上述したようにして
行われるが、複数の一致ラインが使用されとより強力な
検索処理装置が得られる０次の章はこの様な処理装置の
セル構造を記述する。

の−ラインー 以上に述べた簡単な検索動作は、所望の高い速度で行な
われるが、実行できる検索の形式には成る程度の制限が
ある０例えば、ＣＡＴ又はＤＯＧというような簡単な論
理和検索では、簡単な検索技術を使用する場合、データ
流を２回処理することが必要である。

本発明の重要な特徴によれば、サーチプロセッサに拡張
機能を与えるために多数の一致ラインが使用される。第
２及び第３の検索ラインは、主として、一致結果を一時
的に記憶するためのレジスタとして使用される。多数の
一致ラインをこのように使用する場合、ラインを分割し
たり、ラインの一部分を交換したり、ラインを結合した
り、等々を行なえるようにするために、一致ラインに対
して多数の操作機能が必要とされる。これらの基本的な
機能は、以下で説明するように、各セルのフラグレジス
タに８己憶されたフラグによってＭ　？Ｈされる。

の−　−インを　するセル跨。

゛　第３図に示すように、各セルは、以下に述べるよう
機能する７個の論理ブロック８０ないし８６と、４個の
一致レジスタ８７ないし９０と、遅延レジスタ９１と、
２つの減少回路９２及び９３とを備えている。

第３３図の説明の場合と同様に、記号の最後に付けた＠
ｌ′は、例えばＭ　ｈのように、入力信号を表わし、そ
して記号の最後に付けた“Ｏ”は、例えばＭｌ。のよう
に、出力信号を表わす、又、記号の最後に付けた“ａ”
及び°ｂ”は、入力と出力との間の中間信号を表わす、
論理素子８０ないし８６の各々は、かっこ内の数字で示
された多数の入力と１つの出力とを有する優先順位乗算
器である。各論理素子は、当該入力論理状態が真である
ような入力から出力が選択されるものとする。

論理状態は、論理ボックス内に省略形態で示されており
、以下で更に詳しく述べる。２つ以上の入力論理状態が
同時に真である場合には、最も上の入力、即ち、入力ラ
イン番号の最も小さい入力が出力として選択される。こ
れら論理素子の動作は、以下で明らかとなろう。

第１の一致入カラインＭ　１　ｒ　は、論理素子８０の
入力（３）に接続される。この論理素子はＬｌｉとも示
されている。この素子の出力は、Ｍｌ一致レジスタ８７
へ送られ、このレジスタから論理素子８３への２つの入
力が与えられる。論理素子８３の入力（１）は、回路９
２においてＭルジスタの値を減少することによって与え
られそして入力（２）は、Ｍｌレジスタ８７から直接与
えられる。Ｌｌ、とも示された論理素子８３の出力は遅
延レジスタ９１を通り、論理素子８５（ＬＬ。）の入力
（４）として接続される。論理素子８５の出力は、第１
の一致ライン出力Ｍ１゜である、第１の一致ラインに対
する交互の経路は、論理素子８３の出力から論理素子Ｌ
ｌｉ８０の入力（４）へ至るフィードバック経路と、論
理素子８３の出力から遅延回路９１をバイパスして論理
素子Ｌ１．８５の入力（３）へ至る経路である。

第２の一致ラインＭ２ｉの入力は、論理素子８１の入力
（１）及び（２）と、論理素子８０の入力（２）とに接
続される。Ｌ２！とも示された論理素子８１の出力は、
Ｍ２一致レジスタ８８へ接続され、そして論理素子８４
の入力（３）へ接Ｖｔ（直結）されると共に、この素子
の入力（２）へ（減少回路９３を経て）接続される。Ｌ
２゜とも示された論理素子８４の出力は、第２の一致う
イン出力信号Ｍ２゜であり、これは、入力論理素子Ｌ２
ム　８１の人力（４）へフィードバックされる。素子Ｌ
２Ｌの入力（２）は強制ゼロ値であり、論理素子Ｌ２．
８４の入力（１）は、Ｍｌ一致レジスタ８７から得られ
た（ｔ！Ｍｌ。

の出力である。

例えば、第３ｂ図は、Ｌ２＋論理素子８１を詳細に示し
ている。基本的に、この論理素子は、優先順位エンコー
ダ２５０及びマルチプレクサ２５２を備えている。エン
コーダ２５０は、４本の入力ライン２５４ないし２５７
を存し、これらのラインは、各ブロック２５８ないし２
６１に示された論理式によりそれらの２進入力を導き出
す、１つのブロック内の式が真である時には、それに対
応する入力ラインに“１°の入力信号が発生される。

１つの入力のみが“ｌｏである時には、その位置がエン
コーダ２５０によりアドレス信号出力に変換され、これ
がライン２６６を経てマルチプレクサ２５２へ送られる
。２つ以上の入力が１１°である場合には、優先順位エ
ンコーダ２５０が上部のブロックに最も近い入力ライン
、即ち、参照番号の最も小さいラインを選択する。マル
チプレクサ２５２は、−ａにそうであるように作動し、
ライン２６６を経て送られたアドレスを、１インチ（４
つの中から１つを選ぶ）の内部選択信号を変換し、これ
を用いて、４本の入力ライン２７〇−２７３の１つが選
択され、マルチプレクサから出力される。第３図の他の
論理素子は、実質的に同様に作動する。

第３の一致うイン入力Ｍ３□は、Ｌａｉ　とも示された
論理素子８２の入力（２）に接続される。その入力１１
）は、Ｍ　ｈ信号である。論理素子Ｌ３．の出力は、Ｍ
３一致レジスタ８９に接続され、ここから出力ラインＭ
３゜に接続される。

第４の一致うイン入力Ｍ　４　！は、Ｍ４一致レジスタ
９０へ唯一の入力として接続され、その出力は、Ｌ４゜
とも示された論理素子８６へ入力（２）として接続され
る。論理素子Ｌ４゜の入力（１）は、第１の一致ライン
出力ＭＩＯから送られそしてその出力は第４の一致ライ
ン出力Ｍ４゜となる。

又、セル構造体は、第１及び第２の初期化レジスタ２１
０及び２１１も備えている。入力初期化ラインＩＮＩＴ
＋　は、第１の初期化レジスタ２１０に接続され、その
出力は第２のレジスタ２１１へ接続され、そしてこのレ
ジスタから出力初期化ラインＩＮＩＴ、が導出される。

初期化状態アキエムレータ２１２は、レジスタ２１０と
２１１との間のラインに接続されている。

ＣＩＡＲＭ　と示された文字入カラインは、文字レジス
タ２１４の入力となる４文字ラインには多数の他のｗ積
レジスタが接続されて示されている。

というのは、これらレジスタの値が文字ラインによって
初期化されるからである。これらのレジスタには、長さ
レジスタ２１５、フラグレジスタ２１６　、許容度レジ
スタ２１７、パターンレジスタ２１８及びマスクレジス
タ２１９が含まれる。

比較器２２０は、パターンレジスタ２１Ｂ、文字ライン
及びマスクレジスタ２１９からデータを受は取る。基本
的に、この比較器２２０は、文字レジスタ２１４内のデ
ータを、パターンレジスタ２１８内のデータと比較する
と共に、マスクレジスタ２１９に記憶されたマスクとも
比較する。まだ説明していないセル内の素子は、カウン
タ論理回路２２２である。この回路は、長さレジスタ２
１５及びフラグレジスタ２１６内の幾つかのフラグに関
連して作動し、検索機能に使用される内部カウンタを制
？１１する。

全ての検索機能及び状態は、第３図の基本的なセル構成
図から理解できよう、フラグレジスタ２１６内の特定の
フラグは、特定の機能について述べる時に説明する。

以上の説明から、第３ａ図について述べた簡単な検索機
能は、第３図のセル構造体を用いて同様に実行できるこ
とが理解されよう、唯一の相違点は、プロセッサが多数
の一致ラインを使用することにより、Ｍ４一致ラインが
結果ラインとして使用されることである。成るセル、通
常は検索パターンの最後セルにおいて、最後のフラグが
セットされた時には、Ｍｌラインの許容値がＭ４ライン
に転送される。これが第５図に示されている。第５図は
、相互接続されたセルを経て許容値がいかに伝播される
かを概略的に示した一致線図である。

図示されたように、許容値は、セルＣ２に達するまでＭ
ｌ一致ラインに沿って伝播する０次いで、最後のフラグ
が生じると、裕度値がＭ４一致ラインに転送される。第
３図においては、これがＭ４゜論理回路８６の入力（１
）を通る経路である。

又、許容値を使用せずに同じセル構造を使用できること
も理解されたい、この特定の場合には、許容値が常に最
初１となる。許容値に対する最初の減少動作により、許
容値が実際上ゼロにクリヤされ、不一致を示す。

ヱ立ｌ 各セルのフラグレジスタ２１６内の１ビットフイールド
を示すフラグのリストは、次の通りである。

Ｐ　パスフラグ Ｂ　ブラケットフラグ Ｏオアフラグ Ｃ選択フラグ Ｒ肯定フラグ Ｎ　否定フラグ １　無限フラグ Ｌ　最後フラグ 筒車な論理和検索に使用するフラグについて先ず説明す
る。他のフラグは、その後で説明する。

ブラケットフラグ ブラケット（かっこ）フラグは、Ｍｌ一致ラインの分割
即ち分岐を行なう、この機能を実行するには専用のセル
が必要とされる。換言すれば、ブラケットフラグがセッ
トされた状態では、パターン文字をセルに記憶すること
ができない、その作用は、Ｍｌレジスタの出力（Ｍｌ、
出力）を同じセルのＭ２ＯのＭ２出カラインに転送する
ことである。Ｍ２一致ラインでは、ブラケットフラグが
セットされた時、Ｍ　２　ｉ人カラインからＭ２レジス
タにロードされる値が無視される。ブラケットフラグの
作用は、Ｌ２゜論理素子８４の入力（１）に送られるも
のとしてＭｌ、出力を示した第３図から明らかとなろう
。

パ２じしＬＬ パスフラグは、Ｍｌ一致ラインの遅延レジスタ９１をバ
イパスする必要があるようなセルにおいてセットされる
。！Ｉｔ常は、Ｍｌ一致ラインの裕度値は、文字伝播速
度の半分の速度でセルからセルへ伝播するのが望ましい
、然し乍ら、成るセルにおいて遅延回路をバイパスする
必要が例外的に生じる。

このような例外の１つは、ブラケットフラグがセットさ
れると共にパターン一致機能が実行されないような特殊
目的のセルである。バイパスフラグの別の使い方は、こ
れをパターンのｒ＆後の文字に使用することである。こ
のセルにおいてバイパスフラグがセットされた場合には
、パターンの次に続く文字ではなくて、最後の文字で結
果が得られる。これは、成る場合には非常に便利である
。

パスフラグの更に別の使い方は、後述の可変長さの“注
意不要（ｄｏｎ’ｔ　ｃａｒｅ）　　”動作に関連した
ものである。

許濱」コタとんえ 許容度レジスタ２１７はフラグではなく、即ち、フラグ
レジスタとは別のレジスタである。このレジスタは、パ
ターン検索で許容される最大の不一致程度を示す正の整
数で初期化される。この許容値は、典型的に、当該パタ
ーンの最初の文字のみに対してセンとされる。許容度レ
ジスタの値は、これがゼロでない場合、Ｌｌｃ論理素子
８０の入力（１１で示されたようにＭｌ一致レジスタ８
７にロードされる。パターンの大部分のセルについてそ
うであるように、裕度レジスタがゼロである場合には、
Ｍｌ−ｆｉレジスタの入力が通常Ｍ１人カー敗ラインＭ
ｌｉ　から得られる。

屑主じＬ九久 最終フラグは、検索すべきパターンの最後の文字におい
てセットされる。最終フラグがセットされたセルにおい
ては、Ｍ１遅延レジスタ９１の値とＭ４一致レジスタ９
０の値が比較され、その大きい方がＭ４出カラインＭ４
゜に出力される。これは第３図から明らかであり、最終
フラグがセットされそしてＭｌ。〉Ｍ４．である場合に
Ｌ４゜論理素子８６の第１人力がＭＩＯから得られる。

Ｍ４．は、Ｍ４一致レジスタ９０からの出力である。以
下で述べるように、最終フラグの機能は、論理和演算に
も使用される。

本　な論　和専索 基本的な論理和検索の目的は、検索されているデータ流
において２つ以上の別々のパターンを検索することであ
る０例えば、ＣＡＴまたはＤＯＧまたはＶＡＮというロ
ードの発生を検索しようとする。１本の一致ラインのみ
を用いた簡単な検索では、この論理和機能を実行するの
に全データ流を３回処理することが必要である０本発明
では、一致ラインＭ４並びに許容度レジスタ２１７及び
最終フラグを用いて論理和検索が行なわれる。

第６図に示すように、第１のパターンＣＡＴは、通常の
やり方でセルに現われる０文字Ｃは許容度レジスタを所
望値にセットしそして最後の文字Ｔは最終フラグをセッ
トする。従って、ＣＡＴの一致結果は、Ｍ４一致ライン
に転送される。一致結果は、検索されているデータ流の
最後に一致した文字に続く文字と共にパターンの最後の
セルから導出されることを想起されたい０例えば、ＣＡ
Ｔに続く文字がＸであると仮定すれば、この文字ＸがＴ
セルの文字レジスタから送り出される時に一致結果がＴ
セルから出力される。Ｍ４一致ラインは１つのレジスタ
しか有していないので、一致の値は、データ流の文字Ｘ
と同期してＭ４一致ラインに沿って伝播する。

論理和機能が要求されるので、ＣＡＴパターンからの一
致結果がＤＯＧパターンの検索と関連しないのが重要で
ある。この場合には、最初のパターンに一致があったか
というかに拘りなく、ＤＯＧパターンの最初の文字によ
り許容値を成る選択された値にリセットしなければなら
ない、それ故、ＤＯＣの文字り及びＭＡＮの文字Ｍがそ
れ・らの許容度レジスタの所望値に初期化する。又、Ｄ
ＯＧパターンの最後のセルＧは、その最終フラグをセッ
トし、ＤＯＧサーチの結果をＭ４一致ラインに転送させ
る。はとんどの論理和検索の場合、これによってＭ４一
致ラインの結果に矛盾が生じることはない、というのは
、Ｄｏ（ｌ索の結果がＭ４ラインに到達する時までにＣ
ＡＴ検索の結果がプロセッサから送り出されてしまうか
らである。

換言すれば、ＣＡＴ検索及びＤＯＧｌｉ索の結果は別々
の時間にプロセッサから送り出される。

成る検索形態では、Ｍ４ラインの検索結果と、Ｍ４ライ
ンに転送されようとしている検索結果とが競合するおそ
れを考慮するため、最終フラグ論理によりＭ４ラインの
出力として大きい方の一致値が選択される。これが、論
理素子８６（Ｌ４゜）の入力（１）についての入力論理
で示されている０Ｍ４ライン上の結果のこのような競合
は、２つの論理和される検索パターンが同じ長さのもの
であって且つ検索に対して選択された許容度内ではり同
じである時しか生じない０例えば、２以上の許容値でＤ
ＯＧまたはＬＯＧを検索する場合、両輪理和経路はデー
タ流にＤＯＧが現われた時に一致を検出する。ＤＯＧは
厳密に一致しそしてＬＯＧは低い許容度で一致するが、
Ｍ４ラインに対して両方の一致結果が競合し、そこで、
許容度の大きい方が選択される。

第３の論理和パターンＭＡＮが追加された場合にも同様
に処理が行なわれる。このパターンの文字Ｍは、論理和
のための許容値をリセットしそしてこのパターンの文字
Ｎは、その最終フラグをセットし、一致結果をＭ４ライ
ンに転送させる。

渣ユ狙ヱ文久 論理和フラグは、３本の一致ラインＭｌ、Ｍ２及びＭ３
に作用する。論理和フラグがセットされたセルにクロッ
クパルスが生じた時に、ラインＭ　２　ｔのＭ２人力値
がＭｌ−ｆｉレジスタ８７にロードされそしてラインＭ
　ｌ　ｔ　のＭ１入力値がＭ３一致レジスタ８９にロー
ドされる。これらの信号路は第３図において容易に明ら
かであり、Ｌ３゜論理素子８２の（１）入力は論理和フ
ラグがセットされた時にＭ　１　ｒから供給される。論
理和フラグがセットされ且つその他の幾つかの論理状態
が真である時には、Ｍｌ一致レジスタの入力としてＭ　
２　を値が選択される。ブラケットフラグに続いて論理
和フラグを使用した時には、Ｍ２一致ラインにセーブさ
れた前の結果を検出できると同時に、現在のＭｌ一致結
果をＭ３一致ラインにセーブすることができる。論理和
フラグの重要性は、選択フラグの後に述べる例から明ら
かとなろう。

１択ヱ立１ 選択フラグは、第１一致ラインの出力であるラインＭ１
６に作用する０選択フラグがセットされたセルに各クロ
ックパルスが生じるたびに、Ｍ３一致レジスタ８８の値
とＭ１遅延レジスタ９１の値が比較され、その大きい方
の値がＭ　ｌ　ｏ出力ラインに出力される。この選択は
、Ｌ　１　ｏ　論理素子８５の入力（２）において行な
われる。バスフラグがセットされると共に論理和フラグ
がセットされた場釡には、Ｍ３遅延レジスタ９１がバイ
パスされ、Ｍｌ一致レジスタ８７からラインＭｌｆに送
られる出力とＭ３とが比較される。

北゛　　部の論 共通接頭部の論理和検索は、別々の各パターンが共通の
接頭部パターンを有するような論理和検索である０例え
ば、ＯＬＤ　　ＣＡＴまたは０ＬＤＤｏＧまたはＯＬＤ
　　ＭＡＮの発生を検索しようとしていると仮定する。

これは、長い検索パターンとしては平凡なものであると
考えられるが、検索パターンではプレフィックスを何回
も繰り返さないようにすることが望ましい、共通プレフ
ィックスの検索は、第７図に示すように、ブラケットフ
ラグ、論理和フラグ及び選択フラグによってこの問題を
解消する。

共通接頭部パターンＯＬＤは、検索パターンに最初に現
われ、接頭部検索の結果は、簡単な検索の場合と同様に
Ｍｌ一致ラインに現われる。接頭部後の次のセルは、ブ
ラケットフラグ及びバスフラグの両方がセットされたブ
ラケットセルである。

前記したように、これはＭｌ許容値を分割し、これをＭ
２ライン及び次のセルのＭ１ラインに与える。検索パタ
ーンの次のセグメントにおいては、第１のサフィックス
パターンＣＡＴが検索され、このセグメントの最後のセ
ル（Ｔ）により０ＬＤＣＡＴ検索を表わす結果が与えら
れる。検索パターンの次のセグメントの第１セルである
Ｄセルは、論理和フラグがセットされており、これによ
り、ＯＬＤ　　ＣＡＴの結果がＭ３一致ラインにセーブ
されると共に、接頭部検索結果（ＯＬ　Ｄ）がＭ２一致
ラインから検索される。

検索の第３セグメントは、ＯＬＤ　　ＤＯＧの検索を行
なうもので、ＯＬＤの検索結果をＭ２一致ラインに伝播
すると共に、ＯＬＤ　　ＣＡＴの検索結果をＭ３槍索ラ
インに伝播する。第３セグメントのＮ１後の文字である
Ｇセルは、その選択フラグがセットされている。一般の
場合には、これにより、Ｍ３値とＭｌ値の大きい方が選
択される。然し乍ら、はとんどの実際的な状態において
は、Ｍ３の値とＭ４の値とが矛盾することはない。

ＯＬＤ　　ＤＯＧに対して次の一致がみつかる時までに
ＯＬＤ　　ＣＡＴに対して一致がみつかった場合には、
ＯＬＤ　　ＣＡＴの一致の値がプロセッサから送り出さ
れる０選択機能は、ＯＬＤ　　ＣＡＴの一致の値をＭ３
から取り出すか或いは予めＭｌにあるＯＬＤ　　ＤＯＧ
の一致の値を取り上げ、これをＭｌ。ラインに出力する
。

検索パターンの第４のセグメントは、第３のセグメント
と同様に働く、第１セルであるＭセルは、その論理和フ
ラグがセットされており、Ｍｌの一致の値を再びＭ３に
セーブすると共に、接頭部の一致の値をＭ２から検索す
る。第４のセグメントにおいては、ＯＬＤ　　ＭＡＮパ
ターンに対して一致をみつける動作が進められ、Ｎセル
においては、再び選択フラグにより、Ｍｌラインに送ら
れるＯＬＤ　　ＭＡＮの一致の値と、ラインＭ３に送ら
れるＯＬＤ　　ＣＡＴ又はＯＬＤ　　ＤＯＣ；の一致の
値との間で選択が行なわれる。この場合も、パターンの
長さが同じで且つその内容かはソ同様のものでない限り
、別々のパターンが２つ同時に一致することはほとんど
ない。

この説明においては、検索パターンの接頭部と接尾部と
の間のスペースは無視する。これを行なう１つの簡単な
方法は、スペースを共通接頭部の１部として考えること
である。更に別の方法は、後述の“注意不要”機能を実
行し、検索パターンに埋もれたスペースを無視すること
である。

“注、１ 検索パターンに埋もれた文字列を無視するために共通検
索が要求される。無視すべき文字は、しばしば、°注意
不要”文字と称する。これには、一定長さの注意不要文
字列と、可変長さの注意不要文字列との２つの場合があ
る。

一定長さの注意不要文字列の場合は、選択されたセルの
マスクレジスタ２１９を用いて容易に処理できる０例え
ば、特定の日付を検索する場合で、その月の何日である
かが重要でない場合には、検索パターンハ、ＭＡＲＣＨ
ＸＸ１９７２とナル。

ここで、ＸＸは、注意不要文字を表わす、その月の日に
対応する検索パターンの２．つのセルにおいてマスクレ
ジスタの全ビットをセットすることにより検索を行なう
ことができる。マスクレジスタのセットされた位置に対
応する文字レジスタのビット位置は、比較プロセスにお
いて無視される。

マスクレジスタの全ビットがセットされた場合には、文
字レジスタの内容に拘りなく、そのセルの一致が確保さ
れる。

可変長さの注意不要機能は、マスクレジスタビットが全
てセットされた特殊なセルによりこの同じセル内のカウ
ンタ及び長さレジスタ２１５に関連して動作することに
よって実行される。“注意不要°セルは、検索パターン
において可変長さの注意不要文字列が許容される位置に
入れられる。

例えば１９７２．　　”の前の１０個の文字内にある′
″ＭＡＲＣＨ”を検索しようとする場合を考える。検索
パターンは、ＭＡＲＣＨ＊１９７２となる。アスタリス
クマー、り（本）は、１注意不要１セルを表わす、＊セ
ルは、その長さカウンタが１０個の注意不要カウントに
対応する値に初期化されている。　。

データ流においてＭＡＲＣＨのパターンに一致した後、
Ｍｌ一致ライン上の非ゼロの許容値により、長さレジス
タに記憶された値−この場合は１〇−がカウンタにロー
ドされる。これは、第３図に示されたカウンタの第２の
ロード状態とは異なる。

その後“注意不要°セルを通る１０個までの文字により
カウンタが減少される。その間、パターンＭＡＲＣＨの
一致により得られたＭｌ一致結果がそのセル自体におい
て循環される。この循環の機構をなすのは、論理ユニッ
ト８３の出力からＬ１！論理素子の入力（４）へ送られ
るフィードバック信号Ｍ　１　ｒである。それ故、＊セ
ルの作用は、この循環された一致の値をＭ　ｌ　ｏ　ラ
インに１０回まで送信することである０次に続く文字が
パターンの第２部分（１９７２）の“ｌｏに一致しない
場合には、一致の値が通常の方法で減少され、パターン
の終りから一致結果が生じない０文字列１９７２が指定
の１０個の文字内で文字列ＭＡＲＣＨの後に続く場合に
は、本セルによって出力された１０個の一致値の１つが
検索パターンを通して完全に伝播され、指定の注意不要
範囲内に一致があることを指示する。

可変長さの注意不要検索の変更は、注意不要セルのバス
フラグをセットすることによって行なわれる。これによ
り、２つの検索パターンの間に長さゼロの注意不要領域
を入れることができる。換言すれば、注意不要文字の数
は、１から選択された数までではなく、ゼロから選択さ
れた数までとなる。

これに関連した検索状態は、文字列において特殊な文字
が繰り返し生じるような“可変長さの注意要”状態であ
る０例えば、５個までのスペースで分離されたＦＡＴと
ＣＡＴを見つけようとする場合を考える。この場合、検
索パターンは、ＦＡＴ　　ＣＡＴであり、第４のセルは
スペース文字を含んでおり、そのバスフラグはセットさ
れていない、このセルの長さレジスタは４１５に初期化
　　。

され、この値は、第１のパターン部分（ＦＡＴ）におい
て一致が見つかった時にカウンタにロードされる。第１
のパターン部分からの一致の値は、ワードＦＡＴとＣＡ
Ｔとの間にスペースが現われる限り、カウンタの減少中
に５回ｖ８環される。この第１のパターン部分の５個の
スペース内に第２のパターン部分（ＣＡＴ）が現われ、
この第２のパターン部分が検出された場合には、これら
の循環された一致値の１つがそのパターンを通して完全
に伝播される。

この形式の検索、即ち、可変長さの注意要の検索は、長
さゼロまで実行することができない、長さゼロは、′注
意不要０状態を意味し、一方、“注意不要検索は、特定
文字の検索を必要とする。

従って、この種の検索では、バスフラグをセットするこ
とができない。

豆足ヱ孟久 否定フラグは、（１１Ｍ２一致レジスタ内の値をＭｌ出
出力うンＭ１゜に繰り返し出力しそして（２）Ｍ２人カ
ラインＭ　２　ｔを経て入って来る値がその手前の値Ｍ
２゜より大きい場合に、そのＭ　２　ｔの値をＭ２一致
レジスタにロードするという機能を発揮する。入って来
るＭ　２　ｔの値がその手前の値より大きくない場合に
は、Ｍ　ｌ　ｓがゼロであるか非ゼロであるかによって
Ｍ２がそのま一保持されるか或いはゼロにされる。これ
らの別々の動作の実行は、第８図に示した例から明らか
となろう。

否定フラグは、成る文字列が入って来るデータ流に存在
しない場合に一致であると考えられるパターンを形成す
るのに使用される０例えば、ＦＡＴとＣＡＴとの間にワ
ードＢＬＡＣＫをもたないようなワードＦＡＴ　　ＣＡ
Ｔを見つける場合について考える。換言すれば、ＦＡＴ
　ＢＬＡＣＫＣＡＴでは一致しないが、ＦＡＴ　　ＷＨ
ＩＴＥＣＡＴは一致するものとする。サーチパターンは
、ＦＡＴ　（ＢＬＡＣＫｎＣＡＴとなる。但し、〔は、
ブラケットフラグがセットされたセルであり、ｎは、否
定フラグがセットされたセルである。

最初のパターンセグメント（ＦＡＴ）がデータ流におい
て検索された場合には、一致の値がブラケットフラグの
作用によりＭ２一致ラインに送られると共に、Ｍｌ一致
ラインに保持される。然し乍ら、許容値は、第２セグメ
ント（ＢＬＡＣＫ）の第１セルにおいてリセットされる
。それ故、第２のパターンセグメント（ＢＬＡＣＫ）の
終りに５、Ｍｌ−欣ラインは、データ流においてパター
ンＢＬＡＣＫが見つかったかどうかの指示を送る。

Ｍ　２　ｔの入カー敗ラインは、第１のパターンセグメ
ント（ＦＡＴ）の一致が見つかったかどうかを指示する
０Ｍ２．がその手前の値より大きい時は、−ｉｔが１旨
示され、Ｍ２−５文レジスタがロードされる。このロー
ド段階は、Ｌ２＋論理素子８１の入力（１１を経て行な
われる。ＢＬＡＣＫが見つからない限り、否定セルは、
そのＭ２一致レジスタの値を循環し続け、この値をＭｌ
一致ラインに転送する。Ｍｌ一致ラインへの転送は、Ｌ
ｌ。論理ユニット８５の入力ＴＩ）を経て行なわれる。

Ｍ２値の循環は、Ｌ２＋論理素子８１の入力（４）を経
て行なわれる。第３セグメンｌ−（ＣＡＴ）に対して一
致が見つかった場合には、非ゼロの一致値が通常のやり
方でプロセッサから送り出される。

ＢＬＡＣＫに対して一致が見つかった場合には、非ゼロ
の一致値がＭｌｉ　ラインを経て否定セルへ送られ、こ
れにより、ゼロ埴がＭｌ一致レジスタに入力される。こ
の動作は、Ｌ２４論理素子８１の入力で２）にゼロが送
られた結果として行なわれる。

ゼロの一致値は否定セルのＭｌ一致ラインに転送され、
最後のセグメントが一致するかどうかに拘りなく、全パ
ターンに対して一致を見つけることはできない。

要約すれば、否定論理は主として、Ｌ２＋論理素子８１
かどのように構成されているかに基づいて機能する。否
定セルにおいてＭ２レジスタが最初にロードされた時に
は入力（１１が選択され、不所望なパターンセグメント
の一致が見つかった時には入力（２）が選択され、そし
てＭ２値が循環される時には入力（４）が選択される。

検索の最終結果をＭ４結果ラビライン送するためには、
検索パターンの最後のセルの最終フラグがセットされね
ばならないことを理解されたい。

立足ス立１ 肯定フラグは、長さカウンタに関連して機能し、否定フ
ラグと幾つかの点で同様の機能を果たす。

Ｍｌ一致ラインを経て入って来るＭＭ２、が非ゼロの場
合には、これがＭｌ一致レジスタにロードされる。これ
は、Ｌ２ｉ論理素子８０の入力（２）を経て行なわれる
。Ｍｌ一致レジスタの値がゼロであるか或いは長さカウ
ンタがゼロに達した場合には、Ｍｌ一致レジスタにロー
ドされた値が１だけ減少され、Ｍ　１　ｏ出力ラインを
経て出力される。

さもなくば、即ち、Ｍｌがゼロでなくカウンタがゼロで
なければ、Ｍｌ一致レジスタにロードされた値がＭ　１
　ａ出力カウンタに直接出力される。

ＭｌからＭｌ。出力ラインに出力されるイ直は、Ｌ２．
論理素子８１の入力（４）を経てＭｌ一致レジスタへ再
循環される。

Ｍ２１ラインを経て入って来る値は、その手前のＭｌ（
直（Ｍｌ。）より大きい場合だけＭｌ一致レジスタにロ
ードされる。これは、Ｌ２ム論理素子８１の入力（１）
によって行なわれ、否定フラグの場合と動作的に同様で
ある。

肯定フラグは、多数の種々の特定の文字を色々に混合で
きるように、検索パターンに含まれる可変長さの注意要
の文字列の考え方を拡張する方法をもたらす、その例が
第９図に示されている。検索パターンがＪＥＡＮ−ＰＡ
ＵＬという名前を含むものと仮定する。ハイフン（−）
は、スペースやタブ文字やそれらの組合せと取り替えて
もよい。

従って、理想的な検索パターンは、多数の指定の文字を
指定の数だけ組み合わせたもの、例えば、ハイフン、ス
ペース及びタブを含むが他の文字は含まないような５個
の文字がデータ流に存在する場合に、一致を見い出す、
肯定フラグは、このような機能を実行できるようにする
。

記憶される検索パターンは、ＪＥＡＮ　（−ｔ）ＰＡＵ
Ｌである。但し、〔はブラケントフラグがセットされた
セルであり、【はタブ文字でありそして〕は肯定フラグ
がセットされたセルである。

このパターンの第１セグメント（ＪＥＡＮ）は、通常の
やり方でＭｌ一致ラインに一致の値を発生する０次いで
、ブラケットセルは、この値をＭｌ一致ラインにコピー
する。ブラケットに続く次のセルについては、裕度レジ
スタが１にセットされ、従って、ブラケットに続く文字
のサーチでは、ブラケットと、肯定フラグがセットされ
たセルとの１’６’ｆで、選択された文字の１つが厳密
に一致する必要がある。ハイフンを含むセルは、論理和
フラグ及び選択フラグの両方がセットされている。論理
和フラグにより、Ｍ　１　ｒの値がＭ３に転送されそし
てＭ　２　ｒの値がＭｌにコピーされる０次いで、同じ
セル内の選択フラグにより、Ｍ３の値とＭｌの値の大き
い方が選択される。タブ文字を含む次のセルも、論理和
フラグ及び選択フラグがセットされており、その前のセ
ルと同様に作動する。この点までは、検索パターンは、
共通接頭部の論理和サーチに使用されたものと非常に良
く似ている。

３つの文字のいずれか１つが検出された場合には、Ｍｌ
一致ラインに非ゼロの出力が発生される。

肯定フラグがセットされた次のセルは、′閉じフラグ２
ト°と考えることができる０Ｍ２．ラインの人力が非ゼ
ロであって、接頭部の一致を指示する場合には、長さレ
ジスタの値がカウンタにロードさ机る・Ｍｌ、　　ライ
ンも一致を指示し、３つの指定の文字の１つが接頭部に
続くことを、意味する場合には、Ｍｌの一致値が再循環
され、接頭部パターンセグメントの一致検出に用いるた
めにＭｌ一致ラインへ転送される０Ｍ１．ラインが一致
を指示しない場合、即ち、３つの指定文字の１つではな
い文字が接頭部に続く場合には、Ｍｌの値が１だけ減少
され、再循環され、Ｍｌ一致ラインに転送される。

第１のパターンセグメントに続く各文字が指定文字の１
つでありそしてこれらの後続文字の数が指定数を越えな
い場合には、肯定フラグを有するセルが一致の指示を発
生し続ける。データ流に別の文字が介入されるか或いは
カウント値がゼロまで下った場合には、許容値が減少さ
れ、セルの出力は不一致を指示する。

肯定フラグを伴なう動作は、第３図の論理回路の当該部
分を追跡していくことによって良く理解されよう、カウ
ンタのロード作動は、カウンタ論理回路の第１０−ド状
、止によって開始される。非ゼロのＭ２裕度値を肯定フ
ラグセルのＭｌ一致ラインへ戻す転送動作は、Ｍｌ、が
非ゼロの時に選択される入力であるＬ　１　ｉ　論理素
子の入力（２）によって行なわれる。

カウンタがロードされた後、Ｍｌｉ　　ラインは通常ゼ
ロに復帰しなければならず、カウンタは各サイクルごと
に減少される０次いで、Ｍルジスタは、Ｌ　１　ｉ　３
９理素子の入力（３）によって指示されたようにＭｌ、
ラインではなくＭｌ、ラインからその入力を取り出す。

肯定フラグセルにおいては、ラインＭ２゜のＭｌ一致出
力が常にＬｌｏ論理素子８５の入力＋１１を経てＭｌ。

ラインへ転送される。転送される出力の値は、Ｍｌ一致
レジスタ８７（Ｍｌ、）の状態と、カウンタの状態とに
よって決定される。　　　Ｍ１．又はカウンタがゼロで
ある場合には、ブラケット内で現在一致が生じないか、
或いは、Ｍｌの一致結果がその選択された回数以上Ｍ１
へ出力されているかのいずれかであることが指示される
。

いずれにせよ、Ｍｌ、ラインに次の出力が送られる前に
Ｍｌの一致値が減少される。Ｍｌｏが非ゼロであって、
プラケット間で一致する文字が見つかりそしてカウンタ
がゼロでないことを示す場合には、Ｍ２ラインを変更す
ることな（、Ｍｌの一致値が再ＶＡ環される。

肯定フラグセルにおけるＭ２値の再循環は、し２１６理
素子８１の入力（４）を通して行なわれる。

Ｍ２値の減少は、Ｌ２゜論理素子８４の入力（２）によ
って選択された減少回路９３により行なわれる。

洲呈囮 検索セルの初期化は、第１０図に示すようにカウンタ３
００及びデコーダ３０２を含む初期化論理回路によって
制御される。カウンタ３００は、同門２進型のものであ
り、ライン３０４には３ビットの出力が供給され、ライ
ン３０６には別々のカウント可能化制御信号が送られそ
してライン３０８にはカウントをゼロから再開させる信
号が送られる。２′ａカウンタの値は、ライン３０４を
経てデコーダ３０２へ送られる入力となる。カウンタの
値が０と４との間にある時に選択されるデコーダの最初
の５つの出力は、初期化中にプログラムされるべき５個
のレジスタのクロックラインを形成する。第６番目の出
力は、未使用のま＼であり、従って、初期化処理の１つ
においてセルに影響を及ぼすことなく外部回路を初期化
することができる。第７番目の出力は、セルを検索モー
ドに入れると共にカウンタを作動状態にするように使用
され、この第７番目の出力は、次のリセットサイクルま
で作用可能な状態に保たれる。

初期化カウンタ３００は、以上の２つの条件に合致した
時だけ、このカウンタに送られるクロック信号ＣＬＫ　
１の立下り縁でタイミングどりされる。第１の条件は、
前記したようにカウンタがまだ７に達していないことで
ある。そして第２の条件は、信号ＣＬＫ　Ｉの手前の立
上り縁においてｌＮｌＴｌラインに信号が与えられるこ
とである。

これは、単に、セル内のＩＮＩＴ［−１ＮＩＴＯ接続部
にＤ型フリンブーフロノブ２１０の出力が生じることを
意味する。このフリップ−フロップの出力は、アンドゲ
ート３１Ｏの一方の人力として接続され、その他方の入
力はデコーダ３０２の第７出力から送られる。アンドゲ
ート３１０の出力は、カウンタ３００の作動可能化ライ
ン３０６である。

第１０図に示すように、文字レジスタ２１４の出力は、
初期化中に各レジスタヘロードされるデータとなる０文
字レジスタの出力は、信号ＣＬＫ　Ｉの立上り縁の後に
有効となり、初期化カウンタは、信号ＣＬＫ　Ｉの立下
り縁の後にカウントを行なう（ＩＮＩＴＩが既に与えら
れている場合）、初期化カウンタ３００がカウントを行
なう時には、デコーダによって選択された出力がデセレ
クトされ、この遷移を用いて、文字レジスタの出力が、
初期化されるべき５個のレジスタの１つに記憶される。

従って、文字人力ラインは、初期化中にセルをプログラ
ムするデータを供給するのに使用される。

初期化サイクルは、セル又はセルグループのリセット動
作と共にシ桑り返される。リセノ］゛動作は・セルが既
知の初間状！ホをとるようにリセットラインに瞬間的に
信号を発生させることにより成る。

この状態における重要な特徴は、初期化カウンタがその
カウントをゼロから再開することである。

１のセルの　舅 成るセルの出力を次のセルの入力に接続することによっ
てセルのグループが形成される。　ＣＬＫＩ及びＲＥＳ
ＥＴＩ信号は１つのグループ内の全てのセルに共通に使
用される。初期化の考え方は、グループ内のセル数に拘
りなくグループ内のいかなるセルもその第１セルのみの
入力を処理することによってプロラムできるような構成
とされ、従って、セルのグループを制御したり使用した
りするための余計なラインは必要とされない。

初期化機構のこの特徴は、セルのＩＮＩＴＩ−ＩＮＩＴ
Ｏの接続部に含まれた第２のＤ型フリソブーフロンプ２
１１によるものである。この第２のフリップ−フロ７ブ
の存在により、セルのｌＮｌＴｌラインに生じたデータ
は、ＣＬＫ　１の第２の立上り縁の後にＩＮ［ＴＯライ
ンに現われるようにされる０文字入力（Ｃ１）ラインの
データは、ＣＬＫＩの第１の立上り縁の後に文字出力（
Ｃｏ）ラインに現われる。従って、成るセルからのｌＮ
１．ＴＩ信号は、第１セルの０１に送られた第２文字と
共に、次のセルのＩＮＩＴＩＬ二達する。同様に、ＩＮ
ＩＴ［信号は、第１セルのＣＩに送られた第３文字と共
に第３セルに達する。

このｉ構を用いた場合のｎ個のセルに対する初期化手順
を以下に概説する。

１、　　ＲＥＳＥＴＩ信号を瞬間的に上昇させる。

２、第１セルにｌＮｌＴｌ信号を与える。

３、第１セルのＣＩラインを、第１セルにプログラムす
べき第ルジスタの値にセットする。

４、ＣＬＫＩラインの信号レベルを上下させる（パルス
化）、（これらの段階を最初に行なう時には、これによ
り、第１セルの第ルジスタが初期化される。） ５、第１セルへのｌＮｌＴｌ信号を停止する。

６、第１セルのＣＩラインを、第２セルにプログラムす
べき第ルジスタのデータにセットする。

（最初、デコーダ出力＃０ラインは信号が発生され、第
２セルの第ルジスタが初期化される。）７、ＣＬＫＩラ
インの信号をパルス化する。

８、そのグループ内のｎ個の各セルに対し段階６及び７
を繰り返す。

９、第１セルの第２レジスタのデータをＣＩラインに送
って段階２．３．４及び５を繰り返す。

１０、そのグループ内のｎ個の各セルに対し段階８を繰
り返す。

１１、プロラムすべき各レジスタに対し段階９及び１０
ｆＣ操り返す。

上記の段階４において、クロック信号をパルス化すると
、デコーダ３０２はその第１出力から第２出力へと進み
、文字レジスタから第ルジスタ（パターンレジスタ）へ
タイミングを合わせてデータが送り込まれる０次いで、
ｌＮｌＴｌ信号が停止されるので（段階５）、その後の
クロックパルスは第１セルに何の作用も与えない、然し
乍ら、ｌＮｌＴｌ信号パルスはセルからセルへ伝播され
、段階６．７及び８で定めたように各セルの第２レジス
タを初期化する。各セルの第２レジスタを初期化するた
め、ｌＮｌＴｌ信号が再び発生され（段階２）、その後
のクロ・ツタパルスにより第２レジスタが初期化される
。

この初期化機構は、制御又はデータ用として別のライン
を追加することなく、セル内に存在するいかなる数のレ
ジスタもプログラムできるという点で、融通性がある。

複雑さが増す唯一の点は、セルの内部にある初期化カウ
ンタ３００及びデコーダ３０２によって与えられるビッ
トの数が増加することである。

初期化中に１７＆のレジスタがロードされた後、セルは
検索モードで作動される。ｌＮｌＴｌラインには最後に
もう一度信号が発生され、セルに記憶されたデータに対
して検索すべき文字列の第１文字がそのグループの第１
セルのＣＩラインに与えられる。第１セルへの一致入カ
ラインは論理Ｏに保持される。ＣＬＫＩラインの信号が
パルス化され、セルの文字レジスタにタイミングを合わ
せて文字が入力される。一致論理回路は、この文字　　
。

をパターンと比較し、その結果を一致出力ラインに与え
る１次いで、第２の文字が第１セルのＣＩラインに送ら
れ、サイクルが繰り返されて、第２文字をロードしたＣ
ＬＫ　Ｉ信号の同じ立上り縁において第１文字及び一致
出力が第２セルにロードされる。このサイクルは、検索
さるべき各文字ごとに繰り返される０文字とパターンが
一致した時には、情報が一致出力ラインに沿って送られ
、前記したようにそのグループの最後のセルに現われた
時に一致として検出される。

以上の説明から、本発明は、特殊な検索処理装置の分野
に著しい進歩をもたらすことが明らかであろう、特に、
許容値を用いて一致の程度を表わすことにより、簡単な
２進一致結果に勝る有用な改善が与えられる。さらに、
一致結果の記憶及び処理に多数の一致ラインを使用する
ことにより、種々様々なサーチを全て同時に或いは短い
時間内に実行することができる。又、解説の目的で本発
明の特定の実施例を詳述したが、本発明の精神及び範囲
から逸脱せずに、種々の変更がなされ得ることが明らか
であろう、それ故、本発明は、特許請求の範囲のみによ
って規定されるものとする。

【図面の簡単な説明】

第１図はホストシステムに接続した高速検索処理装置の
ブロック図、 第２図は連続的に接続された複数のセルを示すブロック
図、 第３図は単一の検索処理装置のセルを示すブロック図、 第３ａ図は検索処理装置セルの別の構造のブロック図、 第３ｂ図は第３図の論理要素の一つをより詳細に示す典
型的な論理回路図、 第４図は本発明の構造を使用する簡単な検索シーフェン
スを示すテーブル、 第５図は簡単な検索操作を示す一致ラインの図、第６図
は簡単な論理和操作を示す一致ラインの図、 第７図は共通接頭部論理和操作を示す一致ラインの図、 第８図は°否定”機能の使用方法を示す一致ラインの図
、 第９図は“右ブラケット”機能の使用方法を示す一致ラ
インの図、および 第１０図は検索処理装置のセルの初期化論理を示すブロ
ック図。 １・・・ホストシステム、２・・・データソース、３・
・・ホスト処理装置、４・・・結果メモリ、５・・・高
速検索装置、２０−２２・・・セル。

Claims (12)

【特許請求の範囲】
1. （１）各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
   スタと、 検索されるべきデータ流の文字を記憶し、 連続して接続して文字列を形成している文字レジスタ、 パターンレジスタと文字レジスタの内容を比較する手段
   、および 検索パターンとデータ流との間の一致の度合を示す許容
   値を記憶し、連続して接続して第１の一致ラインを形成
   する第１の一致レジスタを含む連続して接続した複数の
   セル、 前記セルを初期化して検索パターンを含ませる手段、 周期的クロック信号に応答じての文字ライン内のセルか
   らセルへのデータ流を制御する手段、許容される不一致
   の度合を示す初期許容値を一致ラインに入力する手段、 パターンレジスタと文字レジスタとの間に一致が検出さ
   れた際に一致信号を発生する手段と、 一致が検出されない場合に一致ライン上を運ばれる許容
   値を減少して、不一致の度合が十分に大きな場合に初期
   許容値を零に減少する手段とを有する各セル内に設けら
   れた一致手段から構成され専用検索処理装置。
2. （２）各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
   スタと、 検索されるべきデータ流の文字を一時的に記憶し、連続
   して接続して文字ラインを形成している文字レジスタ、 パターンレジスタと文字レジスタの内容を比較する手段
   、 検索パターンとデータ流との間の一致の度合を示す数量
   を記憶する手段、および 前記セルの第１の一致レジスタからの出力を受けるよう
   に接続され、前記遅延レジスタと結合して一致／遅延レ
   ジスタ対を構成し、各セルの一致／遅延レジスタ対が連
   続して第１の一致ラインを形成する遅延レジスタを含む
   連続して接続した複数のセル、 前記セルを初期化して検索パターンを含ませる手段、 周期的クロック信号に応答じての文字ライン内のセルか
   らセルへのデータ流を制御する手段、許容される不一致
   の度合を示す初期許容値を一致ラインに入力する手段、 パターンレジスタと文字レジスタとの間に一致が検出さ
   れた際に一致信号を発生する手段と、 一致が検出されない場合に一致ライン上を運ばれる許容
   値を減少して、不一致の度合が十分に大きな場合に初期
   許容値を零に減少する手段とを有する各セル内に設けら
   れた一致手段から構成され専用検索処理装置。
3. （３）各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
   スタと、 検索されるべきデータ流の文字を記憶し、 連続して接続して文字ラインを形成している文字レジス
   タ、 パターンレジスタと文字レジスタの内容を比較する手段
   、 検索パターンとデータ流との間の一致の度合を示す許容
   値を記憶し、連続して接続して第１の一致ラインを形成
   する第１の一致レジスタ、および 連続して接続して第２の一致ラインを形成する第２の一
   致レジスタを含む連続して接続した複数のセル、 前記セルを初期化して検索パターンを含ませる手段、 周期的クロック信号に応答じての文字ライン内のセルか
   らセルへのデータ流を制御する手段、許容される不一致
   の度合を示す初期許容値を一致ラインにセットする手段
   、 パターンレジスタと文字レジスタの選択されたビットの
   間に一致が検出された際に一致信号を発生する手段と、 一致が検出されない場合に一致ライン上を運ばれる許容
   値を減少する手段とを有する各セル内に設けられた一致
   手段、および 各セル内に位置し、一致ライン間の許容値の移動を制御
   して、種々の検索機能の内の選択された一つを実行する
   手段から構成された専用検索処理装置。
4. （４）各セルが複数の制御フラグの各々の状態を記憶す
   るフラグレジスタを有しており、 各セル内の一致論理手段が、フラグの状態を表し、セル
   を通過する一致情報の流れを制御する手段を有している
   特許請求の範囲第（１）項記載の専用検索処理装置。
5. （５）前記一致論理が、制御フラグの一つに応答して、
   第１の一致ライン上の一致情報を第２の一致ラインに複
   写する手段を有し、複写された一致情報が、文字ライン
   上の文字と同期して第２の一致ラインに沿って伝達され
   る特許請求の範囲第（２）項記載の専用検索処理装置。
6. （６）各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
   スタと、 検索されるべきデータ流の文字を一時的に記憶し、連続
   して接続して文字ラインを形成している文字レジスタ、 パターンレジスタと文字レジスタの内容を比較する手段
   、 検索パターンとデータストリームとの間の一致の度合を
   示す数量を記憶する第１の一致レジスタ、 前記セルの第１の一致レジスタからの出力を受けるよう
   に接続され、前記遅延レジスタと結合して一致／遅延レ
   ジスタ対を構成し、各セルの一致／遅延レジスタ対が連
   続して第１の一致ラインを形成する遅延レジスタ、 連続して接続して第２の一致ラインを形成する第２の一
   致レジスタ、および 複数の制御フラグが記憶されるフラグレジスタを含む連
   続して接続した複数のセル、 前記セルを初期化して検索パターンを含ませる手段、 文字ライン内のセルからセルへのデータ流を制御するク
   ロック手段、 許容される不一致の度合を示す許容値を一致列に入力す
   る手段、および （ｉ）パターンレジスタと文字レジスタと間に一致が検
   出された際に一致信号を発生する手段、（ｉｉ）一致し
   ない場合に一致ライン上を運ばれる許容値を減少する手
   段、および（ｉｉｉ）第１の制御フラグに応答して第１
   の一致ライン上を運ばれる許容値を第２の一致ライン上
   に複写する手段を各セル内に含む一致論理から構成され
   た専用検索処理装置。
7. （７）各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
   スタと、 検索されるべきデータ流の文字を記憶し、 連続して接続して文字ラインを形成している文字レジス
   タ、 パターンレジスタと文字レジスタの内容を比較する手段
   、および 検索パターンとデータ流との間の一致を示す一致標識を
   記憶し、連続して接続して第１の一致ラインを形成する
   第１の一致レジスタを含む直列接続された複数のセル、 前記セルを初期化して検索パターンを含ませる手段、 文字ライン内のセルからセルへのデータ流を制御するク
   ロック手段、 パターンレジスタと文字レジスタの選択されたビットの
   間に一致が検出された際に一致信号を発生する手段と、 一致が検出されない場合に一致ライン上を運ばれる一致
   標識をクリアする手段とを有する各セル内に設けられた
   一致手段、 連続して接続して少なくとも一つの付加的な一致ライン
   を形成する、各セル内に設けられた少なくとも一つの一
   致レジスタ、および 一致ラインの間での一致値の移動を制御して、種々の検
   索機能の内の一つを実行する、各セル内の手段から構成
   された専用検索処理装置。
8. （８）各セルが第３の一致レジスタを有しており、この
   第３の一致レジスタが直列接続して第３の一致ラインを
   形成しており、 前記一致論理が、第２の制御フラグに応じて第１の一致
   ライン上に運ばれる許容値を第３の一致ラインに転送し
   、同時に第２の一致ライン上を運ばれる許容値を第１の
   一致ラインに転送する手段を有している特許請求の範囲
   第（５）項、第（６）項または第（７）項記載の専用検
   索処理装置。
9. （９）各セルが第４の一致レジスタを有しており、この
   第４の一致レジスタが直列に接続して第４の一致ライン
   を形成しており、 前記一致論理が第３の制御フラグに応じて、第１の一致
   ライン上を運ばれる許容値を第４の一致ラインに転送し
   、検索装置から出力する特許請求の範囲第（８）項記載
   の専用検索処理装置。
10. （１０）一致論理が、第４のフラグに応じて、第３およ
    び第４の一致ライン上を運ばれるより大きな許容値を第
    １の一致ラインへ転送する特許請求の範囲第（９）項記
    載の専用検索処理装置。
11. （１１）各セルがカウンタを含んでおり、 一致論理が、第５のフラグに応じて、第２の一致ライン
    上を運ばれる許容値を第１の一致ラインに転送する手段
    と、第２の一致ライン上を運ばれる値を、前記カウンタ
    に記憶されたカウント値で決められた最大回数まで、再
    循環する手段とを含む特許請求の範囲第（１０）記載の
    専用処装置。
12. （１２）一致論理が、バイパスフラグに応答して、遅延
    レジスタを選択的に迂回し、第１のラインに沿って値を
    、文字ラインに沿ってのデータの伝達速度と同期して、
    伝達する手段を有している特許請求の範囲第（５）項、
    第（６）項または第（７）項記載の専用処理装置。