JPH061476B2 - 高速検索処理装置 - Google Patents
高速検索処理装置Info
- Publication number
- JPH061476B2 JPH061476B2 JP60267065A JP26706585A JPH061476B2 JP H061476 B2 JPH061476 B2 JP H061476B2 JP 60267065 A JP60267065 A JP 60267065A JP 26706585 A JP26706585 A JP 26706585A JP H061476 B2 JPH061476 B2 JP H061476B2
- Authority
- JP
- Japan
- Prior art keywords
- match
- register
- line
- cell
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 本発明は情報処理システムに関し、とくに詳細にはデー
タベースを検索してデータの特定のパターンの検索を行
う専用処理装置に関する。この種の形態の処理は多数の
異なった状況において行われる。データベースの検索に
よって、発生しうる全ての特定の語あるいは句の検索を
最もよく理解することができる。過去においては、コン
ピュータソフトウエアが、このような検索を行うのに使
用された。しかしながら、多くの現実的な限界があるこ
とを見出された。
タベースを検索してデータの特定のパターンの検索を行
う専用処理装置に関する。この種の形態の処理は多数の
異なった状況において行われる。データベースの検索に
よって、発生しうる全ての特定の語あるいは句の検索を
最もよく理解することができる。過去においては、コン
ピュータソフトウエアが、このような検索を行うのに使
用された。しかしながら、多くの現実的な限界があるこ
とを見出された。
大規模データベースを始めから終わりまで順次検索する
ための従来のハードウエアは多くの時間を必要とし、全
体として現実的でないのと、考えられる典型的な検索に
対してシステムが比較的良い性能を有するように種々の
ソフトウエア技術がデータを編成するのに使用される。
これら技術はいく種かの索引付け手段を有しており、デ
ータベース内の全てのアイテムの位置を有している大規
模なテーブルが用いられている。これら、索引テーブル
は実際のデータベースとサイズが同じぐらいであり、構
築および有機化するのが厄介である。さらに、索引テー
ブルを必要とするシステムは、内容が経時的に変化する
データベースを検索するのには不都合である。
ための従来のハードウエアは多くの時間を必要とし、全
体として現実的でないのと、考えられる典型的な検索に
対してシステムが比較的良い性能を有するように種々の
ソフトウエア技術がデータを編成するのに使用される。
これら技術はいく種かの索引付け手段を有しており、デ
ータベース内の全てのアイテムの位置を有している大規
模なテーブルが用いられている。これら、索引テーブル
は実際のデータベースとサイズが同じぐらいであり、構
築および有機化するのが厄介である。さらに、索引テー
ブルを必要とするシステムは、内容が経時的に変化する
データベースを検索するのには不都合である。
索引構造を使用しても、ソフトウエア検索は、与えられ
た検索タスクの数多くの複雑な検索条件に極めて大きく
依存しており、用いられる汎用コンピュータには、検索
プロセスを遅滞するオペレーティングシステムオーバー
ヘッドがある。結果として、得ることのできる現実のデ
ータ処理速度は通常、データベースが通常記憶される大
容量記憶装置の最大のデータ速度よりかなり遅い。
た検索タスクの数多くの複雑な検索条件に極めて大きく
依存しており、用いられる汎用コンピュータには、検索
プロセスを遅滞するオペレーティングシステムオーバー
ヘッドがある。結果として、得ることのできる現実のデ
ータ処理速度は通常、データベースが通常記憶される大
容量記憶装置の最大のデータ速度よりかなり遅い。
ソフトウエア制御検索技術には限界があるために、検索
処理を援助する複数のハードウエア装置が開発された。
これら装置は二つのカテゴリに分類することができる。
即ち、内容アドレス可能メモリと専用処理装置とであ
る。内容アドレス可能メモリはメモリの内容をコモンバ
ス上のパターンと比較することのできるメモリ装置であ
る。このようなメモリ装置は、大規模データベースにと
って禁止的に高く、正確な一致突合せ処理のみを通常達
成することができるので、とにかく効用が限られてい
る。
処理を援助する複数のハードウエア装置が開発された。
これら装置は二つのカテゴリに分類することができる。
即ち、内容アドレス可能メモリと専用処理装置とであ
る。内容アドレス可能メモリはメモリの内容をコモンバ
ス上のパターンと比較することのできるメモリ装置であ
る。このようなメモリ装置は、大規模データベースにと
って禁止的に高く、正確な一致突合せ処理のみを通常達
成することができるので、とにかく効用が限られてい
る。
データ検索用専用処理装置は、低価格メモリを採用して
おり、このメモリからデータが専用のパターン一致突合
せ回路によってアクセスされる。
おり、このメモリからデータが専用のパターン一致突合
せ回路によってアクセスされる。
検索条件は通常検索に先立って処理装置に記憶され、デ
ータが検索中に処理装置に送られる。専用処理装置の特
定の所望の形態においては、全ての論理を一つの集積回
路チップ上に組み入れており、数個のチップを結合する
ことによって、拡張機能がもたらされる。このような処
理装置の一つが、カルフォルニア工業大学のMeadおよび
その協力者によって開発された。このコンピュータは１
２８−ビットの比較器を使用してテキスト入力と滞在パ
ターンとを比較する。(Mead,C.A.Pashley,R.D.,Britto
n,L.D.,Daimon,Y.T.,およびSando,S.F.“１２８−ビッ
トマルチ−コンパレータ，”IEEE Journal Solid State
Circuites,SC-11(5):692-695,October,1976参照）マス
クレジスタは、パターン内に等しい可変長“注意不要(d
on'tcare)”文字の使用を可能とする。換言すると、パ
ターンは可変長セグメントを含んだものを選定すること
ができ、その内容は突き合わせ処理に影響を及ぼさな
い。
ータが検索中に処理装置に送られる。専用処理装置の特
定の所望の形態においては、全ての論理を一つの集積回
路チップ上に組み入れており、数個のチップを結合する
ことによって、拡張機能がもたらされる。このような処
理装置の一つが、カルフォルニア工業大学のMeadおよび
その協力者によって開発された。このコンピュータは１
２８−ビットの比較器を使用してテキスト入力と滞在パ
ターンとを比較する。(Mead,C.A.Pashley,R.D.,Britto
n,L.D.,Daimon,Y.T.,およびSando,S.F.“１２８−ビッ
トマルチ−コンパレータ，”IEEE Journal Solid State
Circuites,SC-11(5):692-695,October,1976参照）マス
クレジスタは、パターン内に等しい可変長“注意不要(d
on'tcare)”文字の使用を可能とする。換言すると、パ
ターンは可変長セグメントを含んだものを選定すること
ができ、その内容は突き合わせ処理に影響を及ぼさな
い。
FosterおよびKungは２種類のセルからなる脈動的パター
ン一致突き合わせチップを提案した。(Foster,M.J.,お
よびKung,H.T.専用VLSIチップ”IEEE Computer,13(1),1
月，1980年参照）この処理装置は検索されるパターンを
記憶せず平行データパスに沿っての再循環を、検索され
ているデータに要求する。このプロセッサの脈動的性格
は、すぐ隣りのセルとのみ信号を共有する相互接続され
たセルからなるパイプラインを示唆しており、高密度レ
イアウトの集積回路に特に適合し得る。
ン一致突き合わせチップを提案した。(Foster,M.J.,お
よびKung,H.T.専用VLSIチップ”IEEE Computer,13(1),1
月，1980年参照）この処理装置は検索されるパターンを
記憶せず平行データパスに沿っての再循環を、検索され
ているデータに要求する。このプロセッサの脈動的性格
は、すぐ隣りのセルとのみ信号を共有する相互接続され
たセルからなるパイプラインを示唆しており、高密度レ
イアウトの集積回路に特に適合し得る。
第２の脈動的構成がセントラルフロリダ大学のMukhopad
hyayによって提案された。この構造は単一形態のセルを
含んでいる。(Mukhopadhyay,A.,"VLSI ハードウエア
アルゴリズム”参照、Rabbat,G.（編集）Hardware and
Software Concepts in VLSI,4章，pp.72-94,Van Nostra
nd Reinhold,1983年，収録）このシステムにおいてパタ
ーンはパイプラインの一端からロードされ、検索される
べきテキストデータは反対の端部からロードされる。こ
のシステムは固定長および可変長“注意不要”文字の両
方を使用可能とする。
hyayによって提案された。この構造は単一形態のセルを
含んでいる。(Mukhopadhyay,A.,"VLSI ハードウエア
アルゴリズム”参照、Rabbat,G.（編集）Hardware and
Software Concepts in VLSI,4章，pp.72-94,Van Nostra
nd Reinhold,1983年，収録）このシステムにおいてパタ
ーンはパイプラインの一端からロードされ、検索される
べきテキストデータは反対の端部からロードされる。こ
のシステムは固定長および可変長“注意不要”文字の両
方を使用可能とする。
これらおよび他の提案されたシステムが、種々の“注意
不要”文字と高速でパターンの一致突き合わせを達成す
るとしても、完全なデータ検索システムを実現しない。
例えば、これらのシステムはプール関数機能、複雑な近
接機能、あるいはハンドル近似突き合わせを実行するこ
とができない。従つて、このような装置の周辺に構築さ
れたシステムは、予測できない応答時間を有することに
なる。これは特別なハードウエアが使用できるか否かに
依存する。これは、多くの場合、伝統的なソフトウエア
の解法が直面しているのと同じ問題である。
不要”文字と高速でパターンの一致突き合わせを達成す
るとしても、完全なデータ検索システムを実現しない。
例えば、これらのシステムはプール関数機能、複雑な近
接機能、あるいはハンドル近似突き合わせを実行するこ
とができない。従つて、このような装置の周辺に構築さ
れたシステムは、予測できない応答時間を有することに
なる。これは特別なハードウエアが使用できるか否かに
依存する。これは、多くの場合、伝統的なソフトウエア
の解法が直面しているのと同じ問題である。
上述から、種々の検索機能を実行することができ、完全
に単一の集積回路チップに収容することができる改良さ
れた専用処理装置が依然として必要とされていることが
理解されるだろう。理想的には、改良されたプロセッサ
は、記憶媒体がアクセスされることができる速度のみに
よって制限されたスピードでデータベースを検索するこ
とができ、即ち最大可能なデータのスループットを与え
る。本発明はこれら目的を達成することに向けられてい
る。
に単一の集積回路チップに収容することができる改良さ
れた専用処理装置が依然として必要とされていることが
理解されるだろう。理想的には、改良されたプロセッサ
は、記憶媒体がアクセスされることができる速度のみに
よって制限されたスピードでデータベースを検索するこ
とができ、即ち最大可能なデータのスループットを与え
る。本発明はこれら目的を達成することに向けられてい
る。
発明の要約 本発明は、高性能データ検索用専用処理装置にある。本
発明の処理装置は直列接続された複数の同等のセルを有
しており、各セルはパターンレジスタ、文字レジスタ，
複数の制御フラグとフィールド、および少なくとも一つ
の一致レジスタを有している。検索モードの操作に先立
って、セルは初期化されて、パターンレジスタに記憶さ
れている所望の検索パターンを含み、検索を制御するた
めのフラグおよびフィールドの所望の構成を含む。従っ
て、検索されるべきデータ流は直列接続されたセルの列
に送られ、クロック信号によってセルの列を移動する。
クロック信号毎に、文字の比較が全セルにおいて行われ
る。検索されているデータ流の一部と装置内に記憶され
ているパターンとの間に一致があれば、セルの列内で一
連の一致があり、一致信号がデータ流と共にセル列を通
して伝播して、データ流一致があったことを示す。一致
レジスタの接続された列は一致ラインと呼ばれる。連続
セルの文字レジスタ内に記憶されたパターンとデータ流
内の文字の列との間に一致があると、一致指示が一致ラ
インに沿って伝播される。
発明の処理装置は直列接続された複数の同等のセルを有
しており、各セルはパターンレジスタ、文字レジスタ，
複数の制御フラグとフィールド、および少なくとも一つ
の一致レジスタを有している。検索モードの操作に先立
って、セルは初期化されて、パターンレジスタに記憶さ
れている所望の検索パターンを含み、検索を制御するた
めのフラグおよびフィールドの所望の構成を含む。従っ
て、検索されるべきデータ流は直列接続されたセルの列
に送られ、クロック信号によってセルの列を移動する。
クロック信号毎に、文字の比較が全セルにおいて行われ
る。検索されているデータ流の一部と装置内に記憶され
ているパターンとの間に一致があれば、セルの列内で一
連の一致があり、一致信号がデータ流と共にセル列を通
して伝播して、データ流一致があったことを示す。一致
レジスタの接続された列は一致ラインと呼ばれる。連続
セルの文字レジスタ内に記憶されたパターンとデータ流
内の文字の列との間に一致があると、一致指示が一致ラ
インに沿って伝播される。
本発明のある態様に従うと、複数の一致ラインが採用さ
れていて、データ流を記録されているパターンと突き合
わせる際に於ける付加的な機能を達成する。更に詳細に
は、第２の一致ラインが使用され、一致標識に対して並
列パスを与え、第３の一致ラインが使用され、第１の一
致ラインからの一致標識に対する一時記憶を与える。各
セル内の制御フラグが、種々の一致ラインの間で一致標
識の移動を制御するのに使用される。本発明の第２およ
び別の態様に従うと、一致標識は、２進１桁の一致−不
一致の標識でなく、一致の度合を示す多重レベル許容値
である。
れていて、データ流を記録されているパターンと突き合
わせる際に於ける付加的な機能を達成する。更に詳細に
は、第２の一致ラインが使用され、一致標識に対して並
列パスを与え、第３の一致ラインが使用され、第１の一
致ラインからの一致標識に対する一時記憶を与える。各
セル内の制御フラグが、種々の一致ラインの間で一致標
識の移動を制御するのに使用される。本発明の第２およ
び別の態様に従うと、一致標識は、２進１桁の一致−不
一致の標識でなく、一致の度合を示す多重レベル許容値
である。
簡潔にかつ一般的用語を用いると、本発明の専用検索処
理装置は、直列接続された複数のセルを有し、各セルが
パターンレジスタ、文字レジスタ、比較器、および一致
レジスタを有しており、セルの文字レジスタは直列に接
続されて文字ラインを形成しており、セルの一致レジス
タは直列に接続されて一致ラインを形成している。ま
た、セルを初期化してデータ流内で検出されるべきパタ
ーンを含ませる手段、データ流を文字ラインに入力する
手段、一致標識あるいは許容値を一致標識に入力する手
段、セルからセルのデータ流をゲートするためのクロッ
ク手段、文字とパターンとの比較の際に一致信号を発生
し、一致しない場合は一致標識をクリヤーするか、一致
ライン内の許容値を減少する各セル内の手段、および一
致ライン内の許容値の伝播を遅延する一致ライン内の付
加的なレジスタ手段を更に含んでいる。処理装置の好ま
しい一つの形態においては、直列に結合して少なくとも
一つの付加的な一致ラインを形成する一致レジスタが少
なくとも一つ各セルに設けられており、また一致ライン
間で一致標識の移動を制御して、種々の検索機能を実行
する手段が各セル内に設けられている。
理装置は、直列接続された複数のセルを有し、各セルが
パターンレジスタ、文字レジスタ、比較器、および一致
レジスタを有しており、セルの文字レジスタは直列に接
続されて文字ラインを形成しており、セルの一致レジス
タは直列に接続されて一致ラインを形成している。ま
た、セルを初期化してデータ流内で検出されるべきパタ
ーンを含ませる手段、データ流を文字ラインに入力する
手段、一致標識あるいは許容値を一致標識に入力する手
段、セルからセルのデータ流をゲートするためのクロッ
ク手段、文字とパターンとの比較の際に一致信号を発生
し、一致しない場合は一致標識をクリヤーするか、一致
ライン内の許容値を減少する各セル内の手段、および一
致ライン内の許容値の伝播を遅延する一致ライン内の付
加的なレジスタ手段を更に含んでいる。処理装置の好ま
しい一つの形態においては、直列に結合して少なくとも
一つの付加的な一致ラインを形成する一致レジスタが少
なくとも一つ各セルに設けられており、また一致ライン
間で一致標識の移動を制御して、種々の検索機能を実行
する手段が各セル内に設けられている。
より詳細には、多重一致ラインの助けによって達成され
る検索機能の一つは論理和機能であり、処理装置を多重
に通過することなくデータ流内の別のパターンが探索さ
れる。他の関連する機能は共通の接頭部を有する多重パ
ターンに対する論理和を実行することにある。例えば、
データ流内のＢＬＡＣＫ ＣＡＴまたはＢＬＡＣＫＤＯ
ＧまたはＢＬＡＣＫ ＨＯＲＳＥの発生を見い出すこと
ができる。
る検索機能の一つは論理和機能であり、処理装置を多重
に通過することなくデータ流内の別のパターンが探索さ
れる。他の関連する機能は共通の接頭部を有する多重パ
ターンに対する論理和を実行することにある。例えば、
データ流内のＢＬＡＣＫ ＣＡＴまたはＢＬＡＣＫＤＯ
ＧまたはＢＬＡＣＫ ＨＯＲＳＥの発生を見い出すこと
ができる。
多重一致ラインを使用して達成される他の機能は否定機
能である。これは定義されたデータ列を含むが、他の定
義された列は含まないパターンに対する検索を可能とす
る。
能である。これは定義されたデータ列を含むが、他の定
義された列は含まないパターンに対する検索を可能とす
る。
本発明の他の特徴に従うと、いかなる文字の固定長ある
いは可変長列（“注意不要”文字）あるいは単一の繰り
返し文字の可変長列を含むパターンに対して検索を同様
にすることができる。本発明が検索処理装置の分野にお
いて重大な進展を示したことが前述から分かるであろ
う。特に、本発明の処理装置は、検索パターンの記憶と
種々の制御フラグとに対して同等のセルを使用する種々
の検索条件に対して提供されたものである。検索が迅速
に行われ、かつ複数のパターンが検索されるべき時にパ
ターン記憶に対して最小のセルが使用される。本発明の
他の特徴および利点は、添付図面を伴った以下の詳細な
説明から明らかとなろう。
いは可変長列（“注意不要”文字）あるいは単一の繰り
返し文字の可変長列を含むパターンに対して検索を同様
にすることができる。本発明が検索処理装置の分野にお
いて重大な進展を示したことが前述から分かるであろ
う。特に、本発明の処理装置は、検索パターンの記憶と
種々の制御フラグとに対して同等のセルを使用する種々
の検索条件に対して提供されたものである。検索が迅速
に行われ、かつ複数のパターンが検索されるべき時にパ
ターン記憶に対して最小のセルが使用される。本発明の
他の特徴および利点は、添付図面を伴った以下の詳細な
説明から明らかとなろう。
好ましい実施例の記述 概観 図面に示されるように、本発明はデータベース等からの
データ流の検索用専用処理装置に関する。第１図に示さ
れる様に、本発明が使用される環境は、参照番号１によ
って示されたホストシステムを有しており、このホスト
システム１はデータソース２、ホスト処理装置３、およ
び結果メモリ４を含んでおり、適当な詳細なアーキテク
チュアを有することができる。通常、データソース２は
高速磁気ディスク記憶システムを有し、ホスト処理装置
３は普通の汎用処理装置、およびメモリ４は普通のラン
ダムアクセスメモリである。参照番号５で示される本発
明の高速検索装置は、ライン８を介してデータソースか
らのデータを受信し、ライン９を介して結果を出力バッ
ファ１０に転送し、そしてそこから低速ライン１１を介
して結果メモリ４へ更に転送される。検索処理装置５は
初期化モード、検索モードおよび診断モードにおいて、
ライン１２を介して受信されたホスト処理装置３からの
信号によって制御される。
データ流の検索用専用処理装置に関する。第１図に示さ
れる様に、本発明が使用される環境は、参照番号１によ
って示されたホストシステムを有しており、このホスト
システム１はデータソース２、ホスト処理装置３、およ
び結果メモリ４を含んでおり、適当な詳細なアーキテク
チュアを有することができる。通常、データソース２は
高速磁気ディスク記憶システムを有し、ホスト処理装置
３は普通の汎用処理装置、およびメモリ４は普通のラン
ダムアクセスメモリである。参照番号５で示される本発
明の高速検索装置は、ライン８を介してデータソースか
らのデータを受信し、ライン９を介して結果を出力バッ
ファ１０に転送し、そしてそこから低速ライン１１を介
して結果メモリ４へ更に転送される。検索処理装置５は
初期化モード、検索モードおよび診断モードにおいて、
ライン１２を介して受信されたホスト処理装置３からの
信号によって制御される。
初期化モードにおいて、初期値がライン１２を介して検
索処理装置５にロードされている。次に、検索モードに
おいて、処理装置はライン８を介して高速で与えられた
データ流を検索し、ライン９を介して同様に高速で一致
結果を出力バッファ１０に転送する。検索処理装置５の
設計目標は、データソース２のアクセス速度と同じ程度
のスピードでデータ流の検索が行われることができるこ
とにある。そうすると、複雑かつ高価な索引付け構成を
とることなく、大規模データベースを妥当な時間で連続
して検索することができる。
索処理装置５にロードされている。次に、検索モードに
おいて、処理装置はライン８を介して高速で与えられた
データ流を検索し、ライン９を介して同様に高速で一致
結果を出力バッファ１０に転送する。検索処理装置５の
設計目標は、データソース２のアクセス速度と同じ程度
のスピードでデータ流の検索が行われることができるこ
とにある。そうすると、複雑かつ高価な索引付け構成を
とることなく、大規模データベースを妥当な時間で連続
して検索することができる。
本発明の検索処理装置に好ましい実施例は複数の同等の
セルからなっている。３個のこのセルが第２図の２０−
２２に示されている。各セルの構造は第３図を参照して
簡単に説明される。しかしながら、先ず各セルが検索さ
れるべきパターンを含み、各々入力と出力とを有する文
字ライン（ＣＨＡＲ），初期化ライン（ＩＮＩＴ），お
よび４つの一致ライン（Ｍ１−Ｍ４）を有していること
のみを理解することが必要とされる。これらラインはセ
ルからセルへ連続して接続されている。ライン８上のデ
ータ流内の文字は第１のセル２０の文字ラインへ入力
し、そして後のクロックサイクルで、残りのセル２１と
２２を通してシフトされる。
セルからなっている。３個のこのセルが第２図の２０−
２２に示されている。各セルの構造は第３図を参照して
簡単に説明される。しかしながら、先ず各セルが検索さ
れるべきパターンを含み、各々入力と出力とを有する文
字ライン（ＣＨＡＲ），初期化ライン（ＩＮＩＴ），お
よび４つの一致ライン（Ｍ１−Ｍ４）を有していること
のみを理解することが必要とされる。これらラインはセ
ルからセルへ連続して接続されている。ライン８上のデ
ータ流内の文字は第１のセル２０の文字ラインへ入力
し、そして後のクロックサイクルで、残りのセル２１と
２２を通してシフトされる。
第１の一致ラインＭ１は、主に一致結果をセルからセル
へ伝達するラインである。第４の一致ラインＭ４は最終
的な一致結果を運ぶのに使用され、最後のセル２２から
のＭ４出力は第１図の結果ライン９である。一致ライン
Ｍ１上の値が零値でないことにより一致していることが
示される。一致ライン上の値が零だと、不一致であるこ
とが示される。単純な２進の一致−不一致値を運ぶので
はなく、一致ラインはより一般的な意味で使用され、一
致度を示す許容値を運ぶ。パターンの第１のセルにおい
て、この値は“３のような正の整数に初期化され、この
数だけ記憶されたパターンの文字がデータ流中の文字列
の対応する文字と異なっている場合は、この許容値は処
理装置に、文字列がパターンと一致しないことを宣言さ
せる。この許容値が変化しないで結果ライン９上に出現
する場合は、完全に一致している。データ流と記憶され
たパターンとの間の一つの文字エラー（即ち、不一致）
は出力ライン９等に値“２”を結果する。出力ライン９
における値“０”は、データ流と記録されたパターンと
の間に３個以上の文字エラーがあった場合の“不一致”
を示す。
へ伝達するラインである。第４の一致ラインＭ４は最終
的な一致結果を運ぶのに使用され、最後のセル２２から
のＭ４出力は第１図の結果ライン９である。一致ライン
Ｍ１上の値が零値でないことにより一致していることが
示される。一致ライン上の値が零だと、不一致であるこ
とが示される。単純な２進の一致−不一致値を運ぶので
はなく、一致ラインはより一般的な意味で使用され、一
致度を示す許容値を運ぶ。パターンの第１のセルにおい
て、この値は“３のような正の整数に初期化され、この
数だけ記憶されたパターンの文字がデータ流中の文字列
の対応する文字と異なっている場合は、この許容値は処
理装置に、文字列がパターンと一致しないことを宣言さ
せる。この許容値が変化しないで結果ライン９上に出現
する場合は、完全に一致している。データ流と記憶され
たパターンとの間の一つの文字エラー（即ち、不一致）
は出力ライン９等に値“２”を結果する。出力ライン９
における値“０”は、データ流と記録されたパターンと
の間に３個以上の文字エラーがあった場合の“不一致”
を示す。
セルの動作は比較的簡単な論理シークエンスに従い、こ
のシークエンスは各セルにおいて同じである。各クロッ
クサイクルの各セルにおいて、セル内の現在の文字がそ
のセルに事前に記憶された文字パターンと比較される。
実施例として、文字Ｃ−Ａ−Ｔがそれぞれセル２０−２
２に記憶された文字パターンであると仮定する。文字Ｃ
ＡＴが入力データ流内に出現する場合は、入力するＣは
第１のセル２０内のパターンと一致する。文字Ｃが第２
セル２１を通過すると、一致ラインＭ１上に、第１のセ
ル内での一致を示す許容値が後に続く。より正確には一
致の指示は、一致する文字データの後に続く次の文字デ
ータを伴つて第２のセルへ伝達する。文字Ｃの一致の後
の２クロックサイクルにおいて、入力する文字Ａは第２
のセル２１に導入され、このセルにおいて文字パターン
Ａの一致が分かる。個々のセルのアーキテクチュアは、
第２のセル２１においても同様に一致する場合は、第１
のセル２０から一致ラインＭ１上に現れた許容値が第２
のセル２１を通過するようにされている。同様に、入力
する文字Ｔが第３のセル２２に記録されたパターンに一
致することが分かった時は、一致ラインＭ１上に許容値
が第３のセルから現れる。本実施例において、第３のセ
ルはパターンの最後であり、後で説明される様に、“最
終”フラグを有している。このフラグは許容値を一致ラ
インＭ１から一致ラインＭ４へ転送する効果を有してお
り、一致ラインＭ４から結果ライン９上に現れて、完全
な一致を示す。この比較機能をどのように達成するかは
単一セルの別の構成を説明する記述から明らかになるで
あろう。
のシークエンスは各セルにおいて同じである。各クロッ
クサイクルの各セルにおいて、セル内の現在の文字がそ
のセルに事前に記憶された文字パターンと比較される。
実施例として、文字Ｃ−Ａ−Ｔがそれぞれセル２０−２
２に記憶された文字パターンであると仮定する。文字Ｃ
ＡＴが入力データ流内に出現する場合は、入力するＣは
第１のセル２０内のパターンと一致する。文字Ｃが第２
セル２１を通過すると、一致ラインＭ１上に、第１のセ
ル内での一致を示す許容値が後に続く。より正確には一
致の指示は、一致する文字データの後に続く次の文字デ
ータを伴つて第２のセルへ伝達する。文字Ｃの一致の後
の２クロックサイクルにおいて、入力する文字Ａは第２
のセル２１に導入され、このセルにおいて文字パターン
Ａの一致が分かる。個々のセルのアーキテクチュアは、
第２のセル２１においても同様に一致する場合は、第１
のセル２０から一致ラインＭ１上に現れた許容値が第２
のセル２１を通過するようにされている。同様に、入力
する文字Ｔが第３のセル２２に記録されたパターンに一
致することが分かった時は、一致ラインＭ１上に許容値
が第３のセルから現れる。本実施例において、第３のセ
ルはパターンの最後であり、後で説明される様に、“最
終”フラグを有している。このフラグは許容値を一致ラ
インＭ１から一致ラインＭ４へ転送する効果を有してお
り、一致ラインＭ４から結果ライン９上に現れて、完全
な一致を示す。この比較機能をどのように達成するかは
単一セルの別の構成を説明する記述から明らかになるで
あろう。
単一の一致ラインを有するセル構造 最も簡単なセル構造は第３ａ図に示されるように単一の
一致ラインのみを有する。この一致ラインは２以上の許
容値を運ぶために採用され、許される不一致の度合を表
す。初期許容値は、不一致が検出された各セル位置にお
いて減少され、検索処理装置から出現して、検索パター
ンと検索されるべきデータ流内の文字列との間の一致の
度合を示す。
一致ラインのみを有する。この一致ラインは２以上の許
容値を運ぶために採用され、許される不一致の度合を表
す。初期許容値は、不一致が検出された各セル位置にお
いて減少され、検索処理装置から出現して、検索パター
ンと検索されるべきデータ流内の文字列との間の一致の
度合を示す。
本明細書において、添え字“ｉ”はＭ１ｉのような入力
信号を意味し、添え字“ｏ”はＭ１ｏのような出力信号
を意味する。各論理要素８０’および８３’は、括弧内
の数字で示された複数の入力と一つの出力とを有する優
先順位乗算器である。
信号を意味し、添え字“ｏ”はＭ１ｏのような出力信号
を意味する。各論理要素８０’および８３’は、括弧内
の数字で示された複数の入力と一つの出力とを有する優
先順位乗算器である。
各論理要素は、その出力が関連する入力状態が真である
入力から選ばれるように作動する。論理状態は論理ボッ
クス内に省略形でセットされる。同時に一以上の論理状
態が真である場合は、最上位の入力即ち最低入力ライン
番号を有する入力が出力として選ばれる。これら論理要
素の動作はすぐ明らかになる。
入力から選ばれるように作動する。論理状態は論理ボッ
クス内に省略形でセットされる。同時に一以上の論理状
態が真である場合は、最上位の入力即ち最低入力ライン
番号を有する入力が出力として選ばれる。これら論理要
素の動作はすぐ明らかになる。
セルは許容度レジスタ２１７’、パターンレジスタ２１
８’、マスクレジスタ２１９’、文字レジスタ２１４’
および比較器２２０’を含んでいる。単一の一致ライン
は入力論理要素８０’、Ｍ１一致レジスタ８７’第２の
論理要素８３’、減算回路９２’を含んでいる。
８’、マスクレジスタ２１９’、文字レジスタ２１４’
および比較器２２０’を含んでいる。単一の一致ライン
は入力論理要素８０’、Ｍ１一致レジスタ８７’第２の
論理要素８３’、減算回路９２’を含んでいる。
入力論理回路８０’は二つのみの入力を有している。即
ち、レジスタが零値を有さない場合に発せられる許容度
レジスタからの入力と、Ｍ１入力ラインＭ１ｉとであ
る。許容度レジスタが零値を含む場合のみに一致レジス
タ８７’にＭ１ｉがロードされる。論理回路要素８３’
は、パターンと文字レジスタとの間に一致がない場合に
許容値を減少する。遅延レジスタ９１’はタイミングプ
セロセスにおいて必要とされが、このことは以下の簡単
な検索例から明らかになるだろう。別の構造のセル構造
の初期化が以下に記述される方法で達成される。
ち、レジスタが零値を有さない場合に発せられる許容度
レジスタからの入力と、Ｍ１入力ラインＭ１ｉとであ
る。許容度レジスタが零値を含む場合のみに一致レジス
タ８７’にＭ１ｉがロードされる。論理回路要素８３’
は、パターンと文字レジスタとの間に一致がない場合に
許容値を減少する。遅延レジスタ９１’はタイミングプ
セロセスにおいて必要とされが、このことは以下の簡単
な検索例から明らかになるだろう。別の構造のセル構造
の初期化が以下に記述される方法で達成される。
第３ａ図において、許容度レジスタ２１７’と比較器２
２０’との出力は、図において点線で示されるように論
理回路８０’と８３’とに接続されている。これら出力
は図示されていないが論理要素８０’、８３’内部の論
理回路に接続されており、これら論理回路は要素内の論
理表現を実行する。換言すれば、許容度レジスタの内容
と比較器の出力とが論理要素８０’および８３’に転送
されて、これら要素の入力を選択するのに使用される。
２０’との出力は、図において点線で示されるように論
理回路８０’と８３’とに接続されている。これら出力
は図示されていないが論理要素８０’、８３’内部の論
理回路に接続されており、これら論理回路は要素内の論
理表現を実行する。換言すれば、許容度レジスタの内容
と比較器の出力とが論理要素８０’および８３’に転送
されて、これら要素の入力を選択するのに使用される。
簡単な検索機能 第３ａ図の単一一致ラインＭ１のみを使用することによ
って簡単な検索ができる。検索の機構は第４図に示され
るように、特例によるのが最もよく説明できる。ｃ１，
ｃ２およびｃ３によって示される三つの連続したセルが
入力するデータストリームにおいて検索されるべきパタ
ーンで初期化される。実施例においては、検索パターン
は語ＣＡＴである。セルのパターンレジスタ２１８は、
それぞれ、文字Ｃ，Ａ，およびＴを含んでいる。長さレ
ジスタ２１５、フラグ２１６およびマスクレジスタ２１
９はこの実施例においては使用されない。第１のセル
（ｃ１）に対する許容度レジスタに所望の一致許容値が
ロードされる。この実施例においては、許容値は“１”
であると仮定される。“１”は完全な一致が望まれると
いうことを意味する。他のセルの許容度レジスタは零に
セットされる。許容値が零でない場合のみ、論理要素８
０’の入力（１）を通して、許容度レジスタ値がＭ１一
致ラインに導入される。従って、新たな文字がクロック
に従って第１のセル内の導入される毎に、許容値“１”
が第１のセルのＭ１レジスタに導入される。
って簡単な検索ができる。検索の機構は第４図に示され
るように、特例によるのが最もよく説明できる。ｃ１，
ｃ２およびｃ３によって示される三つの連続したセルが
入力するデータストリームにおいて検索されるべきパタ
ーンで初期化される。実施例においては、検索パターン
は語ＣＡＴである。セルのパターンレジスタ２１８は、
それぞれ、文字Ｃ，Ａ，およびＴを含んでいる。長さレ
ジスタ２１５、フラグ２１６およびマスクレジスタ２１
９はこの実施例においては使用されない。第１のセル
（ｃ１）に対する許容度レジスタに所望の一致許容値が
ロードされる。この実施例においては、許容値は“１”
であると仮定される。“１”は完全な一致が望まれると
いうことを意味する。他のセルの許容度レジスタは零に
セットされる。許容値が零でない場合のみ、論理要素８
０’の入力（１）を通して、許容度レジスタ値がＭ１一
致ラインに導入される。従って、新たな文字がクロック
に従って第１のセル内の導入される毎に、許容値“１”
が第１のセルのＭ１レジスタに導入される。
初期化の後、セルは以下の内容を有する。
ｃ１ ｃ２ ｃ３ パターン Ｃ Ａ Ｔ マスク Ｕ Ｕ Ｕ 許容値 １ ０ ０ 最終フラグ ０ ０ １ 大文字、小文字に関わらず、一致しているものとするビ
ットセットをマスクフラグは有している。これは文字Ｕ
で示されている。
ットセットをマスクフラグは有している。これは文字Ｕ
で示されている。
一致処理において重要な役割が、Ｌ１ｆ論理要素８３’
および遅延レジスタ９１’において演じられる。文字レ
ジスタ２１４およびパターンレジスタ２１８’との間に
一致が無い場合は、入力(1)が論理要素において選択さ
れ、許容値は減少回路９２’において零に減少される。
（減少回路９２’は許容値が零以下に減少しないように
設計されている。）従って、いかなるセルにおいても一
致が起こらないと、Ｍ１一致ライン内の許容値が零にな
る。一致が見出されると、入力(2)がＬ１ｆ論理要素８
３’において選択され、許容値は減少されない。
および遅延レジスタ９１’において演じられる。文字レ
ジスタ２１４およびパターンレジスタ２１８’との間に
一致が無い場合は、入力(1)が論理要素において選択さ
れ、許容値は減少回路９２’において零に減少される。
（減少回路９２’は許容値が零以下に減少しないように
設計されている。）従って、いかなるセルにおいても一
致が起こらないと、Ｍ１一致ライン内の許容値が零にな
る。一致が見出されると、入力(2)がＬ１ｆ論理要素８
３’において選択され、許容値は減少されない。
文字Ｃが第１のセルＣ１に入力される場合、一致が見出
され、許容値“１”が遅延レジスタ９１’へ通過する。
遅延レジスタ９１’の目的はＭ１一位ライン上の許容値
の伝播速度が文字ラインのデータの伝播速度と同期する
ことにある。ｎ個の文字の検索パターンに対して、デー
タ流が検索パターンを完全に通過するのにｎ個の文字列
に対して２ｎクロックサイクル必要とされる。従って、
最後のデータ流の文字が現れた時に、Ｍ１一致ライン値
が、文字クロック速度の半分でラインに沿って進むこと
を要求する一致結果が処理装置から出力される。各セル
位置における遅延レジスタはこのタイミング差を処理す
る。二つの隣接する文字の一致の間に発生しなければな
らないクロックサイクルの数を考えることによっても、
遅延の必要が理解される。第４図のライン（ｂ）に示さ
れるようにセルＣ１内のＣが一致した後は、Ａが、ライ
ン（ｄ）に示されるように一致検出セルＣ２に配列する
以前に、二つのクロックサイクルが発生しなければなら
ない。
され、許容値“１”が遅延レジスタ９１’へ通過する。
遅延レジスタ９１’の目的はＭ１一位ライン上の許容値
の伝播速度が文字ラインのデータの伝播速度と同期する
ことにある。ｎ個の文字の検索パターンに対して、デー
タ流が検索パターンを完全に通過するのにｎ個の文字列
に対して２ｎクロックサイクル必要とされる。従って、
最後のデータ流の文字が現れた時に、Ｍ１一致ライン値
が、文字クロック速度の半分でラインに沿って進むこと
を要求する一致結果が処理装置から出力される。各セル
位置における遅延レジスタはこのタイミング差を処理す
る。二つの隣接する文字の一致の間に発生しなければな
らないクロックサイクルの数を考えることによっても、
遅延の必要が理解される。第４図のライン（ｂ）に示さ
れるようにセルＣ１内のＣが一致した後は、Ａが、ライ
ン（ｄ）に示されるように一致検出セルＣ２に配列する
以前に、二つのクロックサイクルが発生しなければなら
ない。
第４図のライン（ａ）において、検索パターンに近づく
文字ＣＡＴＸが示されている。各セル内の二つの数は、
それぞれＭ１レジスタおよび遅延レジスタの許容値を表
している。これら許容値は始めは全て零である。ライン
（ｂ）において、文字Ｃは第１のセルｃ１に進み、
“１”はＭ１レジスタに導入される。ライン（ｃ）にお
いて、文字Ｃは第２のセルｃ２に進み、文字Ａは第１の
セルｃ１に置かれる。前のラインにおいて第１のセルｃ
１に一致があったので、許容値“１”はこのセルの遅延
レジスタへ進む。次のクロックサイクルにおいて、ライ
ン（ｄ）上に示される様に、第１のセルの遅延レジスタ
からの“１”は第２のセルｃ２のＭ１レジスタ内にシフ
トされる。ここで、データ文字Ａは検索パターンＡと整
列する。次のサイクルにおいて、ライン（ｅ）上で、以
前に第２のセルｃ２において一致があったので“１”は
第２のセルｃ２の遅延レジスタに進む。次のサイクルに
おいて、ライン（ｆ）上で、“１”がＭ１レジスタに伝
播される。ここで、Ｔ文字が一致する。ライン（ｇ）内
で、第３のセルｃ２において前に一致があったので、
“１”が第３のセルｃ２の遅延レジスタへ移動する。ラ
イン（ｈ）に示されのが最終段階である。この段階にお
いて許容値“１”が文字Ｘを伴つて検索パターンから現
れる。この許容値はデータ流内に位置したパターンに直
ちに続く。一致がパターンの各連続するセル内において
検出された場合のみ許容値がセルの検索パターンを横切
って伝達する。“１”以上の許容値が検索パターンの第
１の文字内に導入された場合は、１以上のエラーがデー
タ流において許容される。従って、許容値“３”が使用
された場合はＣＡＴは結果“３”を、ＣＯＴは結果
“２”を、そしてＣＯＰは結果“１”を発生する。各エ
ラーは許容値を“１”だけ減少する。三文字パターンの
場合は、許容値が零に減少するには全ての三文字が誤っ
ていなければならない。単一の一致ラインを使用する簡
単な検索は上述したようにして行われるが、複数の一致
ラインが使用されるとより強力な検索処理装置が得られ
る。次の章はこの様な処理装置のセル構造を記述する。
文字ＣＡＴＸが示されている。各セル内の二つの数は、
それぞれＭ１レジスタおよび遅延レジスタの許容値を表
している。これら許容値は始めは全て零である。ライン
（ｂ）において、文字Ｃは第１のセルｃ１に進み、
“１”はＭ１レジスタに導入される。ライン（ｃ）にお
いて、文字Ｃは第２のセルｃ２に進み、文字Ａは第１の
セルｃ１に置かれる。前のラインにおいて第１のセルｃ
１に一致があったので、許容値“１”はこのセルの遅延
レジスタへ進む。次のクロックサイクルにおいて、ライ
ン（ｄ）上に示される様に、第１のセルの遅延レジスタ
からの“１”は第２のセルｃ２のＭ１レジスタ内にシフ
トされる。ここで、データ文字Ａは検索パターンＡと整
列する。次のサイクルにおいて、ライン（ｅ）上で、以
前に第２のセルｃ２において一致があったので“１”は
第２のセルｃ２の遅延レジスタに進む。次のサイクルに
おいて、ライン（ｆ）上で、“１”がＭ１レジスタに伝
播される。ここで、Ｔ文字が一致する。ライン（ｇ）内
で、第３のセルｃ２において前に一致があったので、
“１”が第３のセルｃ２の遅延レジスタへ移動する。ラ
イン（ｈ）に示されのが最終段階である。この段階にお
いて許容値“１”が文字Ｘを伴つて検索パターンから現
れる。この許容値はデータ流内に位置したパターンに直
ちに続く。一致がパターンの各連続するセル内において
検出された場合のみ許容値がセルの検索パターンを横切
って伝達する。“１”以上の許容値が検索パターンの第
１の文字内に導入された場合は、１以上のエラーがデー
タ流において許容される。従って、許容値“３”が使用
された場合はＣＡＴは結果“３”を、ＣＯＴは結果
“２”を、そしてＣＯＰは結果“１”を発生する。各エ
ラーは許容値を“１”だけ減少する。三文字パターンの
場合は、許容値が零に減少するには全ての三文字が誤っ
ていなければならない。単一の一致ラインを使用する簡
単な検索は上述したようにして行われるが、複数の一致
ラインが使用されるとより強力な検索処理装置が得られ
る。次の章はこの様な処理装置のセル構造を記述する。
多数の一致ライン−概要 以上に述べた簡単な検索動作は、所望の高い速度で行な
われるが、実行できる検索の形式には或る程度の制限が
ある。例えば、ＣＡＴ又はＤＯＧというような簡単な論
理和検索では、簡単な検索技術を使用する場合、データ
流を２回処理することが必要である。
われるが、実行できる検索の形式には或る程度の制限が
ある。例えば、ＣＡＴ又はＤＯＧというような簡単な論
理和検索では、簡単な検索技術を使用する場合、データ
流を２回処理することが必要である。
本発明の重要な特徴によれば、サーチプロセッサに拡張
機能を与えるために多数の一致ラインが使用される。第
２及び第３の検索ラインは、主として、一致結果を一時
的に記憶するためのレジスタとして使用される。多数の
一致ラインをこのように使用する場合、ラインを分割し
たり、ラインの一部分を交換したり、ラインを結合した
り、等々を行なえるようにするために、一致ラインに対
して多数の操作機能が必要とされる。これらの基本的な
機能は、以下で説明するように、各セルのフラグレジス
タに記憶されたフラグによって制御される。
機能を与えるために多数の一致ラインが使用される。第
２及び第３の検索ラインは、主として、一致結果を一時
的に記憶するためのレジスタとして使用される。多数の
一致ラインをこのように使用する場合、ラインを分割し
たり、ラインの一部分を交換したり、ラインを結合した
り、等々を行なえるようにするために、一致ラインに対
して多数の操作機能が必要とされる。これらの基本的な
機能は、以下で説明するように、各セルのフラグレジス
タに記憶されたフラグによって制御される。
多数の一致ラインを有するセル構造 第３図に示すように、各セルは、以下に述べるよう機能
する７個の論理ブロック８０ないし８６と、４個の一致
レジスタ８７ないし９０と、遅延レジスタ９１と、２つ
の減少回路９２及び９３とを備えている。
する７個の論理ブロック８０ないし８６と、４個の一致
レジスタ８７ないし９０と、遅延レジスタ９１と、２つ
の減少回路９２及び９３とを備えている。
第３ａ図の説明の場合と同様に、記号の最後に付けた
“ｉ”は、例えばＭ１ｉのように、入力信号を表わし、
そして記号の最後に付けた“ｏ”は、例えばＭ１ｏのよ
うに、出力信号を表わす。又、記号の最後に付けた
“ａ”及び“ｂ”は、入力と出力との間の中間信号を表
わす。論理素子８０〜８６の各々は、かっこ内の数字で
示された多数の入力と１つの出力とを有する優先順位乗
算器である。各論理素子は、当該入力論理状態が真であ
るような入力から出力が選択されるものとする。論理状
態は、論理ボックス内に省略形態で示されており、以下
で更に詳しく述べる。２つ以上の入力論理状態が同時に
真である場合には、最も上の入力、即ち、入力ライン番
号の最も小さい入力が出力として選択される。これら論
理素子の動作は、以下で明らかとなろう。
“ｉ”は、例えばＭ１ｉのように、入力信号を表わし、
そして記号の最後に付けた“ｏ”は、例えばＭ１ｏのよ
うに、出力信号を表わす。又、記号の最後に付けた
“ａ”及び“ｂ”は、入力と出力との間の中間信号を表
わす。論理素子８０〜８６の各々は、かっこ内の数字で
示された多数の入力と１つの出力とを有する優先順位乗
算器である。各論理素子は、当該入力論理状態が真であ
るような入力から出力が選択されるものとする。論理状
態は、論理ボックス内に省略形態で示されており、以下
で更に詳しく述べる。２つ以上の入力論理状態が同時に
真である場合には、最も上の入力、即ち、入力ライン番
号の最も小さい入力が出力として選択される。これら論
理素子の動作は、以下で明らかとなろう。
第１の一致入力ラインＭ１ｉは、論理素子８０の入力
(3)に接続される。この論理素子はＬ１ｉとも示されて
いる。この素子の出力は、Ｍ１一致レジスタ８７へ送ら
れ、このレジスタから論理素子８３への２つの入力が与
えられる。論理素子８３の入力(1)は、回路９２におい
てＭ１レジスタの値を減少することによって与えられそ
して入力(2)はＭ１レジスタ８７から直接与えられる。
Ｌ１ｆとも示された論理素子８３の出力は遅延レジスタ
９１を通り、論理素子８５（Ｌ１０）の入力(4)として
接続される。論理素子８５の出力は、第１の一致ライン
出力Ｍ１０である。第１の一致ラインに対する交互の経
路は、論理素子８３の出力から論理素子Ｌ１ｉ８０の入
力(4)へ至るフィードバック経路と、論理素子８３の出
力から遅延回路９１へバイパスして論理素子Ｌ１０８５
の入力(3)へ至る経路である。
(3)に接続される。この論理素子はＬ１ｉとも示されて
いる。この素子の出力は、Ｍ１一致レジスタ８７へ送ら
れ、このレジスタから論理素子８３への２つの入力が与
えられる。論理素子８３の入力(1)は、回路９２におい
てＭ１レジスタの値を減少することによって与えられそ
して入力(2)はＭ１レジスタ８７から直接与えられる。
Ｌ１ｆとも示された論理素子８３の出力は遅延レジスタ
９１を通り、論理素子８５（Ｌ１０）の入力(4)として
接続される。論理素子８５の出力は、第１の一致ライン
出力Ｍ１０である。第１の一致ラインに対する交互の経
路は、論理素子８３の出力から論理素子Ｌ１ｉ８０の入
力(4)へ至るフィードバック経路と、論理素子８３の出
力から遅延回路９１へバイパスして論理素子Ｌ１０８５
の入力(3)へ至る経路である。
第２の一致ラインＭ２ｉの入力は、論理素子８１の入力
(1)及び(2)と、論理素子８０の入力(2)とに接続され
る。Ｌ２ｉとも示された論理素子８１の出力は、Ｍ２一
致レジスタ８８へ接続され、そして論理素子８４の入力
(3)へ接続（直結）されると共に、この素子の入力(2)へ
（減少回路９３を経て）接続される。Ｌ２ｏとも示され
た論理素子８４の出力は、第２の一致ライン出力信号Ｍ
２ｏであり、これは、入力論理素子Ｌ２ｉ８１の入力
(4)へフィードバックされる。素子Ｌ２ｉの入力(2)は強
制ゼロ値であり、論理素子Ｌ２ｏ８４の入力(1)は、Ｍ
１一致レジスタ８７から得られた値M1aの出力である。
(1)及び(2)と、論理素子８０の入力(2)とに接続され
る。Ｌ２ｉとも示された論理素子８１の出力は、Ｍ２一
致レジスタ８８へ接続され、そして論理素子８４の入力
(3)へ接続（直結）されると共に、この素子の入力(2)へ
（減少回路９３を経て）接続される。Ｌ２ｏとも示され
た論理素子８４の出力は、第２の一致ライン出力信号Ｍ
２ｏであり、これは、入力論理素子Ｌ２ｉ８１の入力
(4)へフィードバックされる。素子Ｌ２ｉの入力(2)は強
制ゼロ値であり、論理素子Ｌ２ｏ８４の入力(1)は、Ｍ
１一致レジスタ８７から得られた値M1aの出力である。
例えば、第３ｂ図は、Ｌ２ｉ論理素子８１を詳細に示し
ている。基本的に、この論理素子は、優先順位エンコー
ダ２５０及びマルチプレクサ252を備えている。エンコ
ーダ２５０は、４本の入力ライン２５４ないし２５７を
有し、これらのラインは、各ブロック２５８ないし２６
１に示された論理式によりそれらの２進入力を導き出
す。１つのブロック内の式が真である時には、それに対
応する入力ラインに“１”の入力信号が発生される。１
つの入力のみが“１”である時には、その位置がエンコ
ーダ２５０によりアドレス信号出力に変換され、これが
ライン２６６を経てマルチプレクサ２５２へ送られる。
２つ以上の入力が“１”である場合には、優先順位エン
コーダ２５０が上部のブロックに最も近い入力ライン、
即ち、参照番号の最も小さいラインを選択する。マルチ
プレクサ２５２は、一般にそうであるように作動し、ラ
イン２６６を経て送られたアドレスを、４中１（４つの
中から１つを選ぶ）の内部選択信号に変換し、これを用
いて、４本の入力ライン２７０−２７３の１つが選択さ
れ、マルチプレクサから出力される。第３図の他の論理
素子は、実質的に同様に作動する。
ている。基本的に、この論理素子は、優先順位エンコー
ダ２５０及びマルチプレクサ252を備えている。エンコ
ーダ２５０は、４本の入力ライン２５４ないし２５７を
有し、これらのラインは、各ブロック２５８ないし２６
１に示された論理式によりそれらの２進入力を導き出
す。１つのブロック内の式が真である時には、それに対
応する入力ラインに“１”の入力信号が発生される。１
つの入力のみが“１”である時には、その位置がエンコ
ーダ２５０によりアドレス信号出力に変換され、これが
ライン２６６を経てマルチプレクサ２５２へ送られる。
２つ以上の入力が“１”である場合には、優先順位エン
コーダ２５０が上部のブロックに最も近い入力ライン、
即ち、参照番号の最も小さいラインを選択する。マルチ
プレクサ２５２は、一般にそうであるように作動し、ラ
イン２６６を経て送られたアドレスを、４中１（４つの
中から１つを選ぶ）の内部選択信号に変換し、これを用
いて、４本の入力ライン２７０−２７３の１つが選択さ
れ、マルチプレクサから出力される。第３図の他の論理
素子は、実質的に同様に作動する。
第３の一致ライン入力Ｍ３ｉは、Ｌ３ｉとも示された論
理素子８２の入力(2)に接続される。その入力(1)は、Ｍ
１ｉ信号である。論理素子Ｌ３ｉの出力は、Ｍ３一致レ
ジスタ８９に接続され、ここから出力ラインＭ３ｏに接
続される。
理素子８２の入力(2)に接続される。その入力(1)は、Ｍ
１ｉ信号である。論理素子Ｌ３ｉの出力は、Ｍ３一致レ
ジスタ８９に接続され、ここから出力ラインＭ３ｏに接
続される。
第４の一致ライン入力Ｍ４ｉは、Ｍ４一致レジスタ９０
へ唯一の入力として接続され、その出力は、Ｌ４ｏとも
示された論理素子８６へ入力(2)として接続される。論
理素子Ｌ４ｏの入力(1)は、第１の一致ライン出力Ｍ１
ｏから送られそしてその出力は第４の一致ラインでＭ４
ｏとなる。
へ唯一の入力として接続され、その出力は、Ｌ４ｏとも
示された論理素子８６へ入力(2)として接続される。論
理素子Ｌ４ｏの入力(1)は、第１の一致ライン出力Ｍ１
ｏから送られそしてその出力は第４の一致ラインでＭ４
ｏとなる。
又、セル構造体は、第１及び第２の初期化レジスタ２１
０及び２１１も備えている。入力初期化ラインＩＮＩＴ
ｉは、第１の初期化レジスタ210に接続され、その出力
は第２のレジスタ２１１へ接続され、そしてこのレジス
タから出力初期化ラインＩＮＩＴｏが導出される。初期
化状態アキュムレータ２１２は、レジスタ２１０と２１
１との間のラインに接続されている。
０及び２１１も備えている。入力初期化ラインＩＮＩＴ
ｉは、第１の初期化レジスタ210に接続され、その出力
は第２のレジスタ２１１へ接続され、そしてこのレジス
タから出力初期化ラインＩＮＩＴｏが導出される。初期
化状態アキュムレータ２１２は、レジスタ２１０と２１
１との間のラインに接続されている。
ＣＨＡＲｉと示された文字入力ラインは、文字レジスタ
２１４の入力となる。文字ラインには多数の他の蓄積レ
ジスタが接続されて示されている。というのは、これら
レジスタ値が文字ラインによって初期化されるからであ
る。これらのレジスタには、長さレジスタ２１５、フラ
グレジスタ２１６、許容度レジスタ２１７、パターンレ
ジスタ２１８及びマスクレジスタ２１９が含まれる。比
較器２２０は、パターンレジスタ２１８、文字ライン及
びマスクレジスタ２１９からデータを受け取る。基本的
に、この比較器２２０は、文字レジスタ２１４内のデー
タを、パターンレジスタ２１８内のデータと比較すると
共に、マスクレジスタ２１９に記憶されたマスクとも比
較する。まだ説明していないセル内の素子は、カウンタ
論理回路２２２である。この回路は、長さレジスタ２１
５及びフラグレジスタ２１６内の幾つかのフラグに関連
して作動し、検索機能に使用される内部カウンタを制御
する。
２１４の入力となる。文字ラインには多数の他の蓄積レ
ジスタが接続されて示されている。というのは、これら
レジスタ値が文字ラインによって初期化されるからであ
る。これらのレジスタには、長さレジスタ２１５、フラ
グレジスタ２１６、許容度レジスタ２１７、パターンレ
ジスタ２１８及びマスクレジスタ２１９が含まれる。比
較器２２０は、パターンレジスタ２１８、文字ライン及
びマスクレジスタ２１９からデータを受け取る。基本的
に、この比較器２２０は、文字レジスタ２１４内のデー
タを、パターンレジスタ２１８内のデータと比較すると
共に、マスクレジスタ２１９に記憶されたマスクとも比
較する。まだ説明していないセル内の素子は、カウンタ
論理回路２２２である。この回路は、長さレジスタ２１
５及びフラグレジスタ２１６内の幾つかのフラグに関連
して作動し、検索機能に使用される内部カウンタを制御
する。
全ての検索機能及び状態は、第３図の基本的なセル構成
図から理解できよう。フラグレジスタ２１６内の特定の
フラグは、特定の機能について述べる時に説明する。
図から理解できよう。フラグレジスタ２１６内の特定の
フラグは、特定の機能について述べる時に説明する。
以上の説明から、第３ａ図について述べた簡単な検索機
能は、第３図のセル構造体を用いて同様に実行できるこ
とが理解されよう。唯一の相違点は、プロセッサが多数
の一致ラインを使用することにより、Ｍ４一致ラインが
結果ラインとして使用されることである。或るセル、通
常は検索パターンの最後セルにおいて、最後のフラグが
セットされた時には、Ｍ１ラインの許容値がＭ４ライン
に転送される。これが第５図に示されている。第５図
は、相互接続されたセルを経て許容値がいかに伝播され
るかを概略的に示した一致線図である。図示されたよう
に、許容値は、セルＣ３に達するまでＭ１一致ラインに
沿って伝播する。次いで、最後のフラグが生じると、許
容値がＭ４一致ラインに転送される。第３図において
は、これがＭ４ｏ論理回路８６の入力(1)を通る経路で
ある。又、許容値を使用せずに同じセル構造を使用でき
ることも理解されたい。この特定の場合には、許容値が
常に最初１となる。許容値に対する最初の減少動作によ
り、許容値が実際上ゼロにクリヤされ、不一致を示す。
能は、第３図のセル構造体を用いて同様に実行できるこ
とが理解されよう。唯一の相違点は、プロセッサが多数
の一致ラインを使用することにより、Ｍ４一致ラインが
結果ラインとして使用されることである。或るセル、通
常は検索パターンの最後セルにおいて、最後のフラグが
セットされた時には、Ｍ１ラインの許容値がＭ４ライン
に転送される。これが第５図に示されている。第５図
は、相互接続されたセルを経て許容値がいかに伝播され
るかを概略的に示した一致線図である。図示されたよう
に、許容値は、セルＣ３に達するまでＭ１一致ラインに
沿って伝播する。次いで、最後のフラグが生じると、許
容値がＭ４一致ラインに転送される。第３図において
は、これがＭ４ｏ論理回路８６の入力(1)を通る経路で
ある。又、許容値を使用せずに同じセル構造を使用でき
ることも理解されたい。この特定の場合には、許容値が
常に最初１となる。許容値に対する最初の減少動作によ
り、許容値が実際上ゼロにクリヤされ、不一致を示す。
フラグ 各セルのフラグレジスタ２１６内の１ビットフィールド
を示すフラグのリストは、次の通りである。
を示すフラグのリストは、次の通りである。
Ｐ パスフラグ Ｂ ブラケットフラグ Ｏ オアフラグ Ｃ 選択フラグ Ｒ 肯定フラグ Ｎ 否定フラグ Ｉ 無限フラグ Ｌ 最後フラグ 簡単な論理和検索に使用する。フラグについて先ず説明
する。他のフラグは、その後で説明する。
する。他のフラグは、その後で説明する。
ブラケットフラグ ブラケット（かっこ）フラグは、Ｍ１一致ラインの分割
即ち分岐を行なう。この機能を実行するには専用のセル
が必要とされる。換言すれば、ブラケットフラグがセッ
トされた状態では、パターン文字をセルに記憶すること
ができない、その作用は、Ｍ１レジスタの出力（Ｍ１ａ
出力）を同じセルのＭ２ｏのＭ２出力ラインに転送する
ことである。Ｍ２一致ラインでは、ブラケットフラグが
セットされた時、Ｍ２ｉ入力ラインからＭ２レジスタに
ロードされる値が無視される。ブラケットフラグの作用
は、Ｌ２ｏ論理素子８４の入力(1)に送られるものとし
てＭ１ａ出力を示した第３図から明らかとなろう。
即ち分岐を行なう。この機能を実行するには専用のセル
が必要とされる。換言すれば、ブラケットフラグがセッ
トされた状態では、パターン文字をセルに記憶すること
ができない、その作用は、Ｍ１レジスタの出力（Ｍ１ａ
出力）を同じセルのＭ２ｏのＭ２出力ラインに転送する
ことである。Ｍ２一致ラインでは、ブラケットフラグが
セットされた時、Ｍ２ｉ入力ラインからＭ２レジスタに
ロードされる値が無視される。ブラケットフラグの作用
は、Ｌ２ｏ論理素子８４の入力(1)に送られるものとし
てＭ１ａ出力を示した第３図から明らかとなろう。
パスフラグ パスフラグは、Ｍ１一致ラインの遅延レジスタ９１をバ
イパスする必要があるようなセルにおいてセットされ
る。通常は、Ｍ１一致ラインの許容値は、文字伝播速度
の半分の速度でセルからセルへ伝播するのが望ましい。
然し乍ら、或るセルにおいて遅延回路をバイパスする必
要が例外的に生じる。
イパスする必要があるようなセルにおいてセットされ
る。通常は、Ｍ１一致ラインの許容値は、文字伝播速度
の半分の速度でセルからセルへ伝播するのが望ましい。
然し乍ら、或るセルにおいて遅延回路をバイパスする必
要が例外的に生じる。
このような例外の１つは、ブラケットフラグがセットさ
れると共にパターン一致機能が実行されないような特殊
目的のセルである。パスフラグの別の使い方は、これを
パターンの最後の文字に使用することである。このセル
においてバイパスフラグがセットされた場合には、パタ
ーンの次に続く文字ではなくて、最後の文字で結果が得
られる。これは、或る場合には非常に便利である。パス
フラグの更に別の使い方は、後述の可変長さの“注意不
要(doun't care)”動作に関連したものである。
れると共にパターン一致機能が実行されないような特殊
目的のセルである。パスフラグの別の使い方は、これを
パターンの最後の文字に使用することである。このセル
においてバイパスフラグがセットされた場合には、パタ
ーンの次に続く文字ではなくて、最後の文字で結果が得
られる。これは、或る場合には非常に便利である。パス
フラグの更に別の使い方は、後述の可変長さの“注意不
要(doun't care)”動作に関連したものである。
許容度レジスタ 許容度レジスタ２１７はフラグではなく、即ち、フラグ
レジスタとは別のレジスタである。このレジスタは、パ
ターン検索で許容される最大の不一致程度を示す正の整
数で初期化される。この許容値は、典型的に、当該パタ
ーンの最初の文字のみに対してセッとされる。許容度レ
ジスタの値は、これがゼロでない場合、Ｌ１ｉ論理素子
８０の入力(1)で示されたようにＭ１一致レジスタ８７
にロードされる。パターンの大部分のセルについてそう
であるように、許容度レジスタがゼロである場合には、
Ｍ１一致レジスタの入力が通常Ｍ１入力一致ラインＭ１
ｉから得られる。
レジスタとは別のレジスタである。このレジスタは、パ
ターン検索で許容される最大の不一致程度を示す正の整
数で初期化される。この許容値は、典型的に、当該パタ
ーンの最初の文字のみに対してセッとされる。許容度レ
ジスタの値は、これがゼロでない場合、Ｌ１ｉ論理素子
８０の入力(1)で示されたようにＭ１一致レジスタ８７
にロードされる。パターンの大部分のセルについてそう
であるように、許容度レジスタがゼロである場合には、
Ｍ１一致レジスタの入力が通常Ｍ１入力一致ラインＭ１
ｉから得られる。
最終フラグ 最終フラグは、検索すべきパターンの最後の文字におい
てセットされる。最終フラグがセットされたセルにおい
ては、Ｍ１遅延レジスタ９１の値とＭ４一致レジスタ９
０の値が比較され、その大きい方がＭ４出力ラインＭ４
ｏに出力される。これは第３図から明らかであり、最終
フラグがセットされそしてＭ１ｏ＞Ｍ４ａである場合に
Ｌ４ｏ論理素子８６の第１入力がＭ１ｏから得られる。
Ｍ４ａは、Ｍ４一致レジスタ９０からの出力である。以
下で述べるように、最終フラグの機能は、論理和演算に
も使用される。
てセットされる。最終フラグがセットされたセルにおい
ては、Ｍ１遅延レジスタ９１の値とＭ４一致レジスタ９
０の値が比較され、その大きい方がＭ４出力ラインＭ４
ｏに出力される。これは第３図から明らかであり、最終
フラグがセットされそしてＭ１ｏ＞Ｍ４ａである場合に
Ｌ４ｏ論理素子８６の第１入力がＭ１ｏから得られる。
Ｍ４ａは、Ｍ４一致レジスタ９０からの出力である。以
下で述べるように、最終フラグの機能は、論理和演算に
も使用される。
基本的な論理和検索 基本的な論理和検索の目的は、検索されているデータ流
において２つ以上の別々のパターンを検索することであ
る。例えば、ＣＡＴまたはＤＯＧまたはＭＡＮというロ
ードの発生を検索しようとする。一本の一致ラインのみ
を用いた簡単な検索では、この論理和機能を実行するの
に全データ流を３回処理することが必要である。本発明
では、一致ラインＭ４並びに許容度レジスタ２１７及び
最終フラグを用いて論理和検索が行なわれる。
において２つ以上の別々のパターンを検索することであ
る。例えば、ＣＡＴまたはＤＯＧまたはＭＡＮというロ
ードの発生を検索しようとする。一本の一致ラインのみ
を用いた簡単な検索では、この論理和機能を実行するの
に全データ流を３回処理することが必要である。本発明
では、一致ラインＭ４並びに許容度レジスタ２１７及び
最終フラグを用いて論理和検索が行なわれる。
第６図に示すように、第１のパターンＣＡＴは、通常の
やり方でセルに現われる。文字Ｃは許容度レジスタを所
望値にセットしそして最後の文字Ｔは最終フラグをセッ
トする。従って、ＣＡＴの一致結果は、Ｍ４一致ライン
に転送される。一致結果は、検索されているデータ流の
最後に一致した文字に続く文字と共にパターンの最後の
セルから導出されることを想起されたい。例えば、ＣＡ
Ｔに続く文字がＸであると仮定すれば、この文字ＸがＴ
セルから出力される。Ｍ４一致ラインは１つのレジスタ
しか有していないので、一致の値は、データ流の文字Ｘ
と同期してＭ４一致ラインに沿って伝播する。
やり方でセルに現われる。文字Ｃは許容度レジスタを所
望値にセットしそして最後の文字Ｔは最終フラグをセッ
トする。従って、ＣＡＴの一致結果は、Ｍ４一致ライン
に転送される。一致結果は、検索されているデータ流の
最後に一致した文字に続く文字と共にパターンの最後の
セルから導出されることを想起されたい。例えば、ＣＡ
Ｔに続く文字がＸであると仮定すれば、この文字ＸがＴ
セルから出力される。Ｍ４一致ラインは１つのレジスタ
しか有していないので、一致の値は、データ流の文字Ｘ
と同期してＭ４一致ラインに沿って伝播する。
論理和機能が要求されるので、ＣＡＴパターンからの一
致結果がＤＯＧパターンの検索と関連しないのが重要で
ある。この場合には、最初のパターンに一致があったか
というかに拘りなく、ＤＯＧパターンの最初の文字によ
り許容値を或る選択された値にリセットしなければなら
ない。それ故、ＤＯＧの文字Ｄ及びＭＡＮの文字Ｍがそ
れらの許容度レジスタを所望値に初期化する。又、ＤＯ
Ｇパターンの最後のセルＧは、その最終フラグをセット
し、ＤＯＧ検索の結果をＭ４一致ラインに転送させる。
ほとんどの論理和検索の場合、これによってＭ４一致ラ
インの結果に矛盾を生じることはない、というのは、Ｄ
ＯＧ検索の結果がＭ４ラインに到達する時までにＣＡＴ
検索の結果がプロセッサから送り出されてしまうからで
ある。換言すれば、ＣＡＴ検索及びＤＯＧ検索の結果は
別々の時間にプロセッサから送り出される。
致結果がＤＯＧパターンの検索と関連しないのが重要で
ある。この場合には、最初のパターンに一致があったか
というかに拘りなく、ＤＯＧパターンの最初の文字によ
り許容値を或る選択された値にリセットしなければなら
ない。それ故、ＤＯＧの文字Ｄ及びＭＡＮの文字Ｍがそ
れらの許容度レジスタを所望値に初期化する。又、ＤＯ
Ｇパターンの最後のセルＧは、その最終フラグをセット
し、ＤＯＧ検索の結果をＭ４一致ラインに転送させる。
ほとんどの論理和検索の場合、これによってＭ４一致ラ
インの結果に矛盾を生じることはない、というのは、Ｄ
ＯＧ検索の結果がＭ４ラインに到達する時までにＣＡＴ
検索の結果がプロセッサから送り出されてしまうからで
ある。換言すれば、ＣＡＴ検索及びＤＯＧ検索の結果は
別々の時間にプロセッサから送り出される。
或る検索形態では、Ｍ４ラインの検索結果と、Ｍ４ライ
ンに転送されようとしている検索結果とが競合するおそ
れを考慮するため、最終フラグ論理によりＭ４ラインの
出力として大きい方の一致値が選択される。これが、論
理素子８６（Ｌ４ｏ）の入力(1)についての入力論理で
示されている。Ｍ４ライン上の結果のこのような競合
は、２つの論理和される検索パターンが同じ長さのもの
であって且つ検索に対して選択された許容度内でほゞ同
じである時しか生じない。例えば、２以上の許容値でＤ
ＯＧまたはＬＯＧを検索する場合、両論理和経路はデー
タ流にＤＯＧが現われた時に一致を検出する。ＤＯＧは
厳密に一致しそしてＬＯＧは低い許容度で一致するが、
Ｍ４ラインに対して両方の一致結果が競合し、そこで、
許容度の大きい方が選択される。
ンに転送されようとしている検索結果とが競合するおそ
れを考慮するため、最終フラグ論理によりＭ４ラインの
出力として大きい方の一致値が選択される。これが、論
理素子８６（Ｌ４ｏ）の入力(1)についての入力論理で
示されている。Ｍ４ライン上の結果のこのような競合
は、２つの論理和される検索パターンが同じ長さのもの
であって且つ検索に対して選択された許容度内でほゞ同
じである時しか生じない。例えば、２以上の許容値でＤ
ＯＧまたはＬＯＧを検索する場合、両論理和経路はデー
タ流にＤＯＧが現われた時に一致を検出する。ＤＯＧは
厳密に一致しそしてＬＯＧは低い許容度で一致するが、
Ｍ４ラインに対して両方の一致結果が競合し、そこで、
許容度の大きい方が選択される。
第３の論理和パターンＭＡＮが追加された場合にも同様
に処理が行なわれる。このパターンの文字Ｍは、論理和
のための許容値をリセットしそしてこのパターンの文字
Ｎは、その最終フラグをセットし、一致結果をＭ４ライ
ンに転送させる。
に処理が行なわれる。このパターンの文字Ｍは、論理和
のための許容値をリセットしそしてこのパターンの文字
Ｎは、その最終フラグをセットし、一致結果をＭ４ライ
ンに転送させる。
論理和フラグ 論理和フラグは、３本の一致ラインＭ１、Ｍ２及びＭ３
に作用する。論理和フラグがセットされたセルにクロッ
クパルスが生じた時に、ラインＭ２ｉのＭ２入力値がＭ
１一致レジスタ８７にロードされそしてラインＭ１ｉの
Ｍ１入力値がＭ３一致レジスタ８９にロードされる。こ
れらの信号路は第３図において容易に明らかであり、Ｌ
３ｉ論理素子８２の(1)入力は論理和フラグがセットさ
れた時にＭ１ｉから供給される。論理和フラグがセット
され且つその他の幾つかの論理状態が真である時には、
Ｍ１一致レジスタの入力としてＭ２ｉ値が選択される。
ブラケットフラグに続いて論理和フラグを使用した時に
は、Ｍ２一致ラインにセーブされた前の結果を検出でき
ると同時に、現在のＭ１一致結果をＭ３一致ラインにセ
ーブすることができる。論理和フラグの重要性は、選択
フラグの後に述べる例から明らかとなろう。
に作用する。論理和フラグがセットされたセルにクロッ
クパルスが生じた時に、ラインＭ２ｉのＭ２入力値がＭ
１一致レジスタ８７にロードされそしてラインＭ１ｉの
Ｍ１入力値がＭ３一致レジスタ８９にロードされる。こ
れらの信号路は第３図において容易に明らかであり、Ｌ
３ｉ論理素子８２の(1)入力は論理和フラグがセットさ
れた時にＭ１ｉから供給される。論理和フラグがセット
され且つその他の幾つかの論理状態が真である時には、
Ｍ１一致レジスタの入力としてＭ２ｉ値が選択される。
ブラケットフラグに続いて論理和フラグを使用した時に
は、Ｍ２一致ラインにセーブされた前の結果を検出でき
ると同時に、現在のＭ１一致結果をＭ３一致ラインにセ
ーブすることができる。論理和フラグの重要性は、選択
フラグの後に述べる例から明らかとなろう。
選択フラグ 選択フラグは、第１一致ラインの出力であるラインＭ１
ｏに作用する。選択フラグがセットされたセルに各クロ
ックパルスが生じるたびに、Ｍ３一致レジスタ８８の値
とＭ１遅延レジスタ９１の値が比較され、その大きい方
の値がＭ１ｏ出力ラインに出力される。この選択は、Ｌ
１ｏ論理素子８５の入力(2)において行なわれる。パス
フラグがセットされると共に論理和フラグがセットされ
た場合には、Ｍ３遅延レジスタ９１がバイパスされ、Ｍ
１一致レジスタ８７からラインＭ１ｆに送られる出力と
Ｍ３とが比較される。
ｏに作用する。選択フラグがセットされたセルに各クロ
ックパルスが生じるたびに、Ｍ３一致レジスタ８８の値
とＭ１遅延レジスタ９１の値が比較され、その大きい方
の値がＭ１ｏ出力ラインに出力される。この選択は、Ｌ
１ｏ論理素子８５の入力(2)において行なわれる。パス
フラグがセットされると共に論理和フラグがセットされ
た場合には、Ｍ３遅延レジスタ９１がバイパスされ、Ｍ
１一致レジスタ８７からラインＭ１ｆに送られる出力と
Ｍ３とが比較される。
共通接頭部の論理和検索 共通接頭部の論理和検索は、別々の各パターンが共通の
接頭部パターンを有するような論理和検索である。例え
ば、ＯＬＤ ＣＡＴまたはＯＬＤＤＯＧまたはＯＬＤ
ＭＡＮの発生を検索しようとしていると仮定する。これ
は、長い検索パターンとしては平凡なものであると考え
られるが、検索パターンでは接頭部を何回も繰り返さな
いようにすることが望ましい。共通接頭部の検索は、第
７図に示すように、ブラケットフラグ、論理和フラグ及
び選択フラグによってこの問題を解消する。
接頭部パターンを有するような論理和検索である。例え
ば、ＯＬＤ ＣＡＴまたはＯＬＤＤＯＧまたはＯＬＤ
ＭＡＮの発生を検索しようとしていると仮定する。これ
は、長い検索パターンとしては平凡なものであると考え
られるが、検索パターンでは接頭部を何回も繰り返さな
いようにすることが望ましい。共通接頭部の検索は、第
７図に示すように、ブラケットフラグ、論理和フラグ及
び選択フラグによってこの問題を解消する。
共通接頭部パターンＯＬＤは、検索パターンに最初に現
われ、接頭部検索の結果は、簡単な検索の場合と同様に
Ｍ１一致ラインに現われる。接頭部後の次のセルは、ブ
ラケットフラグ及びパスフラグの両方がセットされたブ
ラケットセルである。前記したように、これはＭ１許容
値を分割し、これをＭ２ライン及び次のセルのＭ１ライ
ンに与える。検索パターンの次のセグメントにおいて
は、第１の接尾部パターンＣＡＴが検索され、このセグ
メントの最後のセル（Ｔ）によりＯＬＤＣＡＴ検索を表
わす結果が与えられる。検索パターンの次のセグメント
の第１セルであるＤセルは、論理和フラグがセットされ
ており、これにより、ＯＬＤ ＣＡＴの結果がＭ３一致
ラインにセーブされると共に、接頭部検索結果（ＯＬ
Ｄ）がＭ２一致ラインから検索される。
われ、接頭部検索の結果は、簡単な検索の場合と同様に
Ｍ１一致ラインに現われる。接頭部後の次のセルは、ブ
ラケットフラグ及びパスフラグの両方がセットされたブ
ラケットセルである。前記したように、これはＭ１許容
値を分割し、これをＭ２ライン及び次のセルのＭ１ライ
ンに与える。検索パターンの次のセグメントにおいて
は、第１の接尾部パターンＣＡＴが検索され、このセグ
メントの最後のセル（Ｔ）によりＯＬＤＣＡＴ検索を表
わす結果が与えられる。検索パターンの次のセグメント
の第１セルであるＤセルは、論理和フラグがセットされ
ており、これにより、ＯＬＤ ＣＡＴの結果がＭ３一致
ラインにセーブされると共に、接頭部検索結果（ＯＬ
Ｄ）がＭ２一致ラインから検索される。
検索の第３セグメントは、ＯＬＤ ＤＯＧの検索を行な
うもので、ＯＬＤの検索結果をＭ２一致ラインに伝播す
ると共に、ＯＬＤ ＣＡＴの検索結果をＭ３検索ライン
に伝播する。第３セグメントの最後の文字であるＧセル
は、その選択フラグがセットされている。一般の場合に
は、これにより、Ｍ３値とＭ１値の大きい方が選択され
る。然し乍ら、ほとんどの実際的な状態においては、Ｍ
３の値とＭ１の値とが矛盾することはない。
うもので、ＯＬＤの検索結果をＭ２一致ラインに伝播す
ると共に、ＯＬＤ ＣＡＴの検索結果をＭ３検索ライン
に伝播する。第３セグメントの最後の文字であるＧセル
は、その選択フラグがセットされている。一般の場合に
は、これにより、Ｍ３値とＭ１値の大きい方が選択され
る。然し乍ら、ほとんどの実際的な状態においては、Ｍ
３の値とＭ１の値とが矛盾することはない。
ＯＬＤ ＤＯＧに対して次の一致がみつかる時までにＯ
ＬＤ ＣＡＴに対して一致がみつかった場合には、ＯＬ
Ｄ ＣＡＴの一致の値がプロセッサから送り出される。
選択機能は、ＯＬＤ ＣＡＴの一致の値をＭ３から取り
出すか或いは予めＭ１にあるＯＬＤ ＤＯＧの一致の値
を取り上げ、これをＭ１ｏラインに出力する。
ＬＤ ＣＡＴに対して一致がみつかった場合には、ＯＬ
Ｄ ＣＡＴの一致の値がプロセッサから送り出される。
選択機能は、ＯＬＤ ＣＡＴの一致の値をＭ３から取り
出すか或いは予めＭ１にあるＯＬＤ ＤＯＧの一致の値
を取り上げ、これをＭ１ｏラインに出力する。
検索パターンの第４のセグメントは、第３のセグメント
と同様に働く。第１セルであるＭセルは、その論理和フ
ラグがセットされており、Ｍ１の一致の値を再びＭ３に
セーブすると共に、接頭部の一致の値をＭ２から検索す
る。第４のセグメントにおいては、ＯＬＤ ＭＡＮパタ
ーンに対して一致をみつける動作が進められ、Ｎセルに
おいては、再び選択フラグにより、Ｍ１ラインに送られ
るＯＬＤ ＭＡＮの一致の値と、ラインＭ３に送られる
ＯＬＤ ＣＡＴ又はＯＬＤ ＤＯＧの一致の値との間で
選択が行なわれる。この場合も、パターンの長さが同じ
で且つその内容がほゞ同様のものでない限り、別々のパ
ターンが２つ同時に一致することはほとんどない。
と同様に働く。第１セルであるＭセルは、その論理和フ
ラグがセットされており、Ｍ１の一致の値を再びＭ３に
セーブすると共に、接頭部の一致の値をＭ２から検索す
る。第４のセグメントにおいては、ＯＬＤ ＭＡＮパタ
ーンに対して一致をみつける動作が進められ、Ｎセルに
おいては、再び選択フラグにより、Ｍ１ラインに送られ
るＯＬＤ ＭＡＮの一致の値と、ラインＭ３に送られる
ＯＬＤ ＣＡＴ又はＯＬＤ ＤＯＧの一致の値との間で
選択が行なわれる。この場合も、パターンの長さが同じ
で且つその内容がほゞ同様のものでない限り、別々のパ
ターンが２つ同時に一致することはほとんどない。
この説明においては、検索パターンの接頭部と接尾部と
の間のスペースは無視する。これを行なう１つの簡単な
方法は、スペースを共通接頭部の１部として考えること
である。更に別の方法は、後述の“注意不要”機能を実
行し、検索パターンに埋もれたスペースを無視すること
である。
の間のスペースは無視する。これを行なう１つの簡単な
方法は、スペースを共通接頭部の１部として考えること
である。更に別の方法は、後述の“注意不要”機能を実
行し、検索パターンに埋もれたスペースを無視すること
である。
“注意不要”文字列 検索パターンに埋もれた文字列を無視するために共通検
索が要求される。無視すべき文字は、しばしば、“注意
不要”文字と称する。これには、一定の長さの注意不要
文字列と、可変長さの注意不要文字列との２つの場合が
ある。
索が要求される。無視すべき文字は、しばしば、“注意
不要”文字と称する。これには、一定の長さの注意不要
文字列と、可変長さの注意不要文字列との２つの場合が
ある。
一定長さの注意不要文字列の場合は、選択されたセルの
マスクレジスタ２１９を用いて容易に処理できる。例え
ば、特定の日付を検索する場合で、その月の何日である
かが重要でない場合には、検索パターンは、ＭＡＲＣＨ
ＸＸ１９７２となる。ここで、ＸＸは、注意不要文字
を表わす。その月の日に対応する検索パターンの２つの
セルにおいてマスクレジスタの全ビットをセットするこ
とにより検索を行なうことができる。マスクレジスタの
セットされた位置に対応する文字レジスタのビット位置
は、比較プロセスにおいて無視される。マスクレジスタ
の全ビットがセットされた場合には、文字レジスタの内
容に拘りなく、そのセルの一致が確保される。
マスクレジスタ２１９を用いて容易に処理できる。例え
ば、特定の日付を検索する場合で、その月の何日である
かが重要でない場合には、検索パターンは、ＭＡＲＣＨ
ＸＸ１９７２となる。ここで、ＸＸは、注意不要文字
を表わす。その月の日に対応する検索パターンの２つの
セルにおいてマスクレジスタの全ビットをセットするこ
とにより検索を行なうことができる。マスクレジスタの
セットされた位置に対応する文字レジスタのビット位置
は、比較プロセスにおいて無視される。マスクレジスタ
の全ビットがセットされた場合には、文字レジスタの内
容に拘りなく、そのセルの一致が確保される。
可変長さの注意不要機能は、マスクレジスタビットが全
てセットされた特殊なセルによりこの同じセル内のカウ
ンタ及び長さレジスタ２１５に関連して動作することに
よって実行される。“注意不要”セルは、検索パターン
において可変長さの注意不要文字列が許容される位置に
入れられる。例えば“１９７２．”の前の１０個の文字
内にある“ＭＡＲＣＨ”を検索しようとする場合を考え
る。検索パターンは、ＭＡＲＣＨ＊１９７２となる。ア
スタリスクマーク（＊）は、“注意不要”セルを表わ
す。＊セルは、その長さカウンタが１０個の注意不要カ
ウントに対応する値に初期化されている。
てセットされた特殊なセルによりこの同じセル内のカウ
ンタ及び長さレジスタ２１５に関連して動作することに
よって実行される。“注意不要”セルは、検索パターン
において可変長さの注意不要文字列が許容される位置に
入れられる。例えば“１９７２．”の前の１０個の文字
内にある“ＭＡＲＣＨ”を検索しようとする場合を考え
る。検索パターンは、ＭＡＲＣＨ＊１９７２となる。ア
スタリスクマーク（＊）は、“注意不要”セルを表わ
す。＊セルは、その長さカウンタが１０個の注意不要カ
ウントに対応する値に初期化されている。
データ流においてＭＡＲＣＨのパターンに一致した後、
Ｍ１一致ライン上の非ゼロの許容値により、長さレジス
タに記憶された値−この場合は１０−がカウンタにロー
ドされる。これは、第３図に示されたカウンタの第２の
ロード状態とは異なる。その後“注意不要”セルを通る
１０個までの文字によりカウンタが減少される。その
間、パターンＭＡＲＣＨの一致により得られたＭ１一致
結果がそのセル自体において循環される。この循環の機
構をなすのは、論理ユニット８３の出力からＬ１ｉ論理
素子の入力(4)へ送られるフィードバック信号Ｍ１ｆで
ある。それ故、＊セルの作用は、この循環された一致の
値をＭ１ｏラインに１０回まで送信することである。次
に続く文字がパターンの第２部分（１９７２）の“１”
に一致しない場合には、一致の値が通常の方法で減少さ
れ、パターンの終りから一致結果が生じない。文字列１
９７２が指定の１０個の文字内で文字列ＭＡＲＣＨの後
に続く場合には、＊セルによって出力された１０個の一
致値の１つが検索パターンを通して完全に伝播され、指
定の注意不要範囲内に一致があることを指示する。
Ｍ１一致ライン上の非ゼロの許容値により、長さレジス
タに記憶された値−この場合は１０−がカウンタにロー
ドされる。これは、第３図に示されたカウンタの第２の
ロード状態とは異なる。その後“注意不要”セルを通る
１０個までの文字によりカウンタが減少される。その
間、パターンＭＡＲＣＨの一致により得られたＭ１一致
結果がそのセル自体において循環される。この循環の機
構をなすのは、論理ユニット８３の出力からＬ１ｉ論理
素子の入力(4)へ送られるフィードバック信号Ｍ１ｆで
ある。それ故、＊セルの作用は、この循環された一致の
値をＭ１ｏラインに１０回まで送信することである。次
に続く文字がパターンの第２部分（１９７２）の“１”
に一致しない場合には、一致の値が通常の方法で減少さ
れ、パターンの終りから一致結果が生じない。文字列１
９７２が指定の１０個の文字内で文字列ＭＡＲＣＨの後
に続く場合には、＊セルによって出力された１０個の一
致値の１つが検索パターンを通して完全に伝播され、指
定の注意不要範囲内に一致があることを指示する。
可変長さの注意不要検索の変更は、注意不要セルのパス
フラグをセットすることによって行なわれる。これによ
り、２つの検索パターンの間に長さゼロの注意不要領域
を入れることができる。換言すれば、注意不要文字の数
は、１から選択された数までではなく、ゼロから選択さ
れた数までとなる。
フラグをセットすることによって行なわれる。これによ
り、２つの検索パターンの間に長さゼロの注意不要領域
を入れることができる。換言すれば、注意不要文字の数
は、１から選択された数までではなく、ゼロから選択さ
れた数までとなる。
これに関連した検索状態は、文字列において特殊な文字
が繰り返し生じるような“可変長さの注意要”状態であ
る。例えば、５個までのスペースで分離されたＦＡＴと
ＣＡＴを見つけようとする場合を考える。この場合、検
索パターンは、ＦＡＴ ＣＡＴであり、第４のセルはス
ペース文字を含んでおり、そのバスフラグはセットされ
ていない。このセルの長さレジスタは値５に初期化さ
れ、この値は、第１のパターン部分（ＦＡＴ）において
一致が見つかった時にカウンタにロードされる。第１の
パターン部分からの一致の値は、ワードＦＡＴとＣＡＴ
との間にスペースが現われる限り、カウンタの減少中に
５回循環される。この第１のパターン部分の５個のスペ
ース内に第２のパターン部分（ＣＡＴ）が現われ、この
第２のパターン部分が検出された場合には、これらの循
環された一致値の１つがそのパターンを通して完全に伝
播される。
が繰り返し生じるような“可変長さの注意要”状態であ
る。例えば、５個までのスペースで分離されたＦＡＴと
ＣＡＴを見つけようとする場合を考える。この場合、検
索パターンは、ＦＡＴ ＣＡＴであり、第４のセルはス
ペース文字を含んでおり、そのバスフラグはセットされ
ていない。このセルの長さレジスタは値５に初期化さ
れ、この値は、第１のパターン部分（ＦＡＴ）において
一致が見つかった時にカウンタにロードされる。第１の
パターン部分からの一致の値は、ワードＦＡＴとＣＡＴ
との間にスペースが現われる限り、カウンタの減少中に
５回循環される。この第１のパターン部分の５個のスペ
ース内に第２のパターン部分（ＣＡＴ）が現われ、この
第２のパターン部分が検出された場合には、これらの循
環された一致値の１つがそのパターンを通して完全に伝
播される。
この形式の検索、即ち、可変長さの注意要の検索は、長
さゼロまで実行することができない。長さゼロは、“注
意不要”状態を意味し、一方、“注意要”検索は、特定
文字の検索を必要とする。従って、この種の検索では、
パスフラグをセットすることができない。
さゼロまで実行することができない。長さゼロは、“注
意不要”状態を意味し、一方、“注意要”検索は、特定
文字の検索を必要とする。従って、この種の検索では、
パスフラグをセットすることができない。
否定フラグ 否定フラグは、(1)Ｍ２一致レジスタ内の値をＭ１出力
ラインＭ１ｏに繰り返し出力しそして(2)Ｍ２入力ライ
ンＭ２ｉを経て入って来る値がその手前の値Ｍ２ｏより
大きい場合に、そのＭ２ｉの値をＭ２一致レジスタにロ
ードするという機能を発揮する。入って来るＭ２ｉの値
がその手前の値より大きくない場合には、Ｍ１ｉがゼロ
であるか非ゼロであるかによってＭ２がそのまゝ保持さ
れるか或いはゼロにされる。これらの別々の動作の実行
は、第８図に示した例から明らかとなろう。
ラインＭ１ｏに繰り返し出力しそして(2)Ｍ２入力ライ
ンＭ２ｉを経て入って来る値がその手前の値Ｍ２ｏより
大きい場合に、そのＭ２ｉの値をＭ２一致レジスタにロ
ードするという機能を発揮する。入って来るＭ２ｉの値
がその手前の値より大きくない場合には、Ｍ１ｉがゼロ
であるか非ゼロであるかによってＭ２がそのまゝ保持さ
れるか或いはゼロにされる。これらの別々の動作の実行
は、第８図に示した例から明らかとなろう。
否定フラグは、或る文字列が入って来るデータ流に存在
しない場合に一致であると考えられるパターンを形成す
るのに使用される。例えば、ＦＡＴとＣＡＴとの間にワ
ードＢＬＡＣＫをもたないようなワードＦＡＴ ＣＡＴ
を見つける場合について考える。換言すれば、ＦＡＴ
ＢＬＡＣＫＣＡＴでは一致しないが、ＦＡＴ ＷＨＩＴ
Ｅ ＣＡＴは一致するものとする。サーチパターンは、
ＦＡＴ〔ＢＬＡＣＫｎＣＡＴとなる。但し、〔は、ブラ
ケットフラグがセットされたセルであり、ｎは、否定フ
ラグがセットされたセルである。
しない場合に一致であると考えられるパターンを形成す
るのに使用される。例えば、ＦＡＴとＣＡＴとの間にワ
ードＢＬＡＣＫをもたないようなワードＦＡＴ ＣＡＴ
を見つける場合について考える。換言すれば、ＦＡＴ
ＢＬＡＣＫＣＡＴでは一致しないが、ＦＡＴ ＷＨＩＴ
Ｅ ＣＡＴは一致するものとする。サーチパターンは、
ＦＡＴ〔ＢＬＡＣＫｎＣＡＴとなる。但し、〔は、ブラ
ケットフラグがセットされたセルであり、ｎは、否定フ
ラグがセットされたセルである。
最初のパターンセグメント（ＦＡＴ）がデータ流におい
て検索された場合には、一致の値がブラケットフラグの
作用によりＭ２一致ラインに送られると共に、Ｍ１一致
ラインに保持される。然し乍ら、許容値は、第２セグメ
ント（ＢＬＡＣＫ）の第１セルにおいてリセットされ
る。それ故、第２のパターンセグメント（ＢＬＡＣＫ）
の終りに、Ｍ１一致ラインは、データ流においてパター
ンＢＬＡＣＫが見つかったかどうかの指示を送る。Ｍ２
ｉの入力一致ラインは、第１のパターンセグメント（Ｆ
ＡＴ）の一致が見つかったかどうかを指示する。Ｍ２ｉ
がその手前の値より大きい時は、一致が指示され、Ｍ２
一致レジスタがロードされる。このロード段階は、Ｌ２
ｉ論理素子８１の入力(1)を経て行なわれる。ＢＬＡＣ
Ｋが見つからない限り、否定セルは、そのＭ２一致レジ
スタの値を循環し続け、この値をＭ１一致ラインに転送
する。Ｍ１一致ラインへの転送は、Ｌ１ｏ論理ユニット
８５の入力(1)を経て行なわれる。Ｍ２値の循環は、Ｌ
２ｉ論理素子８１の入力(4)を経て行なわれる。第３セ
グメント（ＣＡＴ）に対して一致が見つかった場合に
は、非ゼロの一致値が通常のやり方でプロセッサから送
り出される。
て検索された場合には、一致の値がブラケットフラグの
作用によりＭ２一致ラインに送られると共に、Ｍ１一致
ラインに保持される。然し乍ら、許容値は、第２セグメ
ント（ＢＬＡＣＫ）の第１セルにおいてリセットされ
る。それ故、第２のパターンセグメント（ＢＬＡＣＫ）
の終りに、Ｍ１一致ラインは、データ流においてパター
ンＢＬＡＣＫが見つかったかどうかの指示を送る。Ｍ２
ｉの入力一致ラインは、第１のパターンセグメント（Ｆ
ＡＴ）の一致が見つかったかどうかを指示する。Ｍ２ｉ
がその手前の値より大きい時は、一致が指示され、Ｍ２
一致レジスタがロードされる。このロード段階は、Ｌ２
ｉ論理素子８１の入力(1)を経て行なわれる。ＢＬＡＣ
Ｋが見つからない限り、否定セルは、そのＭ２一致レジ
スタの値を循環し続け、この値をＭ１一致ラインに転送
する。Ｍ１一致ラインへの転送は、Ｌ１ｏ論理ユニット
８５の入力(1)を経て行なわれる。Ｍ２値の循環は、Ｌ
２ｉ論理素子８１の入力(4)を経て行なわれる。第３セ
グメント（ＣＡＴ）に対して一致が見つかった場合に
は、非ゼロの一致値が通常のやり方でプロセッサから送
り出される。
ＢＬＡＣＫに対して一致が見つかった場合には、非ゼロ
の一致値がＭ１ｉラインを経て否定セルへ送られ、これ
により、ゼロ値がＭ２一致レジスタに入力される。この
動作は、Ｌ２ｉ論理素子８１の入力(2)にゼロが送られ
た結果として行なわれる。ゼロの一致値は否定セルのＭ
１一致ラインに転送され、最後のセグメントが一致する
かどうかに拘りなく、全パターンに対して一致を見つけ
ることはできない。
の一致値がＭ１ｉラインを経て否定セルへ送られ、これ
により、ゼロ値がＭ２一致レジスタに入力される。この
動作は、Ｌ２ｉ論理素子８１の入力(2)にゼロが送られ
た結果として行なわれる。ゼロの一致値は否定セルのＭ
１一致ラインに転送され、最後のセグメントが一致する
かどうかに拘りなく、全パターンに対して一致を見つけ
ることはできない。
要約すれば、否定論理は主として、Ｌ２ｉ論理素子８１
がどのように構成されているかに基づいて機能する。否
定セルにおいてＭ２レジスタが最初にロードされた時に
は入力(1)が選択され、不所望なパターンセグメントの
一致が見つかった時には入力(2)が選択され、そしてＭ
２値が循環される時には入力(4)が選択される。検索の
最終結果をＭ４結果ラインに転送するためには、検索パ
ターンの最後のセルの最終フラグがセットされねばなら
ないことを理解されたい。
がどのように構成されているかに基づいて機能する。否
定セルにおいてＭ２レジスタが最初にロードされた時に
は入力(1)が選択され、不所望なパターンセグメントの
一致が見つかった時には入力(2)が選択され、そしてＭ
２値が循環される時には入力(4)が選択される。検索の
最終結果をＭ４結果ラインに転送するためには、検索パ
ターンの最後のセルの最終フラグがセットされねばなら
ないことを理解されたい。
肯定フラグ 肯定フラグは、長さカウンタに関連して機能し、否定フ
ラグと幾つかの点で同様の機能を果たす。Ｍ２一致ライ
ンを経て入って来る値Ｍ２ｉが非ゼロの場合には、これ
がＭ１一致レジスタにロードされる。これは、Ｌ２ｉ論
理素子８０の入力(2)を経て行なわれる。Ｍ１一致レジ
スタの値がゼロであるか或いは長さカウンタがゼロに達
した場合には、Ｍ２一致レジスタにロードされた値が１
だけ減少され、Ｍ１ｏ出力ラインを経て出力される。さ
もなくば、即ち、Ｍ１がゼロでなくカウンタがゼロでな
ければ、Ｍ２一致レジスタにロードされた値がＭ１ｏ出
力カウンタに直接出力される。Ｍ２からＭ１ｏ出力ライ
ンに出力される値は、Ｌ２ｉ論理素子８１の入力(4)を
経てＭ２一致レジスタへ再循環される。
ラグと幾つかの点で同様の機能を果たす。Ｍ２一致ライ
ンを経て入って来る値Ｍ２ｉが非ゼロの場合には、これ
がＭ１一致レジスタにロードされる。これは、Ｌ２ｉ論
理素子８０の入力(2)を経て行なわれる。Ｍ１一致レジ
スタの値がゼロであるか或いは長さカウンタがゼロに達
した場合には、Ｍ２一致レジスタにロードされた値が１
だけ減少され、Ｍ１ｏ出力ラインを経て出力される。さ
もなくば、即ち、Ｍ１がゼロでなくカウンタがゼロでな
ければ、Ｍ２一致レジスタにロードされた値がＭ１ｏ出
力カウンタに直接出力される。Ｍ２からＭ１ｏ出力ライ
ンに出力される値は、Ｌ２ｉ論理素子８１の入力(4)を
経てＭ２一致レジスタへ再循環される。
Ｍ２ｉラインを経て入って来る値は、その手前のＭ２値
（Ｍ２ｏ）より大きい場合だけＭ２一致レジスタにロー
ドされる。これは、Ｌ２ｉ論理素子８１の入力(1)によ
って行なわれ、否定フラグの場合と動作的に同様であ
る。
（Ｍ２ｏ）より大きい場合だけＭ２一致レジスタにロー
ドされる。これは、Ｌ２ｉ論理素子８１の入力(1)によ
って行なわれ、否定フラグの場合と動作的に同様であ
る。
肯定フラグは、多数の種々の特定の文字を色々に混合で
きるように、検索パターンに含まれる可変長さの注意要
の文字列の考え方を拡張する方法をもたらす。その例が
第９図に示されている。検索パターンがＪＥＡＮ−ＰＡ
ＵＬという名前を含むものと仮定する。ハイフン（−）
はスペースやタブ文字やそれらの組合せと取り替えても
よい。従って、理想的な検索パターンは、多数の指定の
文字を指定の数だけ組み合わせたもの、例えば、ハイフ
ン、スペース及びタブを含むが他の文字は含まないよう
な５個の文字がデータ流に存在する場合に、一致を見い
出す。肯定フラグは、このような機能を実行できるよう
にする。
きるように、検索パターンに含まれる可変長さの注意要
の文字列の考え方を拡張する方法をもたらす。その例が
第９図に示されている。検索パターンがＪＥＡＮ−ＰＡ
ＵＬという名前を含むものと仮定する。ハイフン（−）
はスペースやタブ文字やそれらの組合せと取り替えても
よい。従って、理想的な検索パターンは、多数の指定の
文字を指定の数だけ組み合わせたもの、例えば、ハイフ
ン、スペース及びタブを含むが他の文字は含まないよう
な５個の文字がデータ流に存在する場合に、一致を見い
出す。肯定フラグは、このような機能を実行できるよう
にする。
記憶される検索パターンは、ＪＥＡＮ〔−ｔ〕ＰＡＵＬ
である。但し、〔はブラケットフラグがセットされたセ
ルであり、ｔはタブ文字でありそして〕は肯定フラグが
セットされたセルである。このパターンの第１セグメン
ト（ＪＥＡＮ）は、通常のやり方でＭ１一致ラインに一
致の値を発生する。次いで、ブラケットセルは、この値
をＭ２一致ラインにコピーする。ブラケットに続く次の
セルについては、許容度レジスタが１にセットされ、従
って、ブラケットに続く文字のサーチでは、ブラケット
と、肯定フラグがセットされたセルとの間で、選択され
た文字の１つが厳密に一致する必要がある。ハイフンを
含むセルは、論理和フラグ及び選択フラグの両方がセッ
トされている。論理和フラグにより、Ｍ１ｉの値がＭ３
に転送されそしてＭ２ｉの値がＭ１にコピーされる。次
いで、同じセル内の選択フラグにより、Ｍ３の値とＭ１
の値の大きい方が選択される。タブ文字を含む次のセル
も、論理和フラグ及び選択フラグがセットされており、
その前のセルと同様に作動する。この点までは、検索パ
ターンは、共通接頭部の論理和サーチに使用されたもの
と非常に良く似ている。３つの文字のいずれか１つが検
出された場合には、Ｍ１一致ラインに非ゼロの出力が発
生される。
である。但し、〔はブラケットフラグがセットされたセ
ルであり、ｔはタブ文字でありそして〕は肯定フラグが
セットされたセルである。このパターンの第１セグメン
ト（ＪＥＡＮ）は、通常のやり方でＭ１一致ラインに一
致の値を発生する。次いで、ブラケットセルは、この値
をＭ２一致ラインにコピーする。ブラケットに続く次の
セルについては、許容度レジスタが１にセットされ、従
って、ブラケットに続く文字のサーチでは、ブラケット
と、肯定フラグがセットされたセルとの間で、選択され
た文字の１つが厳密に一致する必要がある。ハイフンを
含むセルは、論理和フラグ及び選択フラグの両方がセッ
トされている。論理和フラグにより、Ｍ１ｉの値がＭ３
に転送されそしてＭ２ｉの値がＭ１にコピーされる。次
いで、同じセル内の選択フラグにより、Ｍ３の値とＭ１
の値の大きい方が選択される。タブ文字を含む次のセル
も、論理和フラグ及び選択フラグがセットされており、
その前のセルと同様に作動する。この点までは、検索パ
ターンは、共通接頭部の論理和サーチに使用されたもの
と非常に良く似ている。３つの文字のいずれか１つが検
出された場合には、Ｍ１一致ラインに非ゼロの出力が発
生される。
肯定フラグがセットされた次のセルは、“閉じブラケッ
ト”と考えることができる。Ｍ２ｉラインの入力が非ゼ
ロであって、接頭部の一致を指示する場合には、長さレ
ジスタの値がカウンタにロードされる。Ｍ１ｉラインも
一致を指示し、３つの指定の文字の１つが接頭部に続く
ことを意味する場合には、Ｍ２の一致値が再循環され、
接頭部パターンセグメントの一致検出に用いるためにＭ
１一致ラインへ転送される。Ｍ１ｉラインが一致を指示
しない場合、即ち、３つの指定文字の１つではない文字
が接頭部に続く場合には、Ｍ２の値が１だけ減少され、
再循環され、Ｍ１一致ラインに転送される。
ト”と考えることができる。Ｍ２ｉラインの入力が非ゼ
ロであって、接頭部の一致を指示する場合には、長さレ
ジスタの値がカウンタにロードされる。Ｍ１ｉラインも
一致を指示し、３つの指定の文字の１つが接頭部に続く
ことを意味する場合には、Ｍ２の一致値が再循環され、
接頭部パターンセグメントの一致検出に用いるためにＭ
１一致ラインへ転送される。Ｍ１ｉラインが一致を指示
しない場合、即ち、３つの指定文字の１つではない文字
が接頭部に続く場合には、Ｍ２の値が１だけ減少され、
再循環され、Ｍ１一致ラインに転送される。
第１のパターンセグメントに続く各文字が指定文字の１
つでありそしてこれらの後続文字の数が指定数を越えな
い場合には、肯定フラグを有するセルが一致の指示を発
生し続ける。データ流に別の文字が介入されるか或いは
カウント値がゼロまで下がった場合には、許容値が減少
され、セルの出力は不一致を指示する。
つでありそしてこれらの後続文字の数が指定数を越えな
い場合には、肯定フラグを有するセルが一致の指示を発
生し続ける。データ流に別の文字が介入されるか或いは
カウント値がゼロまで下がった場合には、許容値が減少
され、セルの出力は不一致を指示する。
肯定フラグを伴なう動作は、第３図の論理回路の当該部
分を追跡していくことによって良く理解されよう。カウ
ンタのロード作動は、カウンタ論理回路の第１ロード状
態によって開始される。非ゼロのＭ２許容度を肯定フラ
グセルのＭ１一致ラインへ戻す転送動作は、Ｍ２ｉが非
ゼロの時に選択される入力であるＬ１ｉ論理素子の入力
(2)によって行なわれる。
分を追跡していくことによって良く理解されよう。カウ
ンタのロード作動は、カウンタ論理回路の第１ロード状
態によって開始される。非ゼロのＭ２許容度を肯定フラ
グセルのＭ１一致ラインへ戻す転送動作は、Ｍ２ｉが非
ゼロの時に選択される入力であるＬ１ｉ論理素子の入力
(2)によって行なわれる。
カウンタがロードされた後、Ｍ１ｉラインは通常ゼロに
復帰しなければならず、カウンタは各サイクルごとに減
少される。次いで、Ｍ１レジスタは、Ｌ１ｉ論理素子の
入力(3)によって指示されたようにＭ２ｉラインではな
くＭ１ｉラインからその入力を取り出す。
復帰しなければならず、カウンタは各サイクルごとに減
少される。次いで、Ｍ１レジスタは、Ｌ１ｉ論理素子の
入力(3)によって指示されたようにＭ２ｉラインではな
くＭ１ｉラインからその入力を取り出す。
肯定フラグセルにおいては、ラインＭ２ｏのＭ２一致出
力が常にＬ１ｏ論理素子８５の入力(1)を経てＭ１ｏラ
インへ転送される。転送される出力の値は、Ｍ１一致レ
ジスタ８７（Ｍ１ａ）の状態と、カウンタの状態とによ
って決定される。
力が常にＬ１ｏ論理素子８５の入力(1)を経てＭ１ｏラ
インへ転送される。転送される出力の値は、Ｍ１一致レ
ジスタ８７（Ｍ１ａ）の状態と、カウンタの状態とによ
って決定される。
Ｍ１ａ又はカウンタがゼロである場合には、ブラケット
内で現在一致が生じないか、或いは、Ｍ２の一致結果が
その選択された回数以上Ｍ１へ出力されているかのいず
れかであることが指示される。いずれにせよ、Ｍ１ｏラ
インに次の出力が送られる前にＭ２の一致値が減少され
る。Ｍ１ｏが非ゼロであって、ブラケット間で一致する
文字が見つかりそしてカウンタがゼロでないことを示す
場合には、Ｍ２ラインを変更することなく、Ｍ２の一致
値が再循環される。
内で現在一致が生じないか、或いは、Ｍ２の一致結果が
その選択された回数以上Ｍ１へ出力されているかのいず
れかであることが指示される。いずれにせよ、Ｍ１ｏラ
インに次の出力が送られる前にＭ２の一致値が減少され
る。Ｍ１ｏが非ゼロであって、ブラケット間で一致する
文字が見つかりそしてカウンタがゼロでないことを示す
場合には、Ｍ２ラインを変更することなく、Ｍ２の一致
値が再循環される。
肯定フラグセルにおけるＭ２値の再循環は、Ｌ２ｉ論理
素子８１の入力(4)を通して行なわれる。Ｍ２値の減少
は、Ｌ２ｏ論理素子８４の入力(2)によって選択された
減少回路９３により行なわれる。
素子８１の入力(4)を通して行なわれる。Ｍ２値の減少
は、Ｌ２ｏ論理素子８４の入力(2)によって選択された
減少回路９３により行なわれる。
初期化 検索セルの初期化は、第１０図に示すようにカウンタ３
００及びデコーダ３０２を含む初期化論理回路によって
制御される。カウンタ３００は、同期２進型のものであ
り、ライン３０４には３ビットの出力が供給され、ライ
ン３０６には別々のカウント可能化制御信号が送られそ
してライン３０８にはカウントをゼロから再開される信
号が送られる。２進カウンタの値は、ライン３０４を経
てデコーダ３０２へ送られる入力となる。カウンタの値
が０と４との間にある時に選択されるデコーダの最初の
５つの出力は、初期化中にプログラムされるべき５個の
レジスタのクロックラインを形成される。第６番目の出
力は、未使用のまゝであり、従って、初期化処理の１つ
においてセルに影響を及ぼすことなく外部回路を初期化
することができる。第７番目の出力は、セルを検索モー
ドに入れると共にカウンタを作動状態にするように使用
され、この第７番目の出力は、次のリセットサイクルま
で作用可能な状態に保たれる。
００及びデコーダ３０２を含む初期化論理回路によって
制御される。カウンタ３００は、同期２進型のものであ
り、ライン３０４には３ビットの出力が供給され、ライ
ン３０６には別々のカウント可能化制御信号が送られそ
してライン３０８にはカウントをゼロから再開される信
号が送られる。２進カウンタの値は、ライン３０４を経
てデコーダ３０２へ送られる入力となる。カウンタの値
が０と４との間にある時に選択されるデコーダの最初の
５つの出力は、初期化中にプログラムされるべき５個の
レジスタのクロックラインを形成される。第６番目の出
力は、未使用のまゝであり、従って、初期化処理の１つ
においてセルに影響を及ぼすことなく外部回路を初期化
することができる。第７番目の出力は、セルを検索モー
ドに入れると共にカウンタを作動状態にするように使用
され、この第７番目の出力は、次のリセットサイクルま
で作用可能な状態に保たれる。
初期化カウンタ３００は、以上の２つの条件に合致した
時だけ、このカウンタに送られるクロック信号ＣＬＫＩ
の立下り縁でタイミングどりされる。第１の条件は、前
記したようにカウンタがまだ７に達していないことであ
る。そして第２の条件は、信号ＣＬＫＩの手前の立上り
縁においてＩＮＩＴＩラインに信号が与えられることで
ある。これは、単に、セル内のＩＮＩＴＩ−ＩＮＩＴＯ
接続部にＤ型フリップ−フロップ２１０の出力が生じる
ことを意味する。このフリップ−フロップの出力は、ア
ンドゲート３１０の一方の入力として接続され、その他
方の入力はデコーダ３０２の第７出力から送られる。ア
ンドゲート３１０の出力は、カウンタ３００の作動可能
化ライン３０６である。
時だけ、このカウンタに送られるクロック信号ＣＬＫＩ
の立下り縁でタイミングどりされる。第１の条件は、前
記したようにカウンタがまだ７に達していないことであ
る。そして第２の条件は、信号ＣＬＫＩの手前の立上り
縁においてＩＮＩＴＩラインに信号が与えられることで
ある。これは、単に、セル内のＩＮＩＴＩ−ＩＮＩＴＯ
接続部にＤ型フリップ−フロップ２１０の出力が生じる
ことを意味する。このフリップ−フロップの出力は、ア
ンドゲート３１０の一方の入力として接続され、その他
方の入力はデコーダ３０２の第７出力から送られる。ア
ンドゲート３１０の出力は、カウンタ３００の作動可能
化ライン３０６である。
第１０図に示すように、文字レジスタ２１４の出力は、
初期化中に各レジスタへロードされるデータとなる。文
字レジスタの出力は、信号CLKIの立上り縁の後に有効と
なり、初期化カウンタは、信号ＣＬＫＩの立下り縁の後
にカウントを行なう（ＩＮＩＴＩが既に与えられている
場合）。初期化カウンタ３００がカウントを行なう時に
は、デコーダによって選択された出力がデセレクトさ
れ、この遷移を用いて、文字レジスタの出力が、初期化
されるべき５個のレジスタの１つに記憶される。従っ
て、文字入力ラインは、初期化中にセルをプログラムす
るデータを供給するのに使用される。
初期化中に各レジスタへロードされるデータとなる。文
字レジスタの出力は、信号CLKIの立上り縁の後に有効と
なり、初期化カウンタは、信号ＣＬＫＩの立下り縁の後
にカウントを行なう（ＩＮＩＴＩが既に与えられている
場合）。初期化カウンタ３００がカウントを行なう時に
は、デコーダによって選択された出力がデセレクトさ
れ、この遷移を用いて、文字レジスタの出力が、初期化
されるべき５個のレジスタの１つに記憶される。従っ
て、文字入力ラインは、初期化中にセルをプログラムす
るデータを供給するのに使用される。
初期化サイクルは、セル又はセルグループのリセット動
作と共に繰り返される。リセット動作は、セルが既知の
初期状態をとるようにリセットラインに瞬間的に信号を
発生させることにより成る。この状態における重要な特
徴は、初期化カウンタがそのカウントをゼロから再開す
ることである。
作と共に繰り返される。リセット動作は、セルが既知の
初期状態をとるようにリセットラインに瞬間的に信号を
発生させることにより成る。この状態における重要な特
徴は、初期化カウンタがそのカウントをゼロから再開す
ることである。
多数のセルの初期化 或るセルの出力を次のセルの入力に接続することによっ
てセルのグループが形成される。CLKI及びＲＥＳＥＴＩ
信号は１つのグループ内の全てのセルに共通に使用され
る。初期化の考え方は、グループ内のセル数に拘りなく
グループ内のいかなるセルもその第１セルのみの入力を
処理することによってプロラムできるような構成とさ
れ、従って、セルのグループを制御したり使用したりす
るための余計なラインは必要とされない。
てセルのグループが形成される。CLKI及びＲＥＳＥＴＩ
信号は１つのグループ内の全てのセルに共通に使用され
る。初期化の考え方は、グループ内のセル数に拘りなく
グループ内のいかなるセルもその第１セルのみの入力を
処理することによってプロラムできるような構成とさ
れ、従って、セルのグループを制御したり使用したりす
るための余計なラインは必要とされない。
初期化機構のこの特徴は、セルのＩＮＩＴＩ−ＩＮＩＴ
Ｏの接続部に含まれた第２のＤ型フリップ−フロップ２
１１によるものである。この第２のフリップ−フロップ
の存在により、セルのＩＮＩＴＩラインに生じたデータ
は、ＣＬＫＩの第２の立上り縁の後にＩＮＩＴＯライン
に現われるようにされる。文字入力（ＣＩ）ラインのデ
ータは、ＣＬＫＩの第１の立上り縁の後に文字出力（Ｃ
Ｏ）ラインに現われる。従って、或るセルからのＩＮＩ
ＴＩ信号は、第１セルのＣＩに送られた第２文字と共
に、次のセルのＩＮＩＴＩに達する。同様に、ＩＮＩＴ
Ｉ信号は、第１セルのＣＩに送られた第３文字と共に第
３セルに達する。
Ｏの接続部に含まれた第２のＤ型フリップ−フロップ２
１１によるものである。この第２のフリップ−フロップ
の存在により、セルのＩＮＩＴＩラインに生じたデータ
は、ＣＬＫＩの第２の立上り縁の後にＩＮＩＴＯライン
に現われるようにされる。文字入力（ＣＩ）ラインのデ
ータは、ＣＬＫＩの第１の立上り縁の後に文字出力（Ｃ
Ｏ）ラインに現われる。従って、或るセルからのＩＮＩ
ＴＩ信号は、第１セルのＣＩに送られた第２文字と共
に、次のセルのＩＮＩＴＩに達する。同様に、ＩＮＩＴ
Ｉ信号は、第１セルのＣＩに送られた第３文字と共に第
３セルに達する。
この機構を用いた場合のｎ個のセルに対する初期化手順
を以下に概説する。
を以下に概説する。
1.ＲＥＳＥＴＩ信号を瞬間的に上昇させる。
2.第１セルにＩＮＩＴＩ信号を与える。
3.第１セルのＣＩラインを、第１セルにプログラムすべ
き第１レジスタの値にセットする。
き第１レジスタの値にセットする。
4.ＣＬＫＩラインの信号レベルを上下させる（パルス
化）。（これらの段階を最初に行なう時には、これによ
り、第１セルの第１レジスタが初期化される。） 5.第１セルへのＩＮＩＴＩ信号を停止する。
化）。（これらの段階を最初に行なう時には、これによ
り、第１セルの第１レジスタが初期化される。） 5.第１セルへのＩＮＩＴＩ信号を停止する。
6.第１セルのＣＩラインを、第２セルにプログラムすべ
き第１レジスタのデータにセットする。
き第１レジスタのデータにセットする。
（最初、デコーダ出力＃Ｏラインは信号が発生され、第
２セルの第１レジスタが初期化される。） 7.ＣＬＫＩラインの信号をパルス化する。
２セルの第１レジスタが初期化される。） 7.ＣＬＫＩラインの信号をパルス化する。
8.そのグループ内のｎ個の各セルに対し段階６及び７を
繰り返す。
繰り返す。
9.第１セルの第２レジスタのデータをＣＩラインに送っ
て段階２、３、４及び５を繰り返す。
て段階２、３、４及び５を繰り返す。
10.そのグループ内のｎ個の各セルに対し段階８を繰り
返す。
返す。
11.プログラムすべき各レジスタに対し段階９及び１０
を繰り返す。
を繰り返す。
上記の段階４において、クロック信号をパルス化する
と、デコーダ３０２はその第１出力から第２出力へと進
み、文字レジスタから第１レジスタ（パターンレジス
タ）へタイミングを合わせてデータが送り込まれる。次
いで、ＩＮＩＴＩ信号が停止されるので（段階５）、そ
の後のクロックパルスは第１セルに何の作用も与えな
い。然し乍ら、ＩＮＩＴＩ信号パルスはセルからセルへ
伝播され、段階６、７及び８で定めたように各セルの第
１レジスタを初期化する。各セルの第２レジスタを初期
化するため、ＩＮＩＴＩ信号が再び発生され（段階
２）、その後のクロックパルスにより第２のレジスタが
初期化される。
と、デコーダ３０２はその第１出力から第２出力へと進
み、文字レジスタから第１レジスタ（パターンレジス
タ）へタイミングを合わせてデータが送り込まれる。次
いで、ＩＮＩＴＩ信号が停止されるので（段階５）、そ
の後のクロックパルスは第１セルに何の作用も与えな
い。然し乍ら、ＩＮＩＴＩ信号パルスはセルからセルへ
伝播され、段階６、７及び８で定めたように各セルの第
１レジスタを初期化する。各セルの第２レジスタを初期
化するため、ＩＮＩＴＩ信号が再び発生され（段階
２）、その後のクロックパルスにより第２のレジスタが
初期化される。
この初期化機構は、制御又はデータ用として別のライン
を追加することになく、セル内に存在するいかなる数の
レジスタもプログラムできるという点で、融通性があ
る。複雑さが増す唯一の点は、セルの内部にある初期化
カウンタ３００及びデコーダ３０２によって与えられる
ビットの数が増加することである。
を追加することになく、セル内に存在するいかなる数の
レジスタもプログラムできるという点で、融通性があ
る。複雑さが増す唯一の点は、セルの内部にある初期化
カウンタ３００及びデコーダ３０２によって与えられる
ビットの数が増加することである。
初期化中に最後のレジスタがロードされた後、セルは検
索モードで作動される。ＩＮＩＴＩラインには最後にも
う一度信号が発生され、セルに記憶されたデータに対し
て検索すべき文字列の第１文字がそのグループの第１セ
ルのＣＩラインに与えられる。第１セルへの一致入力ラ
インは論理０に保持される。ＣＬＫＩラインの信号がパ
ルス化され、セルの文字レジスタにタイミングを合わせ
て文字が入力される。一致論理回路は、この文字をパタ
ーンと比較し、その結果を一致出力ラインに与える。次
いで、第２の文字が第１セルのＣＩラインに送られ、サ
イクルが繰り返されて、第２文字をロードしたＣＬＫＩ
信号の同じ立上り縁において第１文字及び一致出力が第
２セルにロードされる。このサイクルは、検索さるべき
各文字ごとに繰り返される。文字とパターンが一致した
時には、情報が一致出力ラインに沿って送られ、前記し
たようにそのグループの最後のセルに現われた時に一致
として検出される。
索モードで作動される。ＩＮＩＴＩラインには最後にも
う一度信号が発生され、セルに記憶されたデータに対し
て検索すべき文字列の第１文字がそのグループの第１セ
ルのＣＩラインに与えられる。第１セルへの一致入力ラ
インは論理０に保持される。ＣＬＫＩラインの信号がパ
ルス化され、セルの文字レジスタにタイミングを合わせ
て文字が入力される。一致論理回路は、この文字をパタ
ーンと比較し、その結果を一致出力ラインに与える。次
いで、第２の文字が第１セルのＣＩラインに送られ、サ
イクルが繰り返されて、第２文字をロードしたＣＬＫＩ
信号の同じ立上り縁において第１文字及び一致出力が第
２セルにロードされる。このサイクルは、検索さるべき
各文字ごとに繰り返される。文字とパターンが一致した
時には、情報が一致出力ラインに沿って送られ、前記し
たようにそのグループの最後のセルに現われた時に一致
として検出される。
以上の説明から、本発明は、特殊な検索処理装置の分野
に著しい進歩をもたらすことが明らかであろう。特に、
許容値を用いて一致の程度を表わすことにより、簡単な
２進一致結果に勝る有用な改善が与えられる。さらに、
一致結果の記憶及び処理に多数の一致ラインを使用する
ことにより、種々様々なサーチを全て同時に或いは短い
時間内に実行することができる。又、解説の目的で本発
明の特定の実施例を詳述したが、本発明の精神及び範囲
から逸脱せずに、種々の変更がなされ得ることが明らか
であろう。それ故、本発明は、特許請求の範囲のみによ
って規定されるものとする。
に著しい進歩をもたらすことが明らかであろう。特に、
許容値を用いて一致の程度を表わすことにより、簡単な
２進一致結果に勝る有用な改善が与えられる。さらに、
一致結果の記憶及び処理に多数の一致ラインを使用する
ことにより、種々様々なサーチを全て同時に或いは短い
時間内に実行することができる。又、解説の目的で本発
明の特定の実施例を詳述したが、本発明の精神及び範囲
から逸脱せずに、種々の変更がなされ得ることが明らか
であろう。それ故、本発明は、特許請求の範囲のみによ
って規定されるものとする。
第１図はホストシステムに接続した高速検索処理装置の
ブロック図、 第２図は連続的に接続された複数のセルを示すブロック
図、 第３図は単一の検索処理装置のセルを示すブロック図、 第３ａ図は検索処理装置セルの別の構造のブロック図、 第３ｂ図は第３図の論理要素の一つをより詳細に示す典
型的な論理回路図、 第４図は本発明の構造を使用する簡単な検索シークエン
スを示すテーブル、 第５図は簡単な検索操作を示す一致ラインの図、 第６図は簡単な論理和操作を示す一致ラインの図、 第７図は共通接頭部論理和操作を示す一致ラインの図、 第８図は“否定”機能の使用方法を示す一致ラインの
図、 第９図は“右ブラケット”機能の使用方法を示す一致ラ
インの図、および 第１０図は検索処理装置のセルの初期化論理を示すブロ
ック図。 １…ホストシステム、２…データソース、３…ホスト処
理装置、４…結果メモリ、５…高速検索装置、２０−２
２…セル。
ブロック図、 第２図は連続的に接続された複数のセルを示すブロック
図、 第３図は単一の検索処理装置のセルを示すブロック図、 第３ａ図は検索処理装置セルの別の構造のブロック図、 第３ｂ図は第３図の論理要素の一つをより詳細に示す典
型的な論理回路図、 第４図は本発明の構造を使用する簡単な検索シークエン
スを示すテーブル、 第５図は簡単な検索操作を示す一致ラインの図、 第６図は簡単な論理和操作を示す一致ラインの図、 第７図は共通接頭部論理和操作を示す一致ラインの図、 第８図は“否定”機能の使用方法を示す一致ラインの
図、 第９図は“右ブラケット”機能の使用方法を示す一致ラ
インの図、および 第１０図は検索処理装置のセルの初期化論理を示すブロ
ック図。 １…ホストシステム、２…データソース、３…ホスト処
理装置、４…結果メモリ、５…高速検索装置、２０−２
２…セル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リー ザツカリー ハシウク アメリカ合衆国 カリフオルニア州 90277 レドンド ビーチ ノース ルシ ア アベニユー 117 (72)発明者 ペギー マツエ オーツボ アメリカ合衆国 カリフオルニア州 90278 レドンド ビーチ スペイヤー レーン 2017
Claims (11)
- 【請求項１】（ａ）各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
スタと、 検索されるべきデータ流の文字を記憶し、直列に接続し
て文字列を形成する文字レジスタと、 パターンレジスタと文字レジスタの内容を比較する比較
手段と、 検索パターンとデータ流との間の一致の度合いを示す許
容値を記憶し、直列に接続して第１の一致ラインを形成
する第１の一致レジスタとを含む、直列に接続した複数
の前記セル、 (b)前記セルを初期化して検索パターンを含ませる手
段、 （ｃ）周期的クロック信号に応答して、文字ライン内の
セルからセルへのデータ流を制御する手段、 (d)許容される不一致の度合を示す初期許容値を一致ラ
インに入力する手段、および (e)パターンレジスタと文字レジスタとの間に一致が検
出された際に一致信号を発生する手段と、 一致が検出されない場合に一致ライン上を運ばれる許容
値を減少して、不一致の度合が十分に大きな場合に初期
許容値を零に減少する手段とを有する各セル内に設けら
れた一致論理手段から構成された専用検索処理装置。 - 【請求項２】各セルが複数の制御フラグの各々の状態を
記憶するフラグレジスタを有しており、 各セル内の一致論理手段が、フラグの状態を表し、セル
を通過する一致情報の流れを制御する手段を有している
特許請求の範囲第(1)項記載の専用検索処理装置。 - 【請求項３】(a)各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
スタと、 検索されるべきデータ流の文字を一時的に記憶し、直列
に接続して文字ラインを形成する文字レジスタと、 パターンレジスタと文字レジスタの内容を比較する比較
手段と、 検索パターンとデータ流との間の一致の度合を示す数値
を記憶する第１の一致レジスタと、 前記第１の一致レジスタからの出力を受けるように接続
され、前記第１の一致レジスタと結合して一致／遅延レ
ジスタ対を構成し、各セルの一致／遅延レジスタ対が直
列に接続して第１の一致ラインを形成する遅延レジスタ
とを含む、直列に接続した複数の前記セル、 (b)前記セルを初期化して検索パターンを含ませる手
段、 (c)周期的クロック信号に応答して、文字ライン内のセ
ルからセルへのデータ流を制御する手段、 (d)許容される不一致の度合を示す初期許容値を一致ラ
インに入力する手段、および (e)パターンレジスタと文字レジスタとの間に一致が検
出された際に一致信号を発生する手段と、 一致が検出されない場合一致ライン上を運ばれる許容値
を減少して、不一致の度合が十分に大きな場合に初期許
容値を零に減少する手段とを有する各セル内に設けられ
た一致論理手段から構成された専用検索処理装置。 - 【請求項４】(a)各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
スタと、 検索されるべきデータ流の文字を記憶し、直列に接続し
て文字ラインを形成している文字レジスタと、 パターンレジスタと文字レジスタの内容を比較する比較
手段と、 検索パターンとデータ流との間の一致の度合を示す許容
値を記憶し、直列に接続して第１の一致ラインを形成す
る第１の一致レジスタと、 直列に接続して第２の一致ラインを形成する第２の一致
レジスタとを含む、直列に接続した複数の前記セル、 (b)前記セルを初期化した検索パターンを含ませる手
段、 (c)周期的クロック信号に応答して、文字ライン内のセ
ルからセルへのデータ流を制御する手段、 (d)許容される不一致の度合を示す初期許容値を一致ラ
インに入力する手段、 (e)パターンレジスタと文字レジスタの選択されたビッ
トの間に一致が検出された際にに一致信号を発生する手
段と、 一致が検出されない場合に一致ライン上を運ばれる許容
値を減少する手段とを有する各セル内に設けられた一致
論理手段、および (f)各セル内に位置し、一致ライン間の許容値の移動を
制御して、種々の検索機能の内の選択された一つの実行
する手段から構成された専用検索処理装置。 - 【請求項５】前記一致論理手段が、制御フラグの一つに
応答して、第１の一致ライン上の一致情報を第２の一致
ラインに複写する手段を有し、複写された一致情報が、
文字ライン上の文字と同期して第２の一致ラインに沿っ
て伝達される特許請求の範囲第(4)項記載の専用検索処
理装置。 - 【請求項６】各セルが第３の一致レジスタを有してお
り、この第３の一致レジスタが直列接続して第３の一致
ラインを形成しており、 前記一致論理手段が、第２の制御フラグに応じて第１の
一致ライン上に運ばれる許容値を第３の一致ラインに転
送し、同時に第２の一致ライン上を運ばれる許容値を第
１の一致ラインに転送する手段を有している特許請求の
範囲第(5)項記載の専用検索処理装置。 - 【請求項７】各セルが第４の一致レジスタを有してお
り、この第４の一致レジスタが直列に接続して第４の一
致ラインを形成しており、 前記一致論理手段が第３の制御フラグに応じて、第１の
一致ライン上を運ばれる許容値を第４の一致ラインに転
送し、検索処理装置から出力する特許請求の範囲第(6)
項記載の専用処理装置。 - 【請求項８】前記一致論理手段が、第４のフラグに応じ
て、第３および第４の一致ライン上を運ばれるより大き
な許容値を第１の一致ラインへ転送する特許請求の範囲
第(7)項記載の専用検索処理装置。 - 【請求項９】各セルがカウンタを含んでおり、 前記一致論理手段が、第５のフラグに応じて、第２の一
致ライン上を運ばれる許容値を第１の一致ラインに転送
する手段と、第２の一致ライン上を運ばれる値を、前記
カウンタに記憶されたカウント値で決められた最大回数
まで、再循環する手段とを含む特許請求の範囲第(8)項
記載の専用処理装置。 - 【請求項１０】前記一致論理手段が、バイパスフラグに
応答して、遅延レジスタを選択的に迂回して、第１の一
致ラインに沿って値を、文字ラインに沿ってのデータの
伝達速度と同期して、伝達する手段を有している特許請
求の範囲第(5)項記載の専用処理装置。 - 【請求項１１】(a)各セルが、 検索されるべきパターンの一部を記憶するパターンレジ
スタと、 検索されるべきデータ流の文字を一時的に記憶し、直列
に接続して文字ラインを形成している文字レジスタと、 パターンレジスタと文字レジスタの内容を比較する比較
手段と、 検索パターンとデータ流との間の一致の度合を示す数量
を記憶する第１の一致レジスタと、 前記セルの第１の一致レジスタからの出力を受けるよう
に接続され、前記第１の一致レジスタと結合して一致／
遅延レジスタ対を構成し、各セルの一致／遅延レジスタ
対が直列に接続して第１の一致ラインを形成する遅延レ
ジスタと、 直列に接続して第２の一致ラインを形成する第２の一致
レジスタと、 複数の制御フラグが記憶されるフラグレジスタとを含
む、直列に接続した複数の前記セル、 (b)前記セルを初期化して検索パターンを含ませる手
段、 (c)文字ライン内のセルからセルへのデータ流を制御す
るクロック手段、 (d)許容される不一致の度合を示す許容値を一致ライン
に入力する手段、および (e)（ｉ）パターンレジスタと文字レジスタとの間に一
致が検出された際に一致信号を発生する手段、(ii)一致
しない場合に一致ライン上を運ばれる許容値を減少する
手段、および(iii)第１の制御フラグに応答して第１の
一致ライン上を運ばれる許容値を第２の一致ライン上に
複写する手段を各セル内に含む一致論理手段から構成さ
れた専用検索処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60267065A JPH061476B2 (ja) | 1985-11-27 | 1985-11-27 | 高速検索処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60267065A JPH061476B2 (ja) | 1985-11-27 | 1985-11-27 | 高速検索処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62127939A JPS62127939A (ja) | 1987-06-10 |
| JPH061476B2 true JPH061476B2 (ja) | 1994-01-05 |
Family
ID=17439543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60267065A Expired - Lifetime JPH061476B2 (ja) | 1985-11-27 | 1985-11-27 | 高速検索処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061476B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0463164A4 (en) * | 1989-03-14 | 1992-12-16 | Kabushiki Kaisha Dainichi | Data retrieval device and data editing apparatus using this device |
| WO2009066338A1 (ja) * | 2007-11-19 | 2009-05-28 | Duaxes Corporation | 通信制御装置 |
-
1985
- 1985-11-27 JP JP60267065A patent/JPH061476B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62127939A (ja) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760523A (en) | Fast search processor | |
| EP0233401B1 (en) | Improved fast search processor | |
| Parhami | A highly parallel computing system for information retrieval | |
| Kohonen et al. | Logic Principles of Content-Addressable Memories | |
| US5060143A (en) | System for string searching including parallel comparison of candidate data block-by-block | |
| Hurson | A VLSI design for the parallel finite state automaton and its performance evaluation as a hardware scanner | |
| JPS60134945A (ja) | データベース処理方法 | |
| Burkowski | A hardware hashing scheme in the design of a multiterm string comparator | |
| JPS61210478A (ja) | ベクトル処理装置 | |
| JPH04205174A (ja) | 記号列検索モジュール及びそれを備えたシングルチップマイクロコンピュータ | |
| US5206947A (en) | Stable sorting for a sort accelerator | |
| JPH061476B2 (ja) | 高速検索処理装置 | |
| Chung | On the complexity of sorting in magnetic bubble memory systems | |
| Chen et al. | Simplified odd-even sort using multiple shift-register loops | |
| EP0232376B1 (en) | Circulating context addressable memory | |
| EP0222940B1 (en) | A fast search processor and method for its use | |
| Lee et al. | Text retrieval machines | |
| JP3141428B2 (ja) | 数値検索装置およびその方法 | |
| Lee | ALTEP—A cellular processor for high-speed pattern matching | |
| Hurson et al. | Specialized parallel architectures for textual databases | |
| JPH04308B2 (ja) | ||
| JPH0317780A (ja) | 記号列検索方法および装置 | |
| Healy | A character-oriented context-addressed segment-sequential storage | |
| Parhami | The mixed serial/parallel approach to VLSI search processors | |
| Ozkarahan et al. | On-the-fly and background data filtering system for database architectures |