JPS62125960U - - Google Patents
Info
- Publication number
- JPS62125960U JPS62125960U JP1129886U JP1129886U JPS62125960U JP S62125960 U JPS62125960 U JP S62125960U JP 1129886 U JP1129886 U JP 1129886U JP 1129886 U JP1129886 U JP 1129886U JP S62125960 U JPS62125960 U JP S62125960U
- Authority
- JP
- Japan
- Prior art keywords
- external device
- bus
- chain
- cpu
- output means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
Description
第１図は本考案の一実施例を示す構成ブロツク
図、第２図は従来装置の構成ブロツク図である。 ２……ＣＰＵ、３……外部装置、６……バツク
ボード、３３……レデイ端子、６１……ゲート。
図、第２図は従来装置の構成ブロツク図である。 ２……ＣＰＵ、３……外部装置、６……バツク
ボード、３３……レデイ端子、６１……ゲート。
Claims (1)
- 【実用新案登録請求の範囲】 外部バスのバスマスタ権を有するＣＰＵと、 このＣＰＵに優先してバスマスタ権を使用する
外部装置と、 この外部装置と前記ＣＰＵとをＤＧチエイン方
式で接続するバツクボード とを備えたＤＧチエイン方式の制御装置において
、 前記外部装置がバスマスタ権を使用する状態に
あるか否かを出力するレデイ信号出力手段と、 このレデイ信号出力手段の出力がバスマスタ権
を使用する状態にあればＤＧチエインの信号を当
該レデイ信号出力手段を備えた外部装置に伝送し
、バスマスタ権を使用する状態になければＤＧチ
エインの信号をそのまま通過させる、前記バツク
ボードに設けられたゲート とを有することを特徴とするＤＧチエイン方式の
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129886U JPS62125960U (ja) | 1986-01-29 | 1986-01-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129886U JPS62125960U (ja) | 1986-01-29 | 1986-01-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62125960U true JPS62125960U (ja) | 1987-08-10 |
Family
ID=30798383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1129886U Pending JPS62125960U (ja) | 1986-01-29 | 1986-01-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62125960U (ja) |
-
1986
- 1986-01-29 JP JP1129886U patent/JPS62125960U/ja active Pending