JPS6212491B2 - - Google Patents
Info
- Publication number
- JPS6212491B2 JPS6212491B2 JP54113165A JP11316579A JPS6212491B2 JP S6212491 B2 JPS6212491 B2 JP S6212491B2 JP 54113165 A JP54113165 A JP 54113165A JP 11316579 A JP11316579 A JP 11316579A JP S6212491 B2 JPS6212491 B2 JP S6212491B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- liquid crystal
- circuit
- signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000007599 discharging Methods 0.000 claims description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101150015217 FET4 gene Proteins 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Electric Clocks (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明は液晶表示装置と昇圧回路を備えた電子
時計、電卓等の小型電子装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a small electronic device, such as an electronic watch or a calculator, which includes a liquid crystal display device and a booster circuit.
第１図は従来電子時計で多く用いられている昇
圧回路で、コンデンサ６，８は0.1μＦ程度の容
量のものを外付にして用いていた。電子時計のよ
うに小型化が要求される装置においては外付部品
を減少させることは特に重要で、本発明は第１図
におけるコンデンサ６を除去するためになされた
ものである。 Figure 1 shows a booster circuit that has been commonly used in conventional electronic watches, and capacitors 6 and 8 have a capacitance of about 0.1 μF and are used externally. It is particularly important to reduce the number of external parts in devices such as electronic watches that require miniaturization, and the present invention was made to eliminate the capacitor 6 shown in FIG.
以下図面に基いて説明を行う。 The following will be explained based on the drawings.
第２図は電子時計を例にとつて本発明を説明す
るブロツク図である。 FIG. 2 is a block diagram illustrating the present invention using an electronic watch as an example.
水晶発振器１０が時間基準信号を発生し、該信
号を分周器１２が512Hz迄分周する。こゝで分周
器１２，２２，２６はすべて立下りトリガタイプ
となつている。立下りトリガタイプのデータタイ
プフリツプフロツプ１４とインバータ１６で構成
される回路が昇圧回路１８のクロツク信号を作成
し、昇圧回路１８は電源用の電池３８の２倍の直
流電圧を出力する。 A crystal oscillator 10 generates a time reference signal which is divided down to 512 Hz by a frequency divider 12. Here, the frequency dividers 12, 22, and 26 are all of the falling trigger type. A circuit composed of a falling trigger type data type flip-flop 14 and an inverter 16 creates a clock signal for a booster circuit 18, and the booster circuit 18 outputs a DC voltage twice as high as that of a battery 38 for power supply.
分周器１２から出力された512Hz信号はインバ
ータ２０を介して分周器２２に入力され、ここで
64Hz迄分周される。64Hz信号は電池３８の電圧振
巾、すなわち約1.5Vの振巾を持つた信号でレベ
ルシフタ２４で昇圧回路１８の出力電圧振巾すな
わち約3.0Vの振巾の信号に変換される。レベル
シフタ２４の出力は分周器２６でさらに分周され
計時単位信号（こゝでは１Hz信号）が作成され
る。計時回路２８は前記計時単位信号により計時
を行い、計時内容は液晶駆動回路３０によつて液
晶表示装置３２に表示される。液晶駆動回路３０
は分周器２６から32Hz信号を受け取り、該信号か
ら同じ周波数の駆動信号を作成し、該駆動信号に
よつて液晶表示装置を32Hzで充放電させ表示を行
わせる。 The 512Hz signal output from the frequency divider 12 is input to the frequency divider 22 via the inverter 20, where
Divided down to 64Hz. The 64 Hz signal has a voltage amplitude of the battery 38, that is, approximately 1.5V, and is converted by the level shifter 24 into a signal that has an output voltage amplitude of the booster circuit 18, that is, approximately 3.0V. The output of the level shifter 24 is further frequency-divided by a frequency divider 26 to create a timekeeping unit signal (here, a 1 Hz signal). The timekeeping circuit 28 measures time using the timekeeping unit signal, and the timekeeping contents are displayed on the liquid crystal display device 32 by the liquid crystal drive circuit 30. Liquid crystal drive circuit 30
receives a 32 Hz signal from the frequency divider 26, creates a drive signal of the same frequency from the signal, and uses the drive signal to charge and discharge the liquid crystal display device at 32 Hz to perform display.
第２図のブロツクのうちブロツク３４は電池３
８を電源とし、ブロツク３６は昇圧回路１８の直
流出力−ＶHを電源として作動する。 Among the blocks in FIG. 2, block 34 is the battery 3.
8 as a power source, and the block 36 operates using the DC output -VH of the booster circuit 18 as a power source.
第１図は第２図の昇圧回路１８の実施例回路図
で、第２図の昇圧回路１８ではコンデンサ６は用
いられていない。 FIG. 1 is a circuit diagram of an embodiment of the booster circuit 18 shown in FIG. 2, and the capacitor 6 is not used in the booster circuit 18 shown in FIG.
第１図においてトランジスタ４０，４２，４
４，４６で構成される回路はレベルシフタで入力
されたクロツク信号φ，を第３図中φH，Hに
示すような０〜−ＶH間の電位をとる信号に変換
する。φH，Hが第１のFET２と第２のFET４
をスイツチングするクロツク信号となつている。
なお第３図のタイミングチヤートは昇圧回路１８
の動作を説明するためのもので、第２図で供給さ
れるクロツク信号とは波形が異なるので任意を要
する。 In FIG. 1, transistors 40, 42, 4
4 and 46 converts the clock signal φ inputted by the level shifter into a signal having a potential between 0 and -V H as shown by φ H and H in FIG. φ H , H is the first FET2 and the second FET4
It serves as a clock signal for switching.
The timing chart in Figure 3 is for the booster circuit 18.
This is for explaining the operation of the clock signal, and since the waveform is different from that of the clock signal supplied in FIG. 2, an arbitrary description is required.
時刻t1においては第１のFET２が導通状態、第
２のFET４が非導通状態となつているためコン
デンサー８はCMOSインバータ４８のＰチヤネル
トランジスタ、第１のFET２を介して図示の方
向に充電され′の電位は−ＶLとなる。 At time t1 , the first FET2 is in a conductive state and the second FET4 is in a non-conductive state, so the capacitor 8 is charged in the direction shown in the figure via the P channel transistor of the CMOS inverter 48 and the first FET2. The potential at ' becomes -V L.
時刻t2においては第１のFET２が非導通状態、
第２のFET４が導通状態となつており、かつイ
ンバータ４８の出力が−ＶL（−1.5V）となつて
いるため′の電位は−ＶHとなる。第２のFET
４が導通状態であるため、この電位はOUT端子
の電位となる。 At time t2 , the first FET2 is in a non-conducting state,
Since the second FET 4 is in a conductive state and the output of the inverter 48 is -V L (-1.5V), the potential of ' becomes -V H. 2nd FET
4 is in a conductive state, this potential becomes the potential of the OUT terminal.
液晶駆動回路３０は昇圧回路１９の出力を電源
としているため、第１図の昇圧回路の出力OUT
端は液晶駆動回路３０のトランジスタと液晶表示
装置３２を介してGNDに接続されていることに
なる。液晶表示装置は周知の如く容量性負荷であ
るから、第２図の電子時計の昇圧回路１８の出力
端には第１図６に示すコンデンサが接続されたの
と同様の効果がある。このようにコンデンサ６と
同様の効果を持つのは液晶表示装置のうちON状
態のセグメントのみであるが、電子時計の一般的
な使用状態ではこの容量が200pF程度はあると考
えられる。 Since the liquid crystal drive circuit 30 uses the output of the booster circuit 19 as its power source, the output OUT of the booster circuit in FIG.
The end is connected to GND via the transistor of the liquid crystal drive circuit 30 and the liquid crystal display device 32. Since the liquid crystal display device is a capacitive load as is well known, the effect is similar to that of connecting the capacitor shown in FIG. 1 to the output terminal of the booster circuit 18 of the electronic timepiece shown in FIG. In this way, only the ON-state segment of the liquid crystal display device has the same effect as the capacitor 6, but this capacitance is thought to be about 200 pF in the general usage state of an electronic watch.
第１図のコンデンサ８は0.1μＦ程度あり、コ
ンデンサ６に相当する容量は200pF程度しかない
から時刻t1においては−ＶHが時間と共にDOWN
していく傾向が顕著である。この傾向を示したの
が第３図のOUT波形である。 Capacitor 8 in Fig. 1 has a value of about 0.1 μF, and the capacitance corresponding to capacitor 6 is only about 200 pF, so at time t1 , -V H decreases with time.
There is a noticeable trend toward The OUT waveform in Figure 3 shows this tendency.
第２図における−ＶHを電源とするブロツク３
６の回路部分をCMOSで構成すると、該回路ブロ
ツクの電力消費は、液晶表示装置３２の充放
電、回路部の状態変化によるトランジエント電
流、回路部のリーリ電流の３つに分類し得る。
電力としてはが最も大きく、は10nA以下と
考えればよい。そこで及びが第３図の時刻t2
の状態で消費されるように構成し、時刻t1におい
てはの消費のみになるようにすれば、時刻t1に
おけるOUT端の電圧DOWNは大巾に改善し得
る。 Block 3 whose power source is -V H in Fig. 2
When the circuit section 6 is constructed of CMOS, the power consumption of the circuit block can be classified into three types: charging and discharging of the liquid crystal display device 32, transient current due to state changes in the circuit section, and Lilly current of the circuit section.
In terms of power, is the largest, and can be considered to be less than 10nA. Therefore, the difference is at time t 2 in Figure 3.
If it is configured so that it is consumed in the state of and only consumed at time t1 , the voltage DOWN at the OUT terminal at time t1 can be greatly improved.
第４図は液晶表示装置３２の液晶に印加される
電圧波形の例を示したもので、液晶駆動信号が32
Hzであるから第４図の波形の周波数も32Hzとなつ
ており、かつその状態変化は分周器２２の出力で
ある64Hz信号の状態変化に同期している。又第２
図の回路ブロツク３６の状態変化は同様に64Hz信
号の状態変化に同期していることは明らかであ
る。従つて前記したとの電力消費は64Hz信号
の状態変化に同期している。 FIG. 4 shows an example of the voltage waveform applied to the liquid crystal of the liquid crystal display device 32, and the liquid crystal drive signal is 32
Hz, the frequency of the waveform in FIG. 4 is also 32 Hz, and its state change is synchronized with the state change of the 64 Hz signal output from the frequency divider 22. Also second
It is clear that the state changes of circuit block 36 in the figure are similarly synchronized with the state changes of the 64 Hz signal. Therefore, the power consumption as described above is synchronized with the state change of the 64Hz signal.
第５図は第２図の信号のタイミングを説明する
図で、データタイプフリツプフロツプ１４の出力
は第５図で示す信号となつている。一方分周器
２２の64Hz出力信号は512Hz信号がインバータ２
０で反転されて入力されているため、第５図に示
すように512Hz信号の立上りに同期して状態変化
する。第５図から明らかなように、64Hz信号の状
態変化は信号がＬの時に生じるように構成され
ている。第３図を参照すると明らかなように信
号がＬの時は時刻t2に対応し、この状態において
は第２のFETが導通状態であるため、昇圧回路
１８のOUT端の電位はコンデンサ８によつて維
持されている。従つて前記した及びの比較的
大きな電力消費にも耐え得る状態となつている。 FIG. 5 is a diagram for explaining the timing of the signals shown in FIG. 2, and the output of the data type flip-flop 14 is the signal shown in FIG. On the other hand, the 64Hz output signal of the frequency divider 22 is the 512Hz signal that is output to the inverter 2.
Since it is input inverted at 0, the state changes in synchronization with the rising edge of the 512Hz signal, as shown in FIG. As is clear from FIG. 5, the configuration is such that the state change of the 64Hz signal occurs when the signal is at L. As is clear from FIG. 3, when the signal is L, it corresponds to time t2 , and in this state, the second FET is in a conductive state, so the potential at the OUT end of the booster circuit 18 is applied to the capacitor 8. It has been well maintained. Therefore, it is in a state where it can withstand the relatively large power consumption mentioned above.
又第３図の時刻t1の状態は比較的電位的に不安
定な状態なので、時間的に短い方が望ましい。時
刻t1を短時間にしておけば第６図に示すように、
OUT端子の電圧DOWNを小さく押えることが可
能である。そのため第２図の実施例回路ブロツク
図では第５図のタイミングチヤートに示すよう
に、信号がＨになる時間を短かくし、第１の
FET２が導通状態になる時間を第２のFET４が
導通状態になる時間よりも短かくなるように構成
している。 Furthermore, since the state at time t1 in FIG. 3 is a relatively unstable state in terms of potential, it is desirable that the time be shorter. If time t 1 is set to a short time, as shown in Fig. 6,
It is possible to keep the OUT pin voltage DOWN small. Therefore, in the embodiment circuit block diagram of FIG. 2, as shown in the timing chart of FIG. 5, the time when the signal becomes H is shortened, and the first
The time during which the FET 2 becomes conductive is configured to be shorter than the time during which the second FET 4 becomes conductive.
以上述べたように、本発明によれば第２の
FET４の導通状態時に液晶表示装置の充放電を
起させるよう構成したことにより昇圧回路１８の
外付コンデンサ６を除去することが可能となり、
電子時計のような小型電子装置にとつてその効果
は大なるものがある。 As described above, according to the present invention, the second
By configuring the liquid crystal display device to charge and discharge when the FET 4 is in a conductive state, it is possible to eliminate the external capacitor 6 of the booster circuit 18.
This has a great effect on small electronic devices such as electronic watches.
又第１のFET２の導通時間よりも第２のFET
４の導通時間を長くしたことにより、回路のより
安定な作動を期待し得る。 Also, the conduction time of the second FET2 is longer than the conduction time of the first FET2.
By increasing the conduction time of 4, more stable operation of the circuit can be expected.
又コンデンサ６を除去することにより、昇圧回
路１８のOUT端を、回路を構成する集積回路の
外部端子として出さないことも可能となり、端子
減少の上からも効果がある。 Furthermore, by removing the capacitor 6, it becomes possible to prevent the OUT terminal of the booster circuit 18 from being output as an external terminal of the integrated circuit constituting the circuit, which is also effective in reducing the number of terminals.
第１図は昇圧回路の実施例回路図、第２図は本
発明による電子時計の実施例回路ブロツク図、第
３図、第４図、第５図、第６図は第１図、第２図
の説明のためのタイミングチヤートである。
３２……液晶表示装置、３０……液晶駆動回
路、１８……昇圧回路、２……第１のFET、４
……第２のFET。
FIG. 1 is an embodiment circuit diagram of a booster circuit, FIG. 2 is an embodiment circuit block diagram of an electronic timepiece according to the present invention, and FIGS. This is a timing chart for explaining the figure. 32...Liquid crystal display device, 30...Liquid crystal drive circuit, 18...Boost circuit, 2...First FET, 4
...Second FET.
Claims (1)
示装置を充放電させ表示を行わせる液晶駆動回路
と、該液晶駆動回路に電源を供給する昇圧回路と
を備えた小型電子装置において、前記昇圧回路
に、クロツク信号によりスイツチングされる第１
と第２のFETと、コンデンサとを備え前記第１
のFETのチヤネル電極の一方は直流電源に接続
され、他方のチヤネル電極と前記第２のFETの
一方のチヤネル電極が接続され、接続点に前記コ
ンデンサの一方の端子が接続され前記コンデンサ
の他方の端子にパルス信号が印加され、前記第２
のFETの他方のチヤネル電極を出力端とし、前
記液晶表示装置の充放電を前記第２のFETの導
通時に起させるように構成したことを特徴とする
小型電子装置。 ２ 第１と第２のFETは、同時に導通状態には
ならず、かつ前記第１のFETが導通状態になる
時間が前記第２のFETが導通状態になる時間よ
りも短くなるように構成したことを特徴とする特
許請求の範囲第１項記載の小型電子装置。 ３ 昇圧回路のクロツク信号と駆動信号とは状態
変化のタイミングが異なつていることを特徴とす
る特許請求の範囲第１項記載の小型電子装置。[Scope of Claims] 1. A small electronic device comprising a liquid crystal display device, a liquid crystal drive circuit that charges and discharges the liquid crystal display device using a drive signal to perform display, and a booster circuit that supplies power to the liquid crystal drive circuit. In the step-up circuit, a first circuit is switched by a clock signal.
and a second FET, and a capacitor.
One of the channel electrodes of the FET is connected to a DC power source, the other channel electrode is connected to one channel electrode of the second FET, one terminal of the capacitor is connected to the connection point, and the other terminal of the capacitor is connected to the connection point. A pulse signal is applied to the terminal, and the second
A small electronic device characterized in that the other channel electrode of the FET is used as an output end, and charging and discharging of the liquid crystal display device occurs when the second FET is conductive. 2 The first and second FETs are configured such that they do not become conductive at the same time, and the time during which the first FET becomes conductive is shorter than the time during which the second FET becomes conductive. A small electronic device according to claim 1, characterized in that: 3. The small electronic device according to claim 1, wherein the clock signal and the drive signal of the booster circuit have different state change timings.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11316579A JPS5636691A (en) | 1979-09-04 | 1979-09-04 | Compact electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11316579A JPS5636691A (en) | 1979-09-04 | 1979-09-04 | Compact electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5636691A JPS5636691A (en) | 1981-04-09 |
| JPS6212491B2 true JPS6212491B2 (en) | 1987-03-19 |
Family
ID=14605191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11316579A Granted JPS5636691A (en) | 1979-09-04 | 1979-09-04 | Compact electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5636691A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992011678A1 (en) * | 1990-12-20 | 1992-07-09 | Fujitsu Limited | Circuit for generating auxiliary voltage |
-
1979
- 1979-09-04 JP JP11316579A patent/JPS5636691A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992011678A1 (en) * | 1990-12-20 | 1992-07-09 | Fujitsu Limited | Circuit for generating auxiliary voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5636691A (en) | 1981-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1060543A (en) | Boosting circuit | |
| US4186436A (en) | Booster circuit | |
| JP3150127B2 (en) | Boost circuit | |
| US4053821A (en) | Voltage multiplier circuit | |
| JPS646618B2 (en) | ||
| JP2000236657A (en) | Booster circuit | |
| US5493543A (en) | Capacitive charge pump driver circuit for piezoelectric alarm | |
| US4433282A (en) | Monolithic voltage divider | |
| US4259715A (en) | Voltage conversion system for electronic timepiece | |
| US4141064A (en) | Booster circuit | |
| JPS6212491B2 (en) | ||
| US4205518A (en) | Voltage conversion system for electronic timepiece | |
| JPS5835613A (en) | Electronic circuit | |
| JPH0619314Y2 (en) | Step-down circuit | |
| GB2095453A (en) | Electrochromic display device | |
| US4178520A (en) | Binary frequency divider stages | |
| JPH0927731A (en) | Switched capacitor multiplier | |
| JPS6147067B2 (en) | ||
| JPH06342144A (en) | Liquid crystal display device | |
| JP3396555B2 (en) | Semiconductor pump circuit | |
| JPH0126252B2 (en) | ||
| JPS58204607A (en) | Detecting circuit of oscillation | |
| KR820001510B1 (en) | D.c.converter for c-mos ic | |
| JP2003264453A (en) | Clock abnormality detection circuit | |
| JPS60124120A (en) | Bootstrap circuit |