JPS6212311Y2 - - Google Patents

Info

Publication number
JPS6212311Y2
JPS6212311Y2 JP12693381U JP12693381U JPS6212311Y2 JP S6212311 Y2 JPS6212311 Y2 JP S6212311Y2 JP 12693381 U JP12693381 U JP 12693381U JP 12693381 U JP12693381 U JP 12693381U JP S6212311 Y2 JPS6212311 Y2 JP S6212311Y2
Authority
JP
Japan
Prior art keywords
colon
colons
exclusive
logic circuit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12693381U
Other languages
Japanese (ja)
Other versions
JPS5832494U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12693381U priority Critical patent/JPS5832494U/en
Publication of JPS5832494U publication Critical patent/JPS5832494U/en
Application granted granted Critical
Publication of JPS6212311Y2 publication Critical patent/JPS6212311Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Clocks (AREA)

Description

【考案の詳細な説明】 本考案は、デジタル時計において、時表示部と
分表示部の間に複数組のコロンを設置し、コロン
を点滅させると共に常にいずれかのコロンが点灯
表示している状態を保持するデジタル時計のコロ
ンに関する。
[Detailed description of the invention] This invention is a digital watch in which multiple sets of colons are installed between the hour display section and the minute display section, and the colons are blinking and one of the colons is always lit. Regarding the colon of the digital watch that holds.

従来からデジタル時計のコロンは、時表示部と
分表示部の間に1組のコロンのみを装着し、30〜
60Hzの発振入力と1Hzの信号入力を排他的OR論
理回路に印加し、コロンを1秒ごとに点滅させ、
作動の確認、秒読みを可能とし、また、時表示部
と分表示部をコロンにより区別していたが、コロ
ンが消灯している時間帯があり、この時の時表示
部と分表示部の区別が一目で区別しにくく、読み
取りが困難で表示してある数字がわかり難いとい
う欠点があつた。
Traditionally, digital watches have only one set of colons between the hour display and minute display,
Apply a 60Hz oscillation input and a 1Hz signal input to the exclusive OR logic circuit, make the colon blink every second,
It was possible to check the operation and read the countdown, and the hour display and minute display were distinguished by a colon, but there were times when the colon was off, making it difficult to distinguish between the hour and minute display. The disadvantages were that it was difficult to distinguish at a glance, and the numbers displayed were difficult to read.

第1図は、従来のデジタル時計の表示部全体図
で、コロン1が消灯している時の状態図であり、
時表示部2と分表示部3が区別し難く、視認性が
悪いものである。
FIG. 1 is an overall view of the display section of a conventional digital watch, and shows the state when colon 1 is off.
The hour display section 2 and the minute display section 3 are difficult to distinguish, resulting in poor visibility.

第2図は、LCDを駆動する従来の最も一般的
なドライバ回路図である。
FIG. 2 is a diagram of the most common conventional driver circuit for driving an LCD.

本考案は上記の如き欠点を解消すべく考案され
たもので、デジタル時計にコロンを複数組設置
し、コロンを1秒ごとに点滅させながらも、コロ
ンのいずれかは常に点灯状態とし、コロンの消灯
時間帯をなくすることにより、視認性の良好なデ
ジタル表示を提供するものである。
This invention was devised in order to solve the above-mentioned drawbacks. Multiple sets of colons are installed in a digital clock, and while the colons blink every second, one of the colons is always lit. By eliminating the off-time period, a digital display with good visibility is provided.

以下本考案の好適な実施例を添付図面に基づき
詳述する。
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第3図は、本考案に係るデジタル時計の時刻表
示部全体図であり、外側のコロン4と内側のコロ
ン5が両者共に点灯している時の状態図である。
FIG. 3 is an overall view of the time display section of the digital watch according to the present invention, and is a state diagram when both the outer colon 4 and the inner colon 5 are lit.

本考案の外側のコロン4と内側のコロン5の点
滅方法は一種のみならず、次の三通りの方法があ
る。すなわち、 (イ) 外側のコロン4と内側のコロン5を1Hzごと
に交互に点滅させる方法。
The method of blinking the outer colon 4 and the inner colon 5 according to the present invention is not limited to one type, but includes the following three methods. In other words, (a) A method of blinking the outer colon 4 and the inner colon 5 alternately every 1 Hz.

(ロ) 外側のコロン4を常時点灯させ、内側のコロ
ン5を1Hzごとに点滅させる方法。
(b) A method in which the outer colon 4 is always lit and the inner colon 5 is blinked every 1Hz.

(ハ) (ロ)の逆であり、内側のコロン5を常時点灯さ
せ、外側のコロン4を1Hzごとに点滅させる方
法。
(c) This is the opposite of (b), where the inner colon 5 is always lit and the outer colon 4 is blinked every 1Hz.

以上の方法により、外側のコロン4と内側のコ
ロン5を点滅させることにより、時表示部2と分
表示部3が常時区別され、時刻表示の視認性が良
好で、作動の確認、秒読みが可能である。
By the above method, by blinking the outer colon 4 and the inner colon 5, the hour display section 2 and minute display section 3 are always distinguished, the visibility of the time display is good, and it is possible to check the operation and count down. It is.

第4図は、外側のコロン4と内側のコロン5を
1Hzごとに交互に点滅させるときのLCDを駆動
するドライバ回路図である。
FIG. 4 is a driver circuit diagram for driving the LCD when the outer colon 4 and the inner colon 5 are alternately blinked every 1 Hz.

4は外側のコロン、5は内側のコロン、6は排
他的OR論理回路、7はインバータ、8はコモ
ン、Aは信号入力端子、Bは発振入力ラインであ
る。以下信号入力端子をA、発振入力端子ライン
をBとする。
4 is an outer colon, 5 is an inner colon, 6 is an exclusive OR logic circuit, 7 is an inverter, 8 is a common, A is a signal input terminal, and B is an oscillation input line. Hereinafter, the signal input terminal will be referred to as A, and the oscillation input terminal line will be referred to as B.

排他的OR論理回路6のAに1Hzの信号入力、
Bに32Hzの発振入力を印加させるとAの信号入力
が「H」レベルの時、Bの発振入力と排他的論理
OR回路6の出力が逆位相となり、外側のコロン
4が点灯する。
1Hz signal input to A of exclusive OR logic circuit 6,
When a 32Hz oscillation input is applied to B, when the signal input of A is "H" level, exclusive logic with the oscillation input of B is established.
The output of the OR circuit 6 becomes the opposite phase, and the outer colon 4 lights up.

Aの信号入力が「L」レベルの時、Bの発振入
力と排他的OR論理回路6の出力が同位相とな
り、外側のコロン4は消滅し、1秒ごとに点滅す
る。そして、Aの信号入力を「H」レベルに固定
するとBの発振入力と排他的OR論理回路6の出
力が常に逆位相となり外側のコロン4が常時点灯
する。これをインバータ7を通して、もう1つの
内側のコロン5を配備すると反転して点灯し、外
側のコロン4と内側のコロン5は交互に点滅す
る。
When the signal input of A is at the "L" level, the oscillation input of B and the output of the exclusive OR logic circuit 6 are in phase, the outer colon 4 disappears, and it blinks every second. When the signal input of A is fixed at the "H" level, the oscillation input of B and the output of the exclusive OR logic circuit 6 are always in opposite phase, and the outer colon 4 is always lit. When this is passed through an inverter 7 and another inner colon 5 is installed, it is inverted and lights up, and the outer colon 4 and the inner colon 5 blink alternately.

第5図は、外側のコロン4を常時点灯させ内側
のコロン5を1Hzごとに点滅させるときのLCD
を駆動するドライバ回路図である。第5図で排他
的OR論理回路6のAに1Hzの信号入力、Bに32
Hzの発振入力を印加すると、Aの信号入力が
「H」レベルの時、Bの発振入力と排他的OR論理
回路6の出力が逆位相となり内側のコロン5が点
灯し、Aの信号入力が「L」レベルのとき、Bの
発振入力と排他的OR論理回路6の出力が同位相
となり、内側のコロン5は1Hzごとに点滅する。
Figure 5 shows the LCD when the outer colon 4 is always on and the inner colon 5 is blinking every 1Hz.
FIG. In Figure 5, a 1Hz signal is input to A of exclusive OR logic circuit 6, and 32 to B is input.
When a Hz oscillation input is applied, when the signal input of A is at the "H" level, the oscillation input of B and the output of the exclusive OR logic circuit 6 become opposite in phase, the inner colon 5 lights up, and the signal input of A becomes At the "L" level, the oscillation input of B and the output of the exclusive OR logic circuit 6 are in phase, and the inner colon 5 blinks every 1 Hz.

そして、インバータ7を通して外側のコロン4
を排他的OR論理回路6のBに配備することによ
り、Bの発振入力と排他的OR論理回路6の出力
が常に逆位相となり、外側のコロン4は、常時点
灯する。
Then, the outer colon 4 is passed through the inverter 7.
By disposing B in the exclusive OR logic circuit 6, the oscillation input of B and the output of the exclusive OR logic circuit 6 are always in opposite phases, and the outer colon 4 is always lit.

また、第5図のLCDを駆動するドライバ回路
において、外側のコロン4と内側のコロン5を入
れ換えることにより、これと逆に、内側のコロン
5を常時点灯させ、外側のコロン4を1秒ごとに
点滅させることができる。
In addition, in the driver circuit that drives the LCD shown in Figure 5, by exchanging the outer colon 4 and the inner colon 5, the inner colon 5 can be turned on at all times, and the outer colon 4 can be turned on every second. can be made to flash.

以上の組合せにより、本考案は1種類のみなら
ず多種のモードを選択することができる。
With the above combinations, the present invention can select not only one type but many types of modes.

第6図は排他的OR論理回路6の作動状態を示
すタイムチヤートである。
FIG. 6 is a time chart showing the operating state of the exclusive OR logic circuit 6.

尚、本考案の実施例において、表示素子を液晶
としたが他の表示素子、例えば発光ダイオード、
螢光素子管、放電表示管等の種々の表示素子にす
ることは任意であり、各種デジタル時計を考慮
し、選定すればよいものである。
In the embodiments of the present invention, the display element is a liquid crystal, but other display elements such as a light emitting diode,
It is optional to use various display elements such as a fluorescent element tube or a discharge display tube, and it is only necessary to select one in consideration of various digital clocks.

本考案は、以上のような構造であるから、デジ
タル時計の時刻表示を見るときに、時計の作動の
確認、秒読み等を可能としながらも、時表示部と
分表示部とが外側のコロンと内側のコロンからな
る複数組のコロンにより常時区別され、時刻表示
を常に明瞭に示現し、更に、前記コロンが内外2
段の同心構造からなり、常に内又は外側のいずれ
かを点滅作用させるのでコロンの点滅に応じたコ
ロンの移動感を感じる事がなく安定感のある表示
を行なうことができる。
Since the present invention has the above-described structure, it is possible to check the operation of the clock, read the countdown, etc. when looking at the time display of a digital clock, but the hour display section and minute display section are connected to the outer colon. It is always distinguished by multiple sets of colons consisting of inner colons, and the time display is always clearly displayed.
It has a concentric structure of stages, and since either the inner or outer side is always blinking, you will not feel the feeling of the colon moving in response to the blinking of the colon, and a stable display can be achieved.

尚、外側のコロン4と内側のコロン5のデザイ
ンを工夫することにより美感を添えることができ
る。
Note that an aesthetic sense can be added by devising the designs of the outer colon 4 and the inner colon 5.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来のデジタル時計の時刻表示部の
コロンが点滅しているときの状態図である。第2
図は従来のLCDを駆動するドライバ回路図であ
る。第3図は、本考案に係るデジタル時計表示部
の正面図である。第4図は本考案に係るLCDを
駆動するドライバ回路の第1実施例を示す回路図
である。第5図は本考案に係るLCDを駆動する
ドライバ回路の第2実施例を示す回路図である。
第6図は、排他的OR論理回路の作動状態を示す
タイムチヤートである。 1……コロン、2……時表示部、3……分表示
部、4……外側のコロン、5……内側のコロン、
6……排他的OR論理回路、7……インバータ、
8……コモン。
FIG. 1 is a state diagram when the colon on the time display section of a conventional digital watch is blinking. Second
The figure is a diagram of a driver circuit that drives a conventional LCD. FIG. 3 is a front view of the digital clock display unit according to the present invention. FIG. 4 is a circuit diagram showing a first embodiment of a driver circuit for driving an LCD according to the present invention. FIG. 5 is a circuit diagram showing a second embodiment of a driver circuit for driving an LCD according to the present invention.
FIG. 6 is a time chart showing the operating state of the exclusive OR logic circuit. 1... Colon, 2... Hour display section, 3... Minute display section, 4... Outer colon, 5... Inner colon,
6...Exclusive OR logic circuit, 7...Inverter,
8...Common.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] デジタル時計において、時表示部と分表示部の
間に複数組のコロンを設置し、コロンを点滅させ
る信号入力及び発振入力を導入する排他的OR論
理回路を備え、前記複数組のコロンは同心状、か
つ内外2段に形成され、該コロンのいずれか常時
点灯表示させるべく前記の排他的OR論理回路と
コロンとの間にインバータを配備したことを特徴
とするデジタル時計のコロン。
In a digital watch, a plurality of sets of colons are installed between an hour display part and a minute display part, and an exclusive OR logic circuit is provided that introduces a signal input for blinking the colons and an oscillation input, and the plurality of sets of colons are arranged in a concentric manner. , and is formed in two stages, inside and outside, and an inverter is disposed between the exclusive OR logic circuit and the colon so that one of the colons is always lit.
JP12693381U 1981-08-27 1981-08-27 digital clock colon Granted JPS5832494U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12693381U JPS5832494U (en) 1981-08-27 1981-08-27 digital clock colon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12693381U JPS5832494U (en) 1981-08-27 1981-08-27 digital clock colon

Publications (2)

Publication Number Publication Date
JPS5832494U JPS5832494U (en) 1983-03-03
JPS6212311Y2 true JPS6212311Y2 (en) 1987-03-28

Family

ID=29920689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12693381U Granted JPS5832494U (en) 1981-08-27 1981-08-27 digital clock colon

Country Status (1)

Country Link
JP (1) JPS5832494U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2554064Y2 (en) * 1990-08-14 1997-11-12 ミサワホーム株式会社 Roof panel stopper

Also Published As

Publication number Publication date
JPS5832494U (en) 1983-03-03

Similar Documents

Publication Publication Date Title
JPS6212311Y2 (en)
US5587971A (en) Mode preselect function for a multimode electronic timepiece
JPH0258597B2 (en)
US4094136A (en) Electronic timepiece inspection circuit
JPS6018958B2 (en) Electronic clock with alarm
JPS6243150B2 (en)
JPS5935837Y2 (en) multifunctional electronic clock
US20240103449A1 (en) Dual Display Timer and Its Control Method
JPS5824235Y2 (en) Elephant starfish
JPS6117425Y2 (en)
JPH0226074Y2 (en)
JPS6342389Y2 (en)
JPS5812156Y2 (en) Photoelectric display clock with alarm
JPH0436474Y2 (en)
JPH0315716B2 (en)
JPH08122468A (en) Analog lcd wrist watch wherein led display is provided
KR810000546Y1 (en) Eletronic timepiece
JPS6215160B2 (en)
JPS5854717Y2 (en) digital display electronic clock
JPS5843713B2 (en) densid cay
JPH0359493A (en) World watch
JPS598235Y2 (en) All-electronic clock
JPH0434586Y2 (en)
JPS63259490A (en) Global clock
JPS5819076B2 (en) densid cay