JPS62122294A - Signal processor - Google Patents

Signal processor

Info

Publication number
JPS62122294A
JPS62122294A JP26116485A JP26116485A JPS62122294A JP S62122294 A JPS62122294 A JP S62122294A JP 26116485 A JP26116485 A JP 26116485A JP 26116485 A JP26116485 A JP 26116485A JP S62122294 A JPS62122294 A JP S62122294A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
current
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26116485A
Other languages
Japanese (ja)
Inventor
松島 正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26116485A priority Critical patent/JPS62122294A/en
Publication of JPS62122294A publication Critical patent/JPS62122294A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は高周波回路、或いは第1の半導体集積回路から
第2の半導体集積回路(以下においてICという)に信
号伝達を行うような場合に適用して好適な信号処理回路
に関する。
[Detailed Description of the Invention] [Technical Field] The present invention is suitable for application to high frequency circuits or cases where signal transmission is performed from a first semiconductor integrated circuit to a second semiconductor integrated circuit (hereinafter referred to as an IC). The present invention relates to a signal processing circuit.

〔背景技術〕[Background technology]

ICの各リード間やICチップの各パッド間、更にプリ
ント基板の各回路パターン間において。
Between each lead of an IC, between each pad of an IC chip, and between each circuit pattern of a printed circuit board.

抵抗、コンデンサ、コイル分が形成される。これらは不
要な分布定数回路を構成し1周波数特性の劣化、クロス
トークが低下する一因となるので好ましくない。
A resistor, capacitor, and coil are formed. These are undesirable because they constitute unnecessary distributed constant circuits and contribute to deterioration of single frequency characteristics and reduction in crosstalk.

本発明者の検討によると、伝達信号が電圧変化によって
伝達される場合、上記コンデンサにおいて充放電が行わ
れ、これにより上記不所望な現象が発生することが明ら
かになった。
According to studies conducted by the inventors of the present invention, it has become clear that when a transmission signal is transmitted by a voltage change, charging and discharging occur in the capacitor, thereby causing the above-mentioned undesirable phenomenon.

従って、コンデンサ成分を低減すれば、周波数特性の劣
化、クロストークの低下等は低減し得る。
Therefore, by reducing the capacitor component, deterioration of frequency characteristics, reduction in crosstalk, etc. can be reduced.

このためICチップにおけるパッドの位置等に関し種々
の工夫がなされ、コンデンサ成分の低減が行われた。
For this reason, various efforts have been made regarding the positions of pads on IC chips, etc., and capacitor components have been reduced.

しかし、ICのユーザーにおいて、実装時の制約から回
路只ターンが長くなってしまうことがある。この場合、
ICメーカーの予期せぬコンデンサ成分が形成されてし
まい、これに起因して初期の回路動作が得られないこと
が判明した。
However, for IC users, the circuit length may become longer due to restrictions during mounting. in this case,
It was discovered that a capacitor component unexpected by the IC manufacturer was formed and that initial circuit operation could not be obtained due to this.

そこで本発明者は、コンデンサ成分の影響を受けずに信
号伝達を行えば、上記不所望な現象を大幅に低減し得る
こと圧気づき本発明を提案するに至った。
Therefore, the inventor of the present invention realized that the above-mentioned undesirable phenomenon can be significantly reduced if signal transmission is performed without being affected by the capacitor component, and came to propose the present invention.

なお、「高周波回路の設計」(昭和50年11月25日
第7版発行1発行所CQ出版社、 p137)には、特
に高周波領域ではリード線等はできるだけ短くすること
が望ましい、等の記載がある。
Furthermore, in "Design of High Frequency Circuits" (November 25, 1975, 7th Edition, Issue 1, Publisher: CQ Publishing, p. 137), there is a statement that it is desirable to keep lead wires as short as possible, especially in the high frequency range. There is.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、信号伝達経路におけるコンデンサ成分
の有無等に関わらず良好な信号伝達を行い得る信号処理
回路を提供することにある。
An object of the present invention is to provide a signal processing circuit that can perform good signal transmission regardless of the presence or absence of a capacitor component in a signal transmission path.

本発明の上記ならびにその他の目的と新規な特徴は5本
明細書の記述および添付図面から明らかKなるであろう
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうちの代表的なものの概
要を簡単に述べれば、下記の通りである。
A brief summary of typical inventions disclosed in this application is as follows.

すなわち、高出力インピーダンスの出力回路から低入力
インピーダンスの入力回路に伝達する信号によってti
量が制御された出力電流を供給する。伝達経路のコンデ
ンサ成分は初期において充電され、出力電流の変化に対
応して放電することがなく、実質的にコンデンサ成分を
無視して信号伝達を行うことができることになり、コン
デンサ成分の有無に関わらず良好な信号伝達を行う、と
いう本発明の目的を達成することができる。
That is, the signal transmitted from the output circuit with high output impedance to the input circuit with low input impedance causes ti
Provides a controlled amount of output current. The capacitor component of the transmission path is initially charged and does not discharge in response to changes in the output current, and signal transmission can be performed virtually ignoring the capacitor component, regardless of the presence or absence of the capacitor component. Therefore, the object of the present invention, which is to perform good signal transmission, can be achieved.

〔実施例−1〕 以下、第1図及び第2図を参照して本発明を適用した信
号処理回路の第1実施例を説明する。なお、第1図は本
発明を適用したVTRの要部の回路図を示すものであり
、第2図はプリント基板に実装されたICの配置例を示
す平面図である。
[Embodiment 1] Hereinafter, a first embodiment of a signal processing circuit to which the present invention is applied will be described with reference to FIGS. 1 and 2. Note that FIG. 1 shows a circuit diagram of the main parts of a VTR to which the present invention is applied, and FIG. 2 is a plan view showing an example of the arrangement of ICs mounted on a printed circuit board.

本実施例の特徴は、VTRに使用される2個のIC間に
おける信号伝達を良好になすように構成したことにある
The feature of this embodiment is that it is configured to facilitate signal transmission between two ICs used in a VTR.

1は磁気テープであり、2は再生ヘッドである。1 is a magnetic tape, and 2 is a reproducing head.

再生信号Vaは1番端子を介して再生増幅器3に供給さ
れる。
The reproduction signal Va is supplied to the reproduction amplifier 3 via the No. 1 terminal.

4は輝度信号処理系を示し、5は色信号処理系を示すも
のである。そして輝度信号Yと色信号Cとは混合回路6
に供給される。混合回路6からは、両者が混合された合
成映像信号vbが得られる。
4 indicates a luminance signal processing system, and 5 indicates a color signal processing system. The luminance signal Y and color signal C are sent to a mixing circuit 6.
supplied to A composite video signal vb in which both are mixed is obtained from the mixing circuit 6.

合成映像信号vbは高周波信号であるが1本発明を適用
した信号処理回路110回路動作によって、IC,から
IC2に啄めて良好に伝達される。
Although the composite video signal vb is a high frequency signal, it is transmitted smoothly from the IC to the IC2 by the circuit operation of the signal processing circuit 110 to which the present invention is applied.

すなわち、信号処理回路11は、本発明でいう出力回路
11aと入力回路11bとによって構成されている。
That is, the signal processing circuit 11 includes an output circuit 11a and an input circuit 11b as used in the present invention.

トランジスタQl、Q、、抵抗R,,R,はカレントミ
ラー回路を構成し、トランジスタQIを流れる基準を流
Iaは電圧−’ME流変換を行うトランジスタQ、によ
って制御される。なお、抵抗R3は基S電流1aの電#
、量を規定する。
Transistors Ql, Q, and resistors R, , R, constitute a current mirror circuit, and the reference current Ia flowing through transistor QI is controlled by transistor Q, which performs voltage-'ME current conversion. Note that the resistor R3 is the voltage of the base S current 1a.
, define the amount.

基準電流Iaが合成映像信号vbKよって制御されると
、出力室iIbも基準II流Iaに対応して変化する。
When the reference current Ia is controlled by the composite video signal vbK, the output chamber iIb also changes corresponding to the reference II current Ia.

ここで3番端子からトランジスタロ2方向をみると、ト
ランジスタQ2のコレクタ・エミッタ間が高抵抗であり
、これが出力回路11aの出カイ/ピーダンスになる。
Here, when looking in the direction of the transistor line 2 from the No. 3 terminal, there is a high resistance between the collector and emitter of the transistor Q2, and this becomes the output current/pedance of the output circuit 11a.

一方、入力回路11bについてみると、トランジスタQ
4のエミッタ電圧VeはVref −VbeQ。
On the other hand, regarding the input circuit 11b, the transistor Q
The emitter voltage Ve of No. 4 is Vref −VbeQ.

によって決定される。なお、 Vrefは基′1!1電
圧の電圧レベルであり、 VbeQ4はトランジスタQ
4のベース・エミッタ間電圧である。
determined by Note that Vref is the voltage level of the base '1!1 voltage, and VbeQ4 is the voltage level of the transistor Q
This is the base-emitter voltage of 4.

エミッタ電圧veは、出力1!ff1Ibによって変化
せず、はぼ一定の電圧レベルを保持することになり−I
Ctの1番端子からみた入力インピーダンスは低インピ
ーダンスで変化しないことになる。
Emitter voltage ve is output 1! It does not change due to ff1Ib and maintains a nearly constant voltage level -I
The input impedance seen from the first terminal of Ct is a low impedance and does not change.

そして出力電流Ibの変化は、負荷抵抗R1によって電
流−電圧変換され1合成映像信号vbのレベル変化に対
応した出力信号Voが得られる。
Then, the change in the output current Ib is converted into a current-voltage by the load resistor R1, and an output signal Vo corresponding to the level change of the one composite video signal vb is obtained.

ここで注目すべきは、信号伝達経路であるライン1aに
おける信号変化の有無である。
What should be noted here is whether or not there is a signal change in the line 1a, which is the signal transmission path.

上記回路動作に示すように、ライン1aの電圧レベルは
電LE V eに固定され、電圧レベルの変化はない。
As shown in the above circuit operation, the voltage level of the line 1a is fixed at the voltage LEVe, and there is no change in the voltage level.

そして工C1からIC2への信号伝達は、出力室IIb
の電流変化によって行われる。従って。
The signal is transmitted from the output chamber IIb to the IC2.
This is done by changing the current. Therefore.

ライン1aに図示のようにコンデンサ成分が介在してい
ても、このコンデンサCが充放電動作を行うことがなく
、信号伝達に影響を及ぼすことがなし1゜ このため、実装上の制約によって、IC+とIC2とが
第2図のようにプリント基板12上に配置され、ライン
laが長くなったとしても、コンデンサCによる影響が
低減されることから、良好な信号伝達が行い得らハる。
Even if a capacitor component is present in the line 1a as shown in the figure, this capacitor C does not perform charge/discharge operations and does not affect signal transmission1. Therefore, due to mounting constraints, IC + and IC2 are arranged on the printed circuit board 12 as shown in FIG. 2, and even if the line la becomes long, the influence of the capacitor C is reduced, so that good signal transmission can be achieved.

従って、実装時の設計の自由度が向上し、特に高周波回
路の設計が容易になる。
Therefore, the degree of freedom in design during mounting is improved, and in particular, the design of high frequency circuits is facilitated.

なお、13は増幅器であり、3番端子を介してテレビジ
ョン受像機14に所定の電圧レベルに増幅された映像信
号が供給される。
Note that 13 is an amplifier, and a video signal amplified to a predetermined voltage level is supplied to the television receiver 14 via a No. 3 terminal.

〔実施例−2〕 次に、第3図を参照して本発明の第2実施例を説明する
[Embodiment 2] Next, a second embodiment of the present invention will be described with reference to FIG.

なお、第3図は信号処理回路の回路図であり。Note that FIG. 3 is a circuit diagram of the signal processing circuit.

VTRに適用されているものとする。そして上記第1実
施例と同一の部分には同一の符号を付し、説明の重複を
避けるものとする。
It is assumed that this is applied to a VTR. The same parts as in the first embodiment are given the same reference numerals to avoid duplication of explanation.

本実施例の特徴は、出力回路と入力回路にカレントミラ
ー回路を利用したことにある。
The feature of this embodiment is that current mirror circuits are used for the output circuit and the input circuit.

トランジスタQllIQ+2、抵抗R11+ Rttは
カレントミラー回路を構成し、基準を流Iaはトランジ
スタQI3によって制御される。抵抗R7,は。
The transistor QllIQ+2 and the resistor R11+Rtt constitute a current mirror circuit, and the reference current Ia is controlled by the transistor QI3. Resistor R7, is.

基mt流Iaの電流量を規定するものである。This defines the amount of current of the basic mt flow Ia.

出力回路11aの出力インピーダンスは、電源V c 
cの供給回路との一間で決定されるが、上記同様にオー
ブンコレクタであるから高インピーダンスになる。
The output impedance of the output circuit 11a is the power supply V c
The impedance is determined by the connection with the supply circuit c, but as above, since it is an oven collector, it has a high impedance.

一方、信号伝達うインlaの電圧レベルVeは、以下の
ようにして決定される。
On the other hand, the voltage level Ve of the signal transmission pin la is determined as follows.

すなわち、入力回路11bにおいて、トランジスタQ目
+Q1s−抵抗R14* R1sはカレントミラー回路
を構成し、ダイオードD、はレベルシックとして設けら
れている。抵抗R14は小抵抗であるタメ、電EEVe
はvbe Q + a ” V f D 、によッテ決
定される。なお、VbeQ+4はトランジスタQ+4の
ペース・エミッタ間電圧であり、VfDIはダイオード
D、の順方向電圧である。
That is, in the input circuit 11b, the transistor Q + Q1s - the resistor R14*R1s constitute a current mirror circuit, and the diode D is provided as a level thick transistor. Resistor R14 is a small resistance, electric EEVe
is determined by vbeQ+a''VfD, where VbeQ+4 is the pace-to-emitter voltage of transistor Q+4, and VfDI is the forward voltage of diode D.

電圧Veの電圧レベルは上記同様に、出力電流Ibによ
って変化することがない。そしてIC,の1番端子から
みた入力インピーダンスは極めて低インピーダンスにな
る。
Similarly to the above, the voltage level of voltage Ve does not change depending on output current Ib. The input impedance seen from the No. 1 terminal of the IC is extremely low.

出力電流Ibは、入力回路11bにおいては基準電流に
なる。そして電iIbに対応した出力電流が負荷抵抗R
1を流れ、出力信号Voを得る。
Output current Ib becomes a reference current in input circuit 11b. Then, the output current corresponding to the electric current iIb is the load resistance R
1 to obtain an output signal Vo.

上記回路動作が行われる結果、コンデンサ成分Cの有無
に関わらず、上記同様に信号伝達を良好に行い得る。
As a result of the circuit operation described above, regardless of the presence or absence of the capacitor component C, signal transmission can be performed satisfactorily in the same way as described above.

〔効果〕〔effect〕

(1)第1のICに高出力インピーダンスの出力回路を
設け、第2のICに低入力インピーダンスの入力回路を
設け、上記出力回路の出力を流で上記入力回路を駆動す
ることにより、信号伝達経路間に介在するコンデンサ成
分の充放電が行われず、コンデンサ成分の有無に関わら
ず良好な信号伝達を行う、という効果が得られる。
(1) Signal transmission is achieved by providing an output circuit with high output impedance in the first IC, providing an input circuit with low input impedance in the second IC, and driving the input circuit with the output of the output circuit. The effect is that the capacitor component interposed between the paths is not charged or discharged, and good signal transmission is performed regardless of the presence or absence of the capacitor component.

(2)上記(1)により、IC実装時において回路パタ
ーンの配線を特に短くする等の制約が低減されるので、
設計の自由度が向上する、という効果が得られる。
(2) Due to (1) above, restrictions such as making the circuit pattern wiring particularly short during IC mounting are reduced, so
This has the effect of increasing the degree of freedom in design.

(311Cの端子間に発生するストレイキャパシタ成分
を無視し得るので、IC自体の設計、レイアウトも容易
になる。という効果が得られる。
(Since the stray capacitor component generated between the terminals of the 311C can be ignored, the design and layout of the IC itself become easier.

以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが1本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。例えば、上記出力
回路と入力回路とを同一のIC内に設け、外部接続端子
間における信号伝達を良好にするように構成してもよい
Although the invention made by the present inventor has been specifically explained above based on examples, it is understood that the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist of the invention. Needless to say. For example, the output circuit and the input circuit may be provided in the same IC to improve signal transmission between external connection terminals.

〔利用分野〕[Application field]

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるVTRに適用した
場合について説明したが、それに限定されるものではな
く、例えばFMラジオ受信機、テレビジョン受像機、無
線電話機等に広く利用することができる。
In the above explanation, the invention made by the present inventor was mainly applied to VTR, which is the background field of application, but the invention is not limited to this. It can be widely used in machines, wireless telephones, etc.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用した信号処理回路の回路図を示し
。 第2図は信号処理回路を具備するICの実装を示す要部
の平面図を示し、 第3図は本発明の第2実施例を示す信号処理回路の回路
図を示すものである。 11・・・信号処理回路、11a・・・出力回路、ll
b・・・入力回路h Q+−Q+s・・・トランジスタ
、D、・・・ダイオード、Ve・・・電圧レベル、la
・・・信号伝達経路−I a + I b・・・電流、
C・・・コンデンサ成分、Ve・・・電圧レベル。 代理人 弁理士  小 川 勝 、男4.゛・(′・′ ・ゆ/ 第  3  図
FIG. 1 shows a circuit diagram of a signal processing circuit to which the present invention is applied. FIG. 2 shows a plan view of essential parts showing the mounting of an IC equipped with a signal processing circuit, and FIG. 3 shows a circuit diagram of a signal processing circuit showing a second embodiment of the present invention. 11... Signal processing circuit, 11a... Output circuit, ll
b...Input circuit h Q+-Q+s...Transistor, D...Diode, Ve...Voltage level, la
... Signal transmission path - I a + I b ... Current,
C... Capacitor component, Ve... Voltage level. Agent: Patent attorney Masaru Ogawa, male 4.゛・(′・′ ・ゆ/ Figure 3

Claims (1)

【特許請求の範囲】 1、(1)制御された出力電流を高出力インピーダンス
にて導出する出力回路と。 (2)上記出力電流が伝達信号として供給される低入力
インピーダンスの入力回路と、 をそれぞれ具備し、上記出力電流の電流制御により信号
伝達を行うことを特徴とする信号処理回路。
[Claims] 1. (1) An output circuit that derives a controlled output current with high output impedance. (2) A signal processing circuit comprising: a low input impedance input circuit to which the output current is supplied as a transmission signal; and a signal processing circuit that performs signal transmission by controlling the output current.
JP26116485A 1985-11-22 1985-11-22 Signal processor Pending JPS62122294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26116485A JPS62122294A (en) 1985-11-22 1985-11-22 Signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26116485A JPS62122294A (en) 1985-11-22 1985-11-22 Signal processor

Publications (1)

Publication Number Publication Date
JPS62122294A true JPS62122294A (en) 1987-06-03

Family

ID=17358004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26116485A Pending JPS62122294A (en) 1985-11-22 1985-11-22 Signal processor

Country Status (1)

Country Link
JP (1) JPS62122294A (en)

Similar Documents

Publication Publication Date Title
EP0539230A2 (en) High speed, low power high common mode range voltage mode differential driver circuit
JPS598365A (en) Integrated circuit chip
JPS60501035A (en) Comparator circuit with reduced input bias current
TW567585B (en) Integrated circuit
JPS62122294A (en) Signal processor
US20060119380A1 (en) Integrated circuit input/output signal termination with reduced power dissipation
JPS62501391A (en) Tri-state driver circuit
US7734265B2 (en) Audio muting circuit and audio muting method
CA1151331A (en) Amplifier for use in a line circuit
JP3019918B2 (en) Semiconductor integrated circuit and power supply circuit thereof
JPH03283741A (en) Signal transfer circuit
US4628249A (en) Power supply having a predetermined value of input impedance
US4896058A (en) TTL circuit having ramped current output
JPH071890Y2 (en) Video equipment with AV control signal output terminal
JP2581883Y2 (en) Transistor circuit
JPH021868Y2 (en)
JPH0534028Y2 (en)
JPH02180413A (en) Amplifying circuit
JPH0993109A (en) Integrated circuit
JP2567015B2 (en) Input voltage detection circuit
JPH04345209A (en) Duplex buffer circuit
JPS5864606A (en) Noise reduction switching circuit
JPS5872339A (en) Power source switching circuit
JPS58198954A (en) Power saving circuit of ic
JPH0644707B2 (en) Semiconductor logic circuit