JPS62120707A - Noise mute circuit - Google Patents

Noise mute circuit

Info

Publication number
JPS62120707A
JPS62120707A JP26080385A JP26080385A JPS62120707A JP S62120707 A JPS62120707 A JP S62120707A JP 26080385 A JP26080385 A JP 26080385A JP 26080385 A JP26080385 A JP 26080385A JP S62120707 A JPS62120707 A JP S62120707A
Authority
JP
Japan
Prior art keywords
comparator
noise
output
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26080385A
Other languages
Japanese (ja)
Inventor
Satoru Ishii
哲 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP26080385A priority Critical patent/JPS62120707A/en
Publication of JPS62120707A publication Critical patent/JPS62120707A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify the circuit constitution and to reduce remarkably number of components by comparing a voltage of a signal line with a reference voltage set slightly larger than a peak of noise when no signal exists on the signal line. CONSTITUTION:At first the reference voltage V1 is set to a value slightly larger than the peak of noise on a system applied to an input terminal 1. When the input is only the noise to the system, an output of a comparator 3 is a positive voltage, a diode D1 is turned off and a base current ib is fed to a transistor (TR) Q1 from a position power supply 5 through a resistor R3 and the TR Q1 is turned on, then the muting is applied. When a signal is inputted, the output of the comparator 3 is a negative voltage while the signal voltage exceeds the reference voltage V1. The diode D1 is turned on in this case to draw an electric charge charged in a capacitor C1. Since a time constant C1.R2 is set smaller, the capacitor C1 is discharged at a high speed to release the muting.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、音響i器等において、無信号時にはミュー
ティングを施して不要なノイズ成分の出力を防止するノ
イズ・ミュート回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a noise muting circuit that prevents the output of unnecessary noise components by performing muting when there is no signal in an audio equipment or the like.

[発明の従来技#11 従来この種の回路として第5図に示すものがあった。図
において11は入力端子であり、抵抗R11を通して出
力端子12に導かれるとともに、整流回路13に接続さ
れる。整流回路13の出力(よ、抵抗R12、R13、
コンデンサC11で構成される時定数回路(通常C11
R12<ぐC11R13)を経て」ンバレータ14の反
転入力端子に導かれる。コンパレータ14の非反転入力
端子には基準電圧15(電圧値■11)が入力される。
[Prior Art of the Invention #11 Conventionally, there was a circuit of this type as shown in FIG. In the figure, 11 is an input terminal, which is led to an output terminal 12 through a resistor R11 and is connected to a rectifier circuit 13. The output of the rectifier circuit 13 (resistors R12, R13,
A time constant circuit consisting of capacitor C11 (usually C11
It is led to the inverting input terminal of the inverter 14 via R12<C11R13). A reference voltage 15 (voltage value ■11) is input to the non-inverting input terminal of the comparator 14.

コンパレータ14の出力は抵抗R14を通してトランジ
スタQ11のベースに接続される。トランジスタQ11
のシレククは出力端子12に接続され、エミッタは接地
される。
The output of comparator 14 is connected to the base of transistor Q11 through resistor R14. Transistor Q11
The signal is connected to the output terminal 12, and the emitter is grounded.

なお、整流電流13は具体的には、半波整流回路(第6
図)や両波整流回路(第7図)が用いられる。第6図は
演算増幅器21と、ダイオードD2、D3及び抵抗R1
9、R20によって構成される半波整流回路であり、第
7図は継続接続された演算増幅器22.23とダイオー
ドD4 、D5及び抵抗R21乃至R25から構成され
る両波整流回路であり、いずれも従来から公知の回路で
あるので、その動作は省略する。
In addition, specifically, the rectified current 13 is a half-wave rectifier circuit (sixth
(Fig. 7) or a double-wave rectifier circuit (Fig. 7) are used. Figure 6 shows the operational amplifier 21, diodes D2, D3 and resistor R1.
9 and R20, and FIG. 7 shows a double-wave rectifier circuit consisting of continuously connected operational amplifiers 22 and 23, diodes D4 and D5, and resistors R21 to R25. Since this is a conventionally known circuit, its operation will be omitted.

かかる構成において、動作について説明する。In this configuration, the operation will be explained.

入力端子11に印加される信号がシステム上のノイズの
みの場合、整流回路13の出力は小さく、従ってコンパ
レータ14の反転入力端子に印加される電圧は非反転入
力端子に印加されているVllより小さくなる。このた
めコンパレータ14の出力は正電圧となり、トランジス
タQ11がオンしてミューティングがかかる。
When the signal applied to the input terminal 11 is only system noise, the output of the rectifier circuit 13 is small, and therefore the voltage applied to the inverting input terminal of the comparator 14 is smaller than Vll applied to the non-inverting input terminal. Become. Therefore, the output of the comparator 14 becomes a positive voltage, turning on the transistor Q11 and applying muting.

また、入力端子11に信号が印加されると整流回路13
の出力が大きくなり、コンパレータ14の反転入力端子
に印加される電圧がVllより大きくなって、コバレー
タ14の出力は負電圧となる。
Furthermore, when a signal is applied to the input terminal 11, the rectifier circuit 13
The output of the comparator 14 becomes larger, the voltage applied to the inverting input terminal of the comparator 14 becomes larger than Vll, and the output of the cobalator 14 becomes a negative voltage.

これによりトランジスタQllはオフし、入力信号は抵
抗R11を通して出力端子12に現れる。
This turns off the transistor Qll, and the input signal appears at the output terminal 12 through the resistor R11.

なお、信号が入力されたときは、トランジスタQ11を
直ちにオフさせ、信号が一時的に途切れた程度ではトラ
ンジスタQ11をオンさせないようにするために、時定
数の設定をC11R12< < C11R13とするの
が一般的である。
In addition, in order to turn off the transistor Q11 immediately when a signal is input and not turn on the transistor Q11 even if the signal is temporarily interrupted, it is recommended to set the time constant as C11R12<<C11R13. Common.

[発明が解決しようとする問題点] 従来のノイズ・ミュート回路は、以上のように構成され
ているので、回路の部品点数が多く、コスト面で不利な
ため、より簡素化された回路が期待されていた。
[Problems to be solved by the invention] Since the conventional noise mute circuit is configured as described above, it has a large number of circuit parts and is disadvantageous in terms of cost, so a simpler circuit is expected. It had been.

E問題を解決するための手段] この発明は、上記のような従来のものの欠点を除去する
ために成されたもので、入力信号を直ちに基準電圧と比
較することによって、簡単な回路構成で安価なノイズ・
ミュート回路を提供することを目的としている。
Means for Solving Problem E] This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and by immediately comparing the input signal with the reference voltage, it can be realized with a simple circuit configuration and at low cost. Noise
It is intended to provide a mute circuit.

[発明の実施例] 以下、この発明の実施例を図に基づいて説明する。第1
図に示す実施例において、1は入力端子であり、抵抗R
1を通して出力端子2に導かれるとともに、コンパレー
タ3の反転入力端子に接続される。コンパレーク3の非
反転入力端子には、基準電圧4(電圧V1 )が接続さ
れる。コンパレーク3の出力にはダイオードD1のカソ
ードが接続され、ダイオードD1の7ノードは抵抗R2
に接続される。抵抗R2の他端は、エミッタが接地され
たトランジスタQ1のベースに接続される。
[Embodiments of the Invention] Hereinafter, embodiments of the present invention will be described based on the drawings. 1st
In the embodiment shown in the figure, 1 is the input terminal, and the resistor R
1 to the output terminal 2, and is also connected to the inverting input terminal of the comparator 3. A reference voltage 4 (voltage V1) is connected to a non-inverting input terminal of the comparator 3. The output of comparator 3 is connected to the cathode of diode D1, and the 7th node of diode D1 is connected to resistor R2.
connected to. The other end of the resistor R2 is connected to the base of a transistor Q1 whose emitter is grounded.

トランジスタQ1のベースと正電源端子5の間には抵抗
R3が接続され、トランジスタQ1のベースとf、7i
源端子6の間にはコンデンサc1が接続される。[・ラ
ンジスタQ1の」レクタは出力端子2に接続される。な
お、抵抗値の設定はR2<<R3とする。
A resistor R3 is connected between the base of the transistor Q1 and the positive power supply terminal 5, and a resistor R3 is connected between the base of the transistor Q1 and the positive power supply terminal 5.
A capacitor c1 is connected between the source terminals 6. The resistor of transistor Q1 is connected to output terminal 2. Note that the resistance value is set to R2<<R3.

かかる構成において、動作について説明する。In this configuration, the operation will be explained.

第1図のA−C点電圧波形を第2図(a)〜(C)に示
す。まず、基t¥雷電圧1は、入力端子1に印加される
システム上のノイズの波高値よりわずかに大ぎな値に設
定する。入力がシステム上のノイズのみの場合、コンパ
レーク3の出力は正電圧となり、ダイオードD1はオフ
し、]・ランジスタQ1には正電源5から抵抗R3を通
してベースffi源1bが供給されてオンづることによ
り、ミューティングがかかる。
The voltage waveforms at point A-C in FIG. 1 are shown in FIGS. 2(a) to 2(C). First, the base t\lightning voltage 1 is set to a value slightly larger than the peak value of the system noise applied to the input terminal 1. When the input is only noise on the system, the output of the comparator 3 becomes a positive voltage, and the diode D1 is turned off.] - The base ffi source 1b is supplied from the positive power supply 5 through the resistor R3 to the transistor Q1, and it turns on. , muting is applied.

入力に信号が含まれると、信@電圧が基準電圧v1を越
えたところでコンパレータ3の出力は負電圧となる。こ
のとき、ダイオードD1がオンしコンデンサC1にチャ
ージされている電荷を引抜く。時定数CI R2は小さ
く設定されているため、コンデンサC1のディスチャー
ジは高速で行なわれる。そして、トランジスタQ1のベ
ースは負電圧となってオフとなり、ミューティングが解
除される。
When a signal is included in the input, the output of the comparator 3 becomes a negative voltage when the signal @ voltage exceeds the reference voltage v1. At this time, the diode D1 turns on and extracts the charge stored in the capacitor C1. Since the time constant CIR2 is set small, the capacitor C1 is discharged at high speed. Then, the base of the transistor Q1 becomes a negative voltage and turns off, canceling muting.

コンパレータ3の出力は、信号によって頻繁に正負に反
転するが、コンデンサC1をチャージする時定数CI 
R3を大きくしであるため、信号が存在する間は、コン
デンサC1を十分にチャージしきらない(すなわちトラ
ンジスタQ1のベースが負のままの状態)うちに、次の
ディスチャージが行なわれることになる。信号が完全に
なくなると、コンデンサC1が徐々にチャージされる。
The output of comparator 3 is frequently reversed to positive or negative depending on the signal, but the time constant CI that charges capacitor C1
Since R3 is made large, the next discharge is performed while the signal is present, before the capacitor C1 is fully charged (that is, the base of the transistor Q1 remains negative). When the signal is completely gone, capacitor C1 is gradually charged.

その結果、トランジスタQ1のベースが正電比となり、
十分なベース電流ibを供給できるようになると、トラ
ンジスタQ1がオンしてミューティングがかかる。
As a result, the base of transistor Q1 has a positive electric ratio,
When a sufficient base current ib can be supplied, the transistor Q1 is turned on and muting is applied.

このように、動作は従来と同等でありながら、回路部品
点数を大幅に削減することが可能となる。
In this way, the number of circuit components can be significantly reduced while the operation is the same as that of the conventional technology.

なお上記実施例では、入力端子に印加された信号と同一
信号を出力し、これがノイズのみのときに出力にミュー
ティングをかける場合を示したが、ミューティングをか
ける箇所は、同一システム内の他の部分であってもよい
ことは勿論である。
Note that in the above embodiment, the same signal as the signal applied to the input terminal is output, and muting is applied to the output when this is only noise. Of course, it may also be a part of .

また、コンパレータ3は、演算増幅器で代用してもよい
。さらに、比較のための基準電圧■1は第3図(a )
のように直列抵抗R4,R5により分圧で与えたり、同
図(b )  (C)のようにヒスノ゛リシスをもたせ
て誤動作を防止したりすることも考えられる。
Further, the comparator 3 may be replaced by an operational amplifier. Furthermore, the reference voltage ■1 for comparison is shown in Figure 3 (a).
It is also conceivable to apply a divided voltage using series resistors R4 and R5, as shown in FIG.

即ち、第3図(b )では、コンパレータ3の非反転入
力と接地間に基準電圧v1を抵抗R7を直列接続すると
共に、コンパレーク3の出力と非反転入力間に抵抗R6
を接続するように構成したものであり、同図(C)は、
同図(a )の構成に更にコンパレータ3の出力と非反
転入力間に抵抗R6を接続したものである。第4図のよ
うに、コンパレータ3の出力側には、グイオードD1に
代えてトランジスタQ2を用いることも可能で、シンパ
レータ3の電流引込み能力が小さいときに有効である。
That is, in FIG. 3(b), a reference voltage v1 is connected in series with a resistor R7 between the non-inverting input of the comparator 3 and the ground, and a resistor R6 is connected between the output of the comparator 3 and the non-inverting input.
The diagram (C) is configured to connect the
In addition to the configuration shown in FIG. 3(a), a resistor R6 is further connected between the output of the comparator 3 and the non-inverting input. As shown in FIG. 4, it is also possible to use a transistor Q2 instead of the diode D1 on the output side of the comparator 3, which is effective when the current drawing ability of the sparator 3 is small.

第4図は、コンパレータ3の出力にトランジスタQ2の
ベースを接続し、エミッタを抵抗R2、コレクタを負電
源6側のコンデン(すC1の端子に接続している。
In FIG. 4, the base of a transistor Q2 is connected to the output of the comparator 3, the emitter is connected to a resistor R2, and the collector is connected to the terminal of a capacitor (C1) on the negative power supply 6 side.

[発明の効果] 以上にように、この発明によれば、入力信号を直ちに基
準電圧と比較するように構成したので、回路構成が簡素
化でき部品点数の大幅削減をはかることができる。この
結果従来のものと性能が変わらず、しかも安価なノイズ
・ミュート回路を提供することができる。
[Effects of the Invention] As described above, according to the present invention, since the input signal is immediately compared with the reference voltage, the circuit configuration can be simplified and the number of parts can be significantly reduced. As a result, it is possible to provide an inexpensive noise muting circuit that has the same performance as conventional circuits.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明に係るノイズ・ミュート回路の実施例
を示す回路図、第2図(a )乃至(C)は第1図回路
の各部波形図、第3図(a )乃至(C)及び第4図は
それぞれ本発明の他の実施例を示す回路図、第5図は従
来のノイズ・ミュート回路を示す回路図、第6図及び第
7図はそれぞれ第5図回路におりる整流回路の実施例を
示す回路図である。 1・・・・・・入力端子 2・・・・・・出力端子 3・・・・・・」ンパレータ 4・・・・・・基準電圧 Dl・・・・・・ダ、イオード Ql・・・・・・トランジスタ 特n出願人 パイオニア株式会社 第1図 第2図 第3図 9M Ru=2xRあ 手続補正書輸発) 昭和61年 2月 7日 特許庁長官 宇賀  第1部 殿 2、発明の名称 ノイズ・ミュート回路 3、補正をする者 事件との関係  特許出願人 住所 〒153  東京都目黒区目黒1丁目4番1@名
m (501)ノ<イオニア株式会社1、明細書3ペ一
ジ5行に記載の 「9.継続接続0.」を 「0.縦続接続0.」に補正します。 2、明Il[116ペ一ジ7行に記載の「0.ベース電
源0.」を [9,ベース電流6.」に補正します。 以上
FIG. 1 is a circuit diagram showing an embodiment of the noise mute circuit according to the present invention, FIGS. 2(a) to (C) are waveform diagrams of various parts of the circuit in FIG. 1, and FIGS. 3(a) to (C) ) and FIG. 4 are circuit diagrams showing other embodiments of the present invention, FIG. 5 is a circuit diagram showing a conventional noise mute circuit, and FIGS. 6 and 7 are circuit diagrams showing the circuit shown in FIG. 5, respectively. FIG. 2 is a circuit diagram showing an example of a rectifier circuit. 1...Input terminal 2...Output terminal 3...' Comparator 4...Reference voltage Dl...Da, Diode Ql... ...Transistor patent applicant Pioneer Co., Ltd. Figure 1 Figure 2 Figure 3 Figure 9M Ru = 2 Name: Noise Mute Circuit 3, Relationship with the person making the amendment Patent applicant address: 1-4-1 Meguro, Meguro-ku, Tokyo 153 @ Nam (501) No<Ionia Co., Ltd. 1, page 3 of the specification Correct "9. Continuous connection 0." written in line 5 to "0. Cascade connection 0." 2. Bright Il ["0. Base power supply 0." written on page 116, line 7] [9. Base current 6. ” will be corrected. that's all

Claims (2)

【特許請求の範囲】[Claims] (1)信号ラインの電圧値と前記信号ライン上において
信号が存在しないときのノイズの波高値よりやや大きく
設定された基準電圧値とを比較するコンパレータと、前
記コンパレータの出力側に接続された時定数回路と、前
記コンパレータ出力と時定数回路との間に設けられ時定
数回路の放電を制御する制御手段と、前記時定数回路の
出力により制御されるミューティングトランジスタとを
備えたことを特徴とするノイズ・ミュート回路。
(1) A comparator that compares the voltage value of the signal line with a reference voltage value set slightly larger than the peak value of noise when no signal is present on the signal line, and a comparator that is connected to the output side of the comparator. A constant circuit, a control means provided between the comparator output and the time constant circuit to control discharge of the time constant circuit, and a muting transistor controlled by the output of the time constant circuit. noise mute circuit.
(2)前記制御手段は、コンパレータ出力と時定数回路
との間に直列接続されたダイオードであることを特徴と
する特許請求の範囲第1項記載のノイズ・ミュート回路
(2) The noise mute circuit according to claim 1, wherein the control means is a diode connected in series between the comparator output and the time constant circuit.
JP26080385A 1985-11-20 1985-11-20 Noise mute circuit Pending JPS62120707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26080385A JPS62120707A (en) 1985-11-20 1985-11-20 Noise mute circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26080385A JPS62120707A (en) 1985-11-20 1985-11-20 Noise mute circuit

Publications (1)

Publication Number Publication Date
JPS62120707A true JPS62120707A (en) 1987-06-02

Family

ID=17352962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26080385A Pending JPS62120707A (en) 1985-11-20 1985-11-20 Noise mute circuit

Country Status (1)

Country Link
JP (1) JPS62120707A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007037144A (en) * 2005-07-27 2007-02-08 Mitac Technology Corp Sound source processing circuit structure and processing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007037144A (en) * 2005-07-27 2007-02-08 Mitac Technology Corp Sound source processing circuit structure and processing method therefor
JP4490952B2 (en) * 2005-07-27 2010-06-30 神基科技股▲ふん▼有限公司 Sound source processing circuit structure and processing method thereof

Similar Documents

Publication Publication Date Title
JPS60215222A (en) Dc power supply circuit
US4304969A (en) Power circuit for loudspeaker telephone
US5196807A (en) Amplifying circuit
JPS62120707A (en) Noise mute circuit
JP3127878B2 (en) Clamp circuit
JP3073408B2 (en) Triangular wave signal clamp circuit
JP3180188B2 (en) Battery charging circuit and battery charger
JPH0419881Y2 (en)
JPH0358508A (en) Amplifier
JPS6031298Y2 (en) Transient noise prevention circuit
JPS6334339Y2 (en)
JPH01106528A (en) Mute circuit
KR950025793A (en) Variable focus voltage circuit and flyback transformer
JPS61131912A (en) Waveform shaping circuit
KR920005041Y1 (en) Apparatus for muting noises by using clipping circuit
JPH01147943A (en) Data reception circuit
JP2540747Y2 (en) Automotive lamp lighting device
JPH04125470A (en) Battery voltage monitoring circuit
JPS643365B2 (en)
JPH1131930A (en) Clamping circuit
JPS6238014A (en) Amplifier circuit with automatic range
JPS60259013A (en) Integration device
JPH0228948B2 (en)
JPH0575363A (en) Smoothing circuit
JPS59151524A (en) Clamp circuit