JPS62113480A - Level shifting circuit - Google Patents

Level shifting circuit

Info

Publication number
JPS62113480A
JPS62113480A JP60254125A JP25412585A JPS62113480A JP S62113480 A JPS62113480 A JP S62113480A JP 60254125 A JP60254125 A JP 60254125A JP 25412585 A JP25412585 A JP 25412585A JP S62113480 A JPS62113480 A JP S62113480A
Authority
JP
Japan
Prior art keywords
circuit
level
transfer gate
bfl
level shifting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60254125A
Other languages
Japanese (ja)
Inventor
Tatsuo Otsuki
達男 大槻
Akio Shimano
嶋野 彰夫
Hiromitsu Kaneko
金子 裕光
Ikuko Aoki
郁子 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60254125A priority Critical patent/JPS62113480A/en
Publication of JPS62113480A publication Critical patent/JPS62113480A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To convert an external input signal into an internal signal level extending over ultra high frequency from DCs stably by providing a transfer gate, a diode clipping circuit, which is cascade-connected to the transfer gate and adjusts signal amplitude, and a level shifting circuit to the diode clipping circuit. CONSTITUTION:A level shifting circuit for converting inputs to TTL/BFL for a GaAs integrated circuit is shown in the figure. A transfer gate 4 limiting currents, a diode clipping circuit 5 limiting amplitude and a level shifting circuit 6 bringing a level to BFL are provided. Since a gate for the transfer gate 4 is connected previously to a point (b) in the figure, it functions as a constant current source, and serves as the controlling of inflow currents from the outside. Since the transfer gate 4 and the diode clipping circuit 5 are formed, external fluctuation is absorbed and signals at a TTL level can be converted stably into a BFL level up to ultra high frequency from DCs. No capacitor is required, thus miniaturizing the whole circuit.

Description

【発明の詳細な説明】 産業上の利用分野 水梵明は、超高速ディシイタル集積回路として用いられ
るG a A S集積回路に利用されるレベル変換回路
に関づるものて′ある。
DETAILED DESCRIPTION OF THE INVENTION A field of industrial application concerns level conversion circuits utilized in GaAS integrated circuits used as ultra-high speed digital integrated circuits.

従来の技術 近年高速データ処理への要求が高まり、GaAs集積回
路が最イ1力候補として考えられ、研究が精力的に進め
られてさている。
BACKGROUND OF THE INVENTION In recent years, the demand for high-speed data processing has increased, and GaAs integrated circuits are considered to be the most promising candidate, and research is being actively carried out.

以下、図面を参照しながら、上述したようなGaAs集
積回路に利用される従来のレベル変換回路について説明
する。
Hereinafter, a conventional level conversion circuit used in the above-mentioned GaAs integrated circuit will be explained with reference to the drawings.

第2図は従来のGaAs集積回路の入力部におけるレベ
ル変換回路を承り−ものである。第2図において、1は
バッファ回路、2はレベルシフト回路、3は結合コンデ
ンサである。
FIG. 2 shows a level conversion circuit at the input section of a conventional GaAs integrated circuit. In FIG. 2, 1 is a buffer circuit, 2 is a level shift circuit, and 3 is a coupling capacitor.

以上のように構成された人力用のレベル変換回路につい
て、以下その動作を説明する。
The operation of the human-powered level conversion circuit configured as described above will be described below.

まず、外部からの入力信号は結合コンデンサ3を通って
そのAC成分がa点に伝達される。−58点は、バッフ
ァ回路1とレベルシフト回路2によって、集積回路内部
で必要なりCレベルまでバイアスされている。このよう
にして、a点では、外部信号のAC成分と、内部回路に
必要なりC成分とが重畳され、外部信号が所定の信号レ
ベルに変換されることになる。
First, an input signal from the outside passes through the coupling capacitor 3, and its AC component is transmitted to point a. The -58 point is biased to the required C level inside the integrated circuit by the buffer circuit 1 and the level shift circuit 2. In this way, at point a, the AC component of the external signal and the C component necessary for the internal circuit are superimposed, and the external signal is converted to a predetermined signal level.

発明が解決しようとする問題点 しかしながら、上記のような従来の構成では、コンデン
奢す結合を用いているため、例えば入力信号がoOO・
・・Oといったように同値が連続した場合、動作が不安
定になるという問題点を有していた。またコンデンサが
集積回路中で大きな面積を占めるという欠点も有してい
た。
Problems to be Solved by the Invention However, in the conventional configuration as described above, since a condensing coupling is used, for example, the input signal is
There was a problem that when the same value continued like O, the operation became unstable. Another disadvantage is that the capacitor occupies a large area in the integrated circuit.

本発明は上記問題点に鑑み、DCから超高周波まで安定
に動作することのできるレベル変換回路を提供するもの
である。
In view of the above problems, the present invention provides a level conversion circuit that can operate stably from DC to ultra-high frequencies.

問題点を解決づるための手段 上記問題点を解決するために、本発明のレベル変換回路
は、外部からの入力信号を受けてその流入電流を制御す
るトランスファーゲートと、このトランスファーゲート
に縦続接続されて信号振幅を調整1yるダイオードクリ
ップ回路と、このダイオードクリップ回路にさらに[続
接続されて信号を所定レベルに調整するレベルシフト回
路とを備えた構成としたものである。
Means for Solving the Problems In order to solve the above problems, the level conversion circuit of the present invention includes a transfer gate that receives an external input signal and controls the inflow current thereof, and a transfer gate that is connected in cascade to the transfer gate. This configuration includes a diode clip circuit that adjusts the signal amplitude by adjusting the signal amplitude, and a level shift circuit that is further connected to the diode clip circuit and adjusts the signal to a predetermined level.

作用 このような構成によると、入力信号はトランスファーゲ
ートにて電流1t、IJ Illされ、かつダイオード
クリップ回路にて振幅制御されるが、この振幅制御によ
り論理動作速度が向上されるとともに内部回路に伝達さ
れる信号振幅が安定化される。また、トランスファーゲ
ートにより流入電流が一定に制御されるため、ダイオー
ドクリップ回路によるクリップ電圧は、極めて安定に制
御される。さらに、上記により安定に波形整形された入
力信号は、レベルシフト回路により所要レベルにレベル
シフトされる。しかも、従来のようなコンデンサを必要
としないため、回路全体が小形化される。
According to this configuration, the input signal is passed through the transfer gate to a current of 1t, and the amplitude is controlled by the diode clip circuit.This amplitude control improves the logic operation speed and also increases the speed of transmission to the internal circuit. signal amplitude is stabilized. Further, since the inflow current is controlled to be constant by the transfer gate, the clip voltage by the diode clip circuit is controlled extremely stably. Further, the input signal whose waveform has been stably shaped as described above is level-shifted to a required level by a level shift circuit. Moreover, since a capacitor unlike the conventional one is not required, the entire circuit can be miniaturized.

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例におけるGaAS集積回路の
TTL/BFL入力変換用のレベル変換回路を示すもの
である。この第1図において、4は電流制限するトラン
スファーゲート、5は振幅制限するダイオードクリップ
回路、6はレベルをBFLにするレベルシフト回路であ
り、これらはこの順に縦続接続されている。
FIG. 1 shows a level conversion circuit for TTL/BFL input conversion of a GaAS integrated circuit in one embodiment of the present invention. In FIG. 1, 4 is a transfer gate that limits current, 5 is a diode clip circuit that limits amplitude, and 6 is a level shift circuit that changes the level to BFL, and these are connected in cascade in this order.

以上のように構成されたTTL/BFL入力変換用のレ
ベル変換回路について、以下その動作を説明する。まず
外部から入力されたTTLレベルの信号は、トランスフ
ァーゲート4を通る。このトランスファーゲート4のゲ
ートは第1図のb点に接続しであるため、定電流源とし
て働き、外部からの流入電流を制御する作用がある。こ
のトランスファーゲート4に接続されているダイオード
クリップ回路5は、振幅を約1.5Vにまで小さくして
論1!l!動作速麿を向上さぜるとともに、内部回路へ
伝達Jる振幅を安定化させるためのものである。なお、
このクリップ電圧は、トランス7戸−ゲート4の作用に
よって流入電流が一定に制御されるため、極めて安定に
1−制御される特長を有する。
The operation of the level conversion circuit for TTL/BFL input conversion configured as described above will be described below. First, a TTL level signal input from the outside passes through the transfer gate 4. Since the gate of this transfer gate 4 is connected to point b in FIG. 1, it functions as a constant current source and has the effect of controlling the inflow current from the outside. The diode clip circuit 5 connected to this transfer gate 4 reduces the amplitude to about 1.5V and makes the logic 1! l! This is to improve the operating speed and to stabilize the amplitude transmitted to the internal circuit. In addition,
This clip voltage has the feature that it is controlled extremely stably because the inflow current is controlled to be constant by the action of the transformer 7 and the gate 4.

以上は入力信号がHighの時の動作であったが、Lo
wへ移行する時にはb点がトランスファーゲート4のド
レインとなるため、そのコンダクタンスは非常に大きく
なり、信号の立ら下り速度は極めて速くなる。レベルシ
フト回路6は上記のように整形された入力信号をB F
 Lレベル(−0,5V〜−2,OV)へレベルシフト
するためのものであり、またバッフ1m能も有する。
The above was the operation when the input signal was High, but when it is Low
When transitioning to w, point b becomes the drain of the transfer gate 4, so its conductance becomes very large and the falling speed of the signal becomes extremely fast. The level shift circuit 6 converts the input signal shaped as described above into B F
It is for level shifting to the L level (-0.5V to -2.OV), and also has a 1m buffer capacity.

以上のように、本実施例によれば、トランスファーゲー
ト4とダイオードクリップ回路5を設けることにより、
TTLレベルの(a号を、外部変動を吸収して極めて安
定に直流から超高周波までBFLレベルに変換すること
ができる。また、従来のようなコンデンサを必要としな
いため、回路全体を小形化することができる。
As described above, according to this embodiment, by providing the transfer gate 4 and the diode clip circuit 5,
It is possible to absorb external fluctuations and convert TTL level (A) to BFL level extremely stably from direct current to ultra-high frequency. Also, because it does not require a capacitor like conventional ones, the entire circuit can be made smaller. be able to.

発明の効果 以上のように本発明は、トランスファーゲート、ダイオ
ードクリップ回路及びレベルシフト回路を縦続接続する
ことにより、外部入力上〇を極めて安定に直流か、ら超
高周波にわたって内部18号レベルに変換することがで
き、その実用的効果は大なるものがある。
Effects of the Invention As described above, the present invention converts external input 〇 extremely stably from direct current to internal No. 18 level over ultra-high frequencies by cascading a transfer gate, a diode clip circuit, and a level shift circuit. It can be done, and its practical effects are great.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるレベル変換回路を示
す回路図、第2図は従来のレベル変換回路を示す回路図
である。 4・・・トランスファーゲート、5・・・ダイオードク
リップ回路、6・・・レベルシフト回路代理人   森
  本  義  弘 第1図 第2図 !
FIG. 1 is a circuit diagram showing a level conversion circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional level conversion circuit. 4...Transfer gate, 5...Diode clip circuit, 6...Level shift circuit Representative Yoshihiro MorimotoFigure 1Figure 2!

Claims (1)

【特許請求の範囲】[Claims] 1、外部からの入力信号を受けてその流入電流を制御す
るトランスファーゲートと、このトランスファーゲート
に縦続接続されて信号振幅を調整するダイオードクリッ
プ回路と、このダイオードクリップ回路にさらに縦続接
続されて信号を所定レベルに調整するレベルシフト回路
とを備えたことを特徴とするレベル変換回路。
1. A transfer gate that receives an input signal from the outside and controls its inflow current, a diode clip circuit that is cascade-connected to this transfer gate to adjust the signal amplitude, and a diode clip circuit that is further cascade-connected to this diode clip circuit to adjust the signal. A level conversion circuit comprising: a level shift circuit for adjusting to a predetermined level.
JP60254125A 1985-11-13 1985-11-13 Level shifting circuit Pending JPS62113480A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60254125A JPS62113480A (en) 1985-11-13 1985-11-13 Level shifting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60254125A JPS62113480A (en) 1985-11-13 1985-11-13 Level shifting circuit

Publications (1)

Publication Number Publication Date
JPS62113480A true JPS62113480A (en) 1987-05-25

Family

ID=17260570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60254125A Pending JPS62113480A (en) 1985-11-13 1985-11-13 Level shifting circuit

Country Status (1)

Country Link
JP (1) JPS62113480A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592108A (en) * 1995-01-20 1997-01-07 Fujitsu Limited Interface circuit adapted for connection to following circuit using metal-semiconductor type transistor
JP2003068980A (en) * 2001-08-29 2003-03-07 Denso Corp Drive circuit of junction fet, semiconductor device, and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592108A (en) * 1995-01-20 1997-01-07 Fujitsu Limited Interface circuit adapted for connection to following circuit using metal-semiconductor type transistor
JP2003068980A (en) * 2001-08-29 2003-03-07 Denso Corp Drive circuit of junction fet, semiconductor device, and its manufacturing method

Similar Documents

Publication Publication Date Title
JP3723957B2 (en) Low voltage, low jitter voltage controlled oscillator
US6275117B1 (en) Circuit and method for controlling an output of a ring oscillator
KR0165538B1 (en) Integrated circuit for signal level converter
US5517148A (en) Low current differential level shifter
US5201009A (en) Signal processor
US5218364A (en) D/a converter with variable biasing resistor
KR930005365A (en) Differential, High Speed, Low Power Emitter Matched Logic Complementary Metal Oxide Semiconductor (ECL-CMOS) Converter
JPS62113480A (en) Level shifting circuit
JPH02305110A (en) Interface receiving circuit and level converting circuit
CN109672428A (en) A kind of relaxor
US4409498A (en) Transient controlled current switch
US4446387A (en) MOS Inverter-buffer circuit having a small input capacitance
EP0641078A1 (en) Ring oscillator circuit for VCO
WO2023065583A1 (en) Radio frequency switch bias voltage feedback control circuit
US4853655A (en) High frequency CMOS oscillator
US6034570A (en) Gallium arsenide voltage-controlled oscillator and oscillator delay cell
EP0318320A2 (en) Electronic oscillator
JP2003229764A (en) Semiconductor integrated circuit
US4626714A (en) Circuit for limiting the deviation of logic voltages
JPS61129916A (en) Delay circuit
US6211660B1 (en) MOS transistor output circuits using PMOS transistors
WO2022096907A1 (en) Resonance-type power conversion device
JP2004080550A (en) Voltage-controlled oscillator
KR100261309B1 (en) Lc resonance type voltage control oscillator
CN108880519B (en) Voltage-controlled capacitive asymmetric delayer