JPS62108637A - Initial program load system - Google Patents
Initial program load systemInfo
- Publication number
- JPS62108637A JPS62108637A JP60249489A JP24948985A JPS62108637A JP S62108637 A JPS62108637 A JP S62108637A JP 60249489 A JP60249489 A JP 60249489A JP 24948985 A JP24948985 A JP 24948985A JP S62108637 A JPS62108637 A JP S62108637A
- Authority
- JP
- Japan
- Prior art keywords
- optical bus
- program
- initial program
- processors
- data communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はイニシャルプログラムロード方式に関し、特に
プログラムのロードる司る制御プロセッサと通信制御プ
ロセッサを多重化された光バスで接続した分散制御型交
換装置に8けるイニシャルプログラムロード方式に関す
る。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an initial program loading system, and in particular to a distributed control switching device in which a control processor that loads a program and a communication control processor are connected via a multiplexed optical bus. This article relates to the initial program loading method in 8.
従来、この種の交換装置は全プロセッサー斉にイニシャ
ルプログラムロードする時も、また交換機能動作時も、
常に1つアクト(ACT)となる光バスにより構成され
、その光パス系の中にプログラムロードを司るアクトと
なる制御グロセッサが1つ存在し、これにより他の通信
制御プロセッサへ1つずつイニシヤルプログラム四−ト
ヲ行っていた。Conventionally, this type of switching device has been used to load the initial program to all processors at the same time, and when the switching function is activated.
Consisting of an optical bus that always serves as one act (ACT), there is one control processor in the optical path system that serves as the act that controls program loading. I was doing the program 4th.
上述した従来のイニシャルプログラムロード方式は、プ
ログラムロードを司る制御プロセッサ1台から1本の光
バスを通じて他のすべての通信制御プロセッサにプログ
ラムロードを行う構成になっているので、全プロセッサ
を順次イニシャルプログラムロードする場合、1つのシ
ステム内に存在する通信制御プロセッサの数が多くなる
と全プロセッサのイニシャルプログラムロードに要する
時間が長くなるという欠点がある。The conventional initial program loading method described above has a configuration in which one control processor in charge of program loading loads programs to all other communication control processors via one optical bus, so all processors are sequentially loaded with the initial program. When loading, there is a drawback that as the number of communication control processors existing in one system increases, the time required to load the initial program to all processors increases.
本発明のイニシャルプログラムロード方式は、複数のデ
ータ通信制御プロセッサと複数のプログラムロード制御
プロセッサとをn重化された光バスで接続してなる分散
制御型交換装置に3いて。The initial program load method of the present invention is implemented in a distributed control switching device in which a plurality of data communication control processors and a plurality of program load control processors are connected by an n-layered optical bus.
前記すべてのデータ通信制御プロセッサを一斉にイニシ
ャルプログラムロードする際にそれぞれ1つの前記プロ
グラムロード制御プロセッサを有するn系の元バスシス
テムを構成し、該各基の光バスに接続された複数の前記
データ通信制御プロセッサへのイニシャルプログラムロ
ードを前記n系の元バスシステムで同時に行っている。When initial program loading is performed on all the data communication control processors at once, an n-based original bus system having one program load control processor is configured, and a plurality of the data communication control processors connected to each optical bus are configured. Initial program loading to the communication control processor is performed at the same time by the original bus system of the n series.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明のイニシャルプログラムロード方式の一
実施例を示す分散制?j4m交換装置のブaッ、り図、
第2図は第1図の分散制御型文型装置に3ける交換機能
動作時のブロック図である。FIG. 1 shows an embodiment of the initial program loading method of the present invention in a distributed system. A diagram of the j4m exchange device,
FIG. 2 is a block diagram of the distributed control type sentence patterning device shown in FIG. 1 when the exchange function is in operation.
第1図に8いて1分散制御型交換装置は、二重化された
0系光バス1O11系光バス11と、これに接続された
プログラムロード制御を司るファイル制御プロセッサ(
以下FCP)FCPo 20゜FCPK 21と、デー
タ通信制御プロセッサ(以下CCP ) CCPo
30 、 CCPi 31、〜CCP、37とからなる
。In FIG. 1, the distributed control type switching device 1 has a redundant 0-system optical bus 1O11-system optical bus 11, and a file control processor (1) connected thereto that controls program loading.
FCPo 20°FCPK 21 and data communication control processor (hereinafter CCP) CCPo
30, CCPi 31, ~CCP, 37.
全CCP、30、〜CCPy 37を一斉にプログラム
ロードするときは、第1図に示すようにO系光バス10
をFePo 20 、CCPl 31 。When loading programs for all CCPs 30 to CCPy 37 at the same time, as shown in FIG.
and FePo 20 , CCPI 31 .
CC’P、33.CCP、35.CCP、37に引込み
、また1系光バス11をFCP121−CCPo 30
.CCPx 32.ecP434゜COP、36に引き
込んで、0系光バスシステムと1系光バスシステムの独
立した2つの光バスシステムを構成する。FOP@
20 、FCPt 21はそれぞれイニシャルプログ
ラムロードに必要なファイルを格納したディスク装置を
有して8す、pcp、ioとF’C’P121により同
時にイニシャルプログラムロードを起動して、全CCP
o30e〜CCP、37ヘイニシヤルプログラムロート
ヲ行う。CC'P, 33. CCP, 35. CCP, 37, and also connect the 1st optical bus 11 to FCP121-CCPo 30
.. CCPx 32. ecP434°COP, 36 to configure two independent optical bus systems: a 0-system optical bus system and a 1-system optical bus system. FOP@
20 and FCPt 21 each have a disk device storing files necessary for initial program loading.
o30e~CCP, perform the 37th initial program rotation.
次に、一般的な交換機能動作を行うとぎは、第2図に示
すようにすべてのプロセッサ、つまりF’CP、20.
FCP、21.CCPO30,〜CCP、37は例えば
0系光バス10を引き込み。Next, as shown in FIG. 2, all the processors, F'CP, 20.
FCP, 21. The CCPOs 30, . . . CCP, 37 draw in the 0-system optical bus 10, for example.
また1系光バス11をバイパスして、0系光バスシステ
ムをアクト系、1系光バスシステムを待機系として交換
処理を行う。In addition, the 1-system optical bus 11 is bypassed, and the exchange process is performed with the 0-system optical bus system as an active system and the 1-system optical bus system as a standby system.
本実施例では、元バスを二重化し各系光バスに4つのC
CPを接縁したものを示したが、これらの数値はシステ
ムの規模に応じて任意に決めてよい。In this embodiment, the original bus is duplicated and each optical bus has four C
Although CPs are shown in the figure, these values may be determined arbitrarily depending on the scale of the system.
以上説明したように本発明は、n重化された光パスシス
テムのすべてのデータ通信制御プロセラサラ−斉にイニ
シャルプログラムロードする際に。As explained above, the present invention is applicable to all data communication control processors of an n-multiplexed optical path system when the initial program is loaded at the same time.
各系光バスジステムにプログラムロードを司るプログラ
ムロード制御プロセッサを接続し、全n系のプログラム
ロード制御プロセッサによって同時にプログラムロード
を起動することにより、1つのグ關グラムロード制御プ
ロセッサでイニシャルプログラムロードするデータ通信
制御プロセッサの数を小さくし、全システムのイニシャ
ルプログラムロードに要する時間を短縮できる効果があ
るつBy connecting a program load control processor that controls program loading to each system optical bus system, and starting program loading simultaneously by all n system program load control processors, data communication that loads the initial program with one programmable program load control processor. This method has the effect of reducing the number of control processors and reducing the time required to load the initial program for the entire system.
第1図は本発明のイニシャルプログラムロード方式の一
実権例を示す分散制御型交換装置のブロック図、第2図
は第1図の分散制御型交換装置における交換機能動作時
のブロック図である。FIG. 1 is a block diagram of a distributed control type switching device showing an example of the initial program loading method of the present invention, and FIG. 2 is a block diagram of the distributed control type switching device of FIG. 1 when the switching function is in operation.
Claims (1)
ード制御プロセッサとをn重化された(nは正の整数)
光バスで接続してなる分散制御型交換装置において、前
記すべてのデータ通信制御プロセッサを一斉にイニシャ
ルプログラムロードする際にそれぞれ1つの前記プログ
ラムロード制御プロセッサを有するn系の光バスシステ
ムを構成し、該各系の光バスに接続された複数の前記デ
ータ通信制御プロセッサへのイニシャルプログラムロー
ドを前記n系の光バスシステムで同時に行うことを特徴
とするイニシャルプログラムロード方式。A plurality of data communication control processors and a plurality of program load control processors are arranged in n layers (n is a positive integer).
In a distributed control switching device connected by an optical bus, an n-type optical bus system having one program load control processor for each of the data communication control processors is configured when an initial program is loaded to all the data communication control processors at once; An initial program loading method characterized in that the n-system optical bus system simultaneously loads an initial program to the plurality of data communication control processors connected to the optical buses of each system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60249489A JPS62108637A (en) | 1985-11-06 | 1985-11-06 | Initial program load system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60249489A JPS62108637A (en) | 1985-11-06 | 1985-11-06 | Initial program load system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62108637A true JPS62108637A (en) | 1987-05-19 |
Family
ID=17193731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60249489A Pending JPS62108637A (en) | 1985-11-06 | 1985-11-06 | Initial program load system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62108637A (en) |
-
1985
- 1985-11-06 JP JP60249489A patent/JPS62108637A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62108637A (en) | Initial program load system | |
JP2815436B2 (en) | Cooperative distributed control system | |
JPH08316957A (en) | Dual network management system | |
JP3061998B2 (en) | Computer fault-tolerant method | |
JPS63118860A (en) | Back-up method for decentralized system | |
JPH0247748A (en) | Data processing system | |
JPH01283657A (en) | Dynamic constitution changing method for input/output control system having cross call function | |
JPS627245A (en) | Terminal communication system for local area network | |
JPH02244242A (en) | Terminal input/output control system | |
JP2985188B2 (en) | Redundant computer system | |
JPH0194469A (en) | Parallel processing system | |
JPS6349872A (en) | Loading system for firmware | |
Bestaoui et al. | Redundancy management in the SCEPTRE2 real-time executive | |
JPH02244229A (en) | System control system | |
JPH0227405A (en) | Programmable controller | |
JPH0228866A (en) | Log-in switching system | |
JPH0295065A (en) | Resource control method for electronic switching system | |
JPS595302A (en) | Plant dispersion controlling method | |
JPH0335342A (en) | Transfer system for inter-independent program take-over information | |
JPH04361456A (en) | Duplicate control circuit | |
JPS6398041A (en) | Input/output retrial control system for peripheral equipment | |
JPH03256132A (en) | Double task system device | |
JPS63298459A (en) | Individual/automatic initial program loading system | |
JPS6033602A (en) | Control system | |
JPH04199315A (en) | Time setting/processing method for computer system |