JPS62105546U - - Google Patents
Info
- Publication number
- JPS62105546U JPS62105546U JP19667885U JP19667885U JPS62105546U JP S62105546 U JPS62105546 U JP S62105546U JP 19667885 U JP19667885 U JP 19667885U JP 19667885 U JP19667885 U JP 19667885U JP S62105546 U JPS62105546 U JP S62105546U
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- program
- reset
- microcomputer
- setting signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図は本考案の実施例を示すブロツク図、第
２図はプログラムの割り付け例を示す図である。 １……マイクロコンピユータ、２……プログラ
ムカウンタ、３……内部回路、４……ウオツチド
ツグタイマ、５……初期設定回路、６……ＯＲゲ
ート、７……プリセツト回路、８……外部端子。
２図はプログラムの割り付け例を示す図である。 １……マイクロコンピユータ、２……プログラ
ムカウンタ、３……内部回路、４……ウオツチド
ツグタイマ、５……初期設定回路、６……ＯＲゲ
ート、７……プリセツト回路、８……外部端子。
Claims (1)
- 実行中のプログラムにより定期的にリセツトさ
れるウオツチドツグタイマを有し、該ウオツチド
ツグタイマのオーバーフロー出力によつてプログ
ラムの暴走を検出し初期状態にリセツトされるマ
イクロコンピユータに於いて、プログラムカウン
タを除く内部回路は、通常の初期設定信号により
所定の状態にリセツトされ、プログラムカウンタ
は、前記初期設定信号と前記ウオツチドツグタイ
マのオーバーフロー出力とで、設定内容が異なる
ことを特徴とするマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19667885U JPS62105546U (ja) | 1985-12-20 | 1985-12-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19667885U JPS62105546U (ja) | 1985-12-20 | 1985-12-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62105546U true JPS62105546U (ja) | 1987-07-06 |
Family
ID=31155718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19667885U Pending JPS62105546U (ja) | 1985-12-20 | 1985-12-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62105546U (ja) |
-
1985
- 1985-12-20 JP JP19667885U patent/JPS62105546U/ja active Pending