JPS62100545U - - Google Patents
Info
- Publication number
- JPS62100545U JPS62100545U JP19381485U JP19381485U JPS62100545U JP S62100545 U JPS62100545 U JP S62100545U JP 19381485 U JP19381485 U JP 19381485U JP 19381485 U JP19381485 U JP 19381485U JP S62100545 U JPS62100545 U JP S62100545U
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- central processing
- initial state
- control device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図は本考案の一実施例のブロツク図、第２
図ａはＣＰＵのＤ１端子から出力されるパルス信
号の波形図、第２図ｂは反転回路５の出力信号の
波形図、第２図ｃは積分回路６の出力信号の波形
図、第２図ｄはナンド回路７の出力信号の波形図
である。 １……ＣＰＵ、２……ＲＡＭ、３……ＲＯＭ、
４……表示器、５……反転回路、６……積分回路
、７……ナンド回路、９……ＷＤＴ、８，１０…
…オア回路、１１，１２……Ｆ．Ｆ回路、１３…
…ＲＥＳレベル検出回路、１４……ＲＥＳ信号発
生回路。
図ａはＣＰＵのＤ１端子から出力されるパルス信
号の波形図、第２図ｂは反転回路５の出力信号の
波形図、第２図ｃは積分回路６の出力信号の波形
図、第２図ｄはナンド回路７の出力信号の波形図
である。 １……ＣＰＵ、２……ＲＡＭ、３……ＲＯＭ、
４……表示器、５……反転回路、６……積分回路
、７……ナンド回路、９……ＷＤＴ、８，１０…
…オア回路、１１，１２……Ｆ．Ｆ回路、１３…
…ＲＥＳレベル検出回路、１４……ＲＥＳ信号発
生回路。
Claims (1)
- 中央処理装置と、該中央処理装置を初期状態に
リセツトするリセツト信号を所定の周期毎に発生
するリセツト装置と、該リセツト装置から前記リ
セツト信号が複数回出力されたときに、前記中央
処理装置を初期状態に保持する制御装置とを備え
たことを特徴とする中央処理装置の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19381485U JPS62100545U (ja) | 1985-12-16 | 1985-12-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19381485U JPS62100545U (ja) | 1985-12-16 | 1985-12-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62100545U true JPS62100545U (ja) | 1987-06-26 |
Family
ID=31150190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19381485U Pending JPS62100545U (ja) | 1985-12-16 | 1985-12-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100545U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255347A (en) * | 1975-10-30 | 1977-05-06 | Nippon Denso Co Ltd | Fail-safe system of control computer |
| JPS5557956A (en) * | 1978-10-25 | 1980-04-30 | Nissan Motor Co Ltd | Malfunction prevention unit of microcomputer |
| JPS5783860A (en) * | 1980-11-14 | 1982-05-25 | Yokogawa Hokushin Electric Corp | Working monitor circuit of processor |
-
1985
- 1985-12-16 JP JP19381485U patent/JPS62100545U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255347A (en) * | 1975-10-30 | 1977-05-06 | Nippon Denso Co Ltd | Fail-safe system of control computer |
| JPS5557956A (en) * | 1978-10-25 | 1980-04-30 | Nissan Motor Co Ltd | Malfunction prevention unit of microcomputer |
| JPS5783860A (en) * | 1980-11-14 | 1982-05-25 | Yokogawa Hokushin Electric Corp | Working monitor circuit of processor |