JPS62100129A - Voltage source circuit - Google Patents

Voltage source circuit

Info

Publication number
JPS62100129A
JPS62100129A JP60237378A JP23737885A JPS62100129A JP S62100129 A JPS62100129 A JP S62100129A JP 60237378 A JP60237378 A JP 60237378A JP 23737885 A JP23737885 A JP 23737885A JP S62100129 A JPS62100129 A JP S62100129A
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
output
voltage source
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60237378A
Other languages
Japanese (ja)
Inventor
実 舘野
修一 宮岡
小高 雅則
荻上 勝巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60237378A priority Critical patent/JPS62100129A/en
Publication of JPS62100129A publication Critical patent/JPS62100129A/en
Pending legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は電源回路技術さらには半導体集積回路内にお
ける基準電圧源回路に適用して特に有効な技術に関する
もので、例えばバイポーラ−CMO8型回路上回路たE
CL (エミッタ結合論理)−RAM (ランダム・ア
クセス・メモリ)やECLゲートアレイなどに利用して
有効な技術に関するものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a power supply circuit technology and a technology that is particularly effective when applied to a reference voltage source circuit in a semiconductor integrated circuit.
It relates to a technology that is effective for use in CL (emitter-coupled logic)-RAM (random access memory), ECL gate arrays, and the like.

〔背景技術〕[Background technology]

例えば、バイポーラ−CMO8型回路上回路たECL−
RAMやECLゲートアレイなどの半導体集積回路装置
では、ECLなとの論理回路とともに、そのECLの動
作基準電圧を与えるための基準電圧源が半導体集積回路
装置内に形成される。
For example, bipolar CMO8 type circuit ECL-
In a semiconductor integrated circuit device such as a RAM or an ECL gate array, a reference voltage source for providing an operating reference voltage for the ECL is formed in the semiconductor integrated circuit device along with a logic circuit such as an ECL.

この基準電圧源は1例えば、株式会社コロナ社発行「集
積回路工学(2)」柳井大義、永田機共著、昭和54年
6月20日発行、23.24頁(バンドギャップ基準電
圧回路)に記載の基準電圧発生回路に出力回路を付けて
構成される。
This reference voltage source is described in 1, for example, "Integrated Circuit Engineering (2)" published by Corona Co., Ltd., co-authored by Daiyoshi Yanai and Kiyoshi Nagata, published June 20, 1971, pages 23 and 24 (Bandgap reference voltage circuit). It consists of a reference voltage generation circuit and an output circuit.

第4図はこの発明に先立って検討された基準電圧源回路
の構成を示す。
FIG. 4 shows the configuration of a reference voltage source circuit studied prior to the present invention.

同図に示す基準電圧源回路1は、ECL−RAMあるい
はバイポーラCMO8型RAMなどの半導体集積回路装
置内に形成されるものであって、電源ライ/3,4から
供給される電源Vcc とVeeから一定電圧の基準電
圧を発生する基準電圧発生回路11と、この基準電圧発
生回路11によって発生された電圧を出力する出力回路
13とを備える。同図におい℃、バイポーラ・トランジ
スタQl 、Q2 、Q3、抵抗R1、R2、R3。
The reference voltage source circuit 1 shown in the figure is formed in a semiconductor integrated circuit device such as an ECL-RAM or a bipolar CMO8-type RAM, and is connected to power supplies Vcc and Vee supplied from power lines /3 and 4. It includes a reference voltage generation circuit 11 that generates a constant reference voltage, and an output circuit 13 that outputs the voltage generated by the reference voltage generation circuit 11. ℃, bipolar transistors Ql, Q2, Q3, and resistors R1, R2, R3.

R4,R5およびコンデンサCoは、いわゆるバンドギ
ャップ型の基準電圧発生回路11を構成する。バイポー
ラ・トランジスタQ4 、Q5 、Q6゜Q7および抵
抗R6は、上記基準電圧発生回路11の出力電位を一定
分だけ移動させるレベルシフト回路12を構成する。バ
イポーラ・トランジスタQBおよび抵抗R7はエミッタ
フォロワ型の出力回路13を構成し、上記レベルシフト
回路12を通して入力される基準電圧を電流増幅して出
力する。
R4, R5 and capacitor Co constitute a so-called band gap type reference voltage generation circuit 11. Bipolar transistors Q4, Q5, Q6, Q7 and resistor R6 constitute a level shift circuit 12 that shifts the output potential of the reference voltage generating circuit 11 by a certain amount. Bipolar transistor QB and resistor R7 constitute an emitter follower type output circuit 13, which amplifies the reference voltage input through the level shift circuit 12 and outputs the amplified current.

上記基準電圧源回路1から出力される基準電圧vbbは
、半導体集積回路装置内のECL2に基準バイアス電圧
として分配される。ECL2は、第4図にその一部を示
すように、それぞれにコレクタ負荷抵抗R11,R12
が接続された一対のバイポーラ・トランジスタQll、
Q12の各エミッタを共通接続し、この共通接続点が定
電流回路21を介してマイナス側電源Veeに接続され
ている。
The reference voltage vbb output from the reference voltage source circuit 1 is distributed as a reference bias voltage to the ECL 2 in the semiconductor integrated circuit device. ECL2 has collector load resistances R11 and R12, respectively, as partially shown in FIG.
a pair of bipolar transistors Qll connected to
The emitters of Q12 are commonly connected, and this common connection point is connected to the negative power supply Vee via a constant current circuit 21.

この場合、ECL2の動作特性、特にその論理入力しき
い値は、片方のバイポーラ・トランジスタQ12のベー
スに与えられる基準電圧vbbに依存する。従って、そ
の基準電圧vbbは、電源VccおよびVeeの電圧変
動などに拘わりなく常に一定のレベルを安定に保つこと
が要求される。
In this case, the operating characteristics of ECL2, in particular its logic input threshold, depend on the reference voltage vbb applied to the base of one bipolar transistor Q12. Therefore, the reference voltage vbb is required to always remain stable at a constant level regardless of voltage fluctuations of the power supplies Vcc and Vee.

しかしながら、上述した基準電圧源回路11を例えば上
記半導体集積回路装置内で形成した場合、次のような問
題を生じるということが本発明者らによって明らかとさ
れた。
However, the inventors have found that when the reference voltage source circuit 11 described above is formed, for example, in the semiconductor integrated circuit device, the following problem occurs.

すなわち、半導体集積回路装置内において、上記基準電
圧源回路11の動作電源VccとVeeは、ECLある
いはBi−CMO8型O8回路の動作電源と共通に与え
られる。従って、そのECLあるいはBi−CMO8型
O8回路によって半導体集積回路装置内における電源電
流が瞬間的に増大することがあると、これによって基準
電圧源回路11の動作電源VccおよびVeeの電圧が
瞬時的に変動することがある。この瞬時的な電源電圧変
動は、例えば、アルミニウム等の半導体集積回路装置内
の配線に寄生する抵抗およびインダクタンスなどによっ
て生じる。このような瞬時的な電源電圧の変動が生じる
と、これに伴って上記基準電圧源回路11から出力され
る基準電圧vbbも瞬時的に変動する。そして、この基
準電圧vbbの変動によってECLなとの論理回路の動
作特性、特にその入力しきい値が変動し、この結果、誤
動作が生じやすくなる、といったような問題が生じやす
くなる。
That is, in the semiconductor integrated circuit device, the operating power supplies Vcc and Vee of the reference voltage source circuit 11 are supplied in common with the operating power supplies of the ECL or Bi-CMO8 type O8 circuit. Therefore, if the power supply current in the semiconductor integrated circuit device increases instantaneously due to the ECL or Bi-CMO8 type O8 circuit, the voltages of the operating power supplies Vcc and Vee of the reference voltage source circuit 11 will instantaneously increase. It may change. This instantaneous power supply voltage fluctuation is caused by, for example, resistance and inductance parasitic in wiring within a semiconductor integrated circuit device made of aluminum or the like. When such an instantaneous fluctuation in the power supply voltage occurs, the reference voltage vbb outputted from the reference voltage source circuit 11 also instantaneously fluctuates accordingly. This variation in the reference voltage vbb causes the operating characteristics of a logic circuit such as an ECL to vary, particularly its input threshold value, and as a result, problems such as malfunctions are likely to occur.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、基準電圧源から出力される基準電圧
を電源電圧の瞬時的な変動に影響されずに安定化させら
れるようにした技術を提供することにある。
An object of the present invention is to provide a technique that can stabilize a reference voltage output from a reference voltage source without being affected by instantaneous fluctuations in the power supply voltage.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものを簡単
に説明すれば、下記のとおりである。
A brief description of typical inventions disclosed in this application is as follows.

すなわち、基準電圧発生回路からの基準電圧を出力回路
で電流増幅して出力させるとともに、その出力回路の入
力側と電源との間にコンデンサを並列に挿入する構成に
よって、上記出力回路から出力される基準電圧を、電源
の瞬時的な変動に拘わらず安定化させられるようにする
、という目的を達成するものである。
That is, the reference voltage from the reference voltage generation circuit is amplified and outputted by the output circuit, and a capacitor is inserted in parallel between the input side of the output circuit and the power supply, so that the reference voltage is output from the output circuit. The purpose of this invention is to stabilize the reference voltage regardless of instantaneous fluctuations in the power supply.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。
Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.

なお、図面において同一符号は同一あるいは相当部分を
示す。
In the drawings, the same reference numerals indicate the same or corresponding parts.

第1図はこの発明による基準電圧源回路の一実施例を示
す。
FIG. 1 shows an embodiment of a reference voltage source circuit according to the present invention.

同図に示す基準電圧源回路11は基本的には第4図に示
したものと同様である。すなわち、同図に示す基準電圧
源回路11は、ECL−RAMあるいはバイポーラ−C
MO8型O8Mなどの半導体集積回路装置内に形成され
るものであって、電源ライン3,4から供給される電源
Vccとveeから一定電圧の基準電圧を発生する基準
電圧発生回路11と、この基準電圧発生回路11によっ
て発生された電圧を出力する出力回路13とを備える。
The reference voltage source circuit 11 shown in the figure is basically the same as that shown in FIG. That is, the reference voltage source circuit 11 shown in the figure is an ECL-RAM or a bipolar-C
A reference voltage generation circuit 11 that is formed in a semiconductor integrated circuit device such as an MO8 type O8M and generates a constant reference voltage from power supplies Vcc and vee supplied from power supply lines 3 and 4; The output circuit 13 includes an output circuit 13 that outputs the voltage generated by the voltage generation circuit 11.

同図において、バイポーラ・トランジスタQ11Q2.
Q3、抵抗R1、R2,R3,R4゜R5およびコンデ
ンサCoは、いわゆるバンドギャップ型の基準電圧発生
回路11を構成する。バイポーラ・トランジスタQ4 
、C5、C6、C7および抵抗R6は、上記基準電圧発
生回路11の出力電圧を一定分だけ移動させるレベルシ
フト回路12を構成する。バイポーラ・トランジスタQ
8および抵抗R7はエミッタ7オロワ型の出力回路13
を構成し、上記レベルシフト回路12を通して入力され
る基準電圧を電流増幅して出力する。この基準電圧源回
路lから出力される基準電圧vbbは、半導体集積回路
装置内のECL2に基準バイアス電圧として分配される
。ECL2は、第4図にその一部を示すように、それぞ
れにコレクタ負荷抵抗R11,R12が接続された一対
のバイポーラ・トランジスタQll、Q12の各エミッ
タを共通接続し、この共通接続点が定電流回路21を介
してマイナス側電源V e eに接続されている。
In the figure, bipolar transistors Q11Q2 .
Q3, resistors R1, R2, R3, R4°R5, and capacitor Co constitute a so-called band gap type reference voltage generating circuit 11. Bipolar transistor Q4
, C5, C6, C7 and resistor R6 constitute a level shift circuit 12 that shifts the output voltage of the reference voltage generating circuit 11 by a certain amount. Bipolar transistor Q
8 and resistor R7 are emitter 7 lower type output circuit 13.
The reference voltage input through the level shift circuit 12 is current-amplified and outputted. The reference voltage vbb outputted from the reference voltage source circuit l is distributed to the ECL2 in the semiconductor integrated circuit device as a reference bias voltage. As part of the ECL2 is shown in FIG. 4, the emitters of a pair of bipolar transistors Qll and Q12, each connected to a collector load resistor R11 and R12, are commonly connected, and this common connection point is a constant current. It is connected to the negative power supply V ee via the circuit 21 .

ここで、第1図に示した基準電圧源回路11では、以上
のような構成に加えて、上記出力回路13の入力側すな
わちバイポーラ・トランジスタQ8のベース側と電源ラ
イン3,4との間にそれぞれコンデンサCI、C2が並
列に挿入されている。このコンデンサCI、C2は、そ
の一方(C1)が上記出力回路13の入力側と電源のプ
ラス側すなわちVccとの間に、その他方(C2)が上
記出力回路13の入力側と電源のマイナス側すなわちV
 e eとの間にそれぞれ並列に接続されている。そし
て、各コンデ/すC1,C2の容量値は、この実施例で
はほぼ同じに揃えられている。
Here, in the reference voltage source circuit 11 shown in FIG. 1, in addition to the above configuration, there is a Capacitors CI and C2 are inserted in parallel, respectively. One of the capacitors CI and C2 (C1) is connected between the input side of the output circuit 13 and the positive side of the power supply, that is, Vcc, and the other (C2) is connected between the input side of the output circuit 13 and the negative side of the power supply. That is, V
ee are connected in parallel with each other. In this embodiment, the capacitance values of the capacitors C1 and C2 are approximately the same.

以上のように、出力回路130入力側と電源Vccおよ
びVeeの間にコンデンサCI、C2をそれぞれ並列に
挿入すると、電源VccおよびVeeの瞬時的な変動は
その並列コンデンサCI。
As described above, when the capacitors CI and C2 are inserted in parallel between the input side of the output circuit 130 and the power supplies Vcc and Vee, the instantaneous fluctuations in the power supplies Vcc and Vee are caused by the parallel capacitor CI.

C2の充放電動作によって平均化され、これによって出
力回路13から出力される基準電圧vbbの変動が抑制
されるようになる。このとき注目すべきことは、そのコ
ンデンサCI、C2が、出力回路13の出力側ではなく
入力側に接続されていることである。出力回路13の出
力側は、多くの論理回路に基準電圧vbbを分配するた
めに低インピーダンスとなっている。しかし、その入力
側は、出力回路13の増幅作用によって相対的に高イン
ピーダンスとなっている。従っ【、上記コンデンサC1
,C2のインビーダンスが高くとも、つまりその静電容
量値が小さくとも、これを出力回路130入力側に接続
することにより、出力回路130入力電圧Minの瞬時
的な変動を十分に小さく抑え込むことができるようにな
る。これによって、その出力側に増幅されて現れる基準
電圧vbbを効果的に安定化させることができるように
なっている。
The voltage is averaged by the charging/discharging operation of C2, thereby suppressing fluctuations in the reference voltage vbb output from the output circuit 13. What should be noted at this time is that the capacitors CI and C2 are connected to the input side of the output circuit 13, not the output side. The output side of the output circuit 13 has low impedance in order to distribute the reference voltage vbb to many logic circuits. However, the input side has a relatively high impedance due to the amplification effect of the output circuit 13. Therefore, the above capacitor C1
, C2 has a high impedance, that is, even if its capacitance value is small, by connecting it to the input side of the output circuit 130, the instantaneous fluctuation in the input voltage Min of the output circuit 130 can be suppressed to a sufficiently small value. You will be able to do this. This makes it possible to effectively stabilize the reference voltage vbb that is amplified and appears on the output side.

さらに、第1図に示した実施例の基準電圧源回路11で
は、上記出力回路130入力側を、2つのコンデンサC
I、C2によって電源のプラス側(Vcc )とマイナ
ス側(Vee)の双方に接続している。これにより、そ
のプラス・マイナスの両電源VccとVeeに共に生じ
る瞬時的な電圧変動は、その2つのコンデンサCI、C
2の中点すなわち上記出力回路130入力側にて、互い
に相殺されるようになる。従って、両電源VccとVe
eに共に生じる互いに逆向きの電圧変動による影響は、
さらに効率的に抑えられるようになる。
Furthermore, in the reference voltage source circuit 11 of the embodiment shown in FIG. 1, the input side of the output circuit 130 is connected to two capacitors C.
It is connected to both the positive side (Vcc) and negative side (Vee) of the power supply by I and C2. As a result, the instantaneous voltage fluctuations that occur in both the positive and negative power supplies Vcc and Vee are absorbed by the two capacitors CI and C.
2, that is, at the input side of the output circuit 130, they cancel each other out. Therefore, both power supplies Vcc and Ve
The effects of voltage fluctuations in opposite directions that occur together on e are:
It can be suppressed even more efficiently.

第2図(a)(b)は、半導体集積回路装置内において
電源電流が瞬時的に増大することによって生じるプラス
・マイナス両電源電圧(、V c cとVee )の変
動状態を互いに時間対応させて示す。また、同図(C)
は、上記コンデンサC1,C2を接続したときの出力基
準電圧vbbの変動状態を示す。さらK、同図(d)は
比較のためのものであって、上記コンデンサCI、C2
を接続しなかった場合の出力基準電圧vbbの変動状態
を示す。同図に示すように、両電源電圧(VccとVe
e )は互いに逆向きに変動するが、この変動は上記コ
ンデンサC1,C2によって相殺されることKより、出
力基準電圧vbbの変動幅ΔVが小さく抑えられるよう
になる。この場合、2つのコンデンサCI。
Figures 2(a) and 2(b) show how the fluctuation states of both the plus and minus power supply voltages (Vcc and Vee) caused by an instantaneous increase in the power supply current in a semiconductor integrated circuit device correspond to each other in time. Shown. Also, the same figure (C)
shows the fluctuation state of the output reference voltage vbb when the capacitors C1 and C2 are connected. Furthermore, the figure (d) is for comparison, and the above capacitors CI, C2
This shows the fluctuation state of the output reference voltage vbb when not connected. As shown in the figure, both power supply voltages (Vcc and Ve
e) fluctuate in opposite directions, but these fluctuations are canceled out by the capacitors C1 and C2, so that the fluctuation range ΔV of the output reference voltage vbb can be suppressed to a small value. In this case, two capacitors CI.

C2は、その容量比が1=1となるように設定されてい
る。この容量比が1:1に近いほど、上述した相殺の効
果が良く現れる。
C2 is set so that its capacity ratio is 1=1. The closer this capacitance ratio is to 1:1, the more the above-mentioned canceling effect appears.

第3図は、第1図に示した回路において、上記コンデン
サCI、C2の容量C(C=CI=02)の大きさくp
F)と出力基準電圧vbbの変動幅△Vの大きさく m
 V )との関係を示す。同図に示すように、上記コン
デンサCI、C2は数pF以下といった小容量値でも顕
著な効果を奏する。従って、半導体集積回路装置内にて
簡単に形成できるような小容量値のコンデンサでも、出
力基準電圧vbbの変動を実用上支障ないところまで確
実に抑えることができる。
FIG. 3 shows the size p of the capacitance C (C=CI=02) of the capacitors CI and C2 in the circuit shown in FIG.
F) and the fluctuation width △V of the output reference voltage vbb. m
V). As shown in the figure, the capacitors CI and C2 have a remarkable effect even with a small capacitance value of several pF or less. Therefore, even with a capacitor having a small capacitance value that can be easily formed within a semiconductor integrated circuit device, fluctuations in the output reference voltage vbb can be reliably suppressed to a point where there is no practical problem.

〔効果〕〔effect〕

(1)  基準電圧発生回路からの基準電圧を出力回路
で電流増幅して出力させるとともに、その出力回路の入
力側と電源との間にコンデンサを並列に挿入することに
よって、上記出力回路から出力される基準電圧を、電源
の瞬時的な変動に拘わらず安定化させることができるよ
うになる、という効果が得られる。
(1) The reference voltage from the reference voltage generation circuit is amplified and outputted by the output circuit, and a capacitor is inserted in parallel between the input side of the output circuit and the power supply to generate the output from the output circuit. This has the effect that the reference voltage that is used can be stabilized regardless of instantaneous fluctuations in the power supply.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、基準電圧発生
源回路を構成するバイポーラ・トランジスタは、その一
部または全部をMOS)ランジスタで構成することもで
きる。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that this invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, part or all of the bipolar transistors forming the reference voltage generation source circuit may be formed from MOS transistors.

〔利用分野〕[Application field]

以上、本発明者によってなされた発明をその背景となっ
た利用分野である半導体集積回路装置内における基準電
圧源回路の技術に適用した場合について説明したが、そ
れに限定されるものでは力く、例えば個別部品によって
構成される電源回置の技術などにも適用できる。
The invention described above is applied to the technology of reference voltage source circuits in semiconductor integrated circuit devices, which is the background field of application of the invention, but the invention is not limited to this, for example. It can also be applied to technology for power supply arrangement made up of individual parts.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明による基準電圧源回路の一漬施例を示
す回路図、 第2図(a)〜(d)はこの発明に係る基準電圧源口に
の動作を説明するための波形チャート、第3図はコンデ
ンサの容量値と動作特性との関係の一例を示すグラフ、 第4図はこの発明以前に検討された基準電圧の回路を示
す回路図である。 1・・・基準電圧源回路、11・・・基準電圧発生回路
13・・・出力回路(エミッタフォロワ型出力回路)V
cc、Vee・・・電源、vbb・・・出力基準電圧、
CI、C2・・・コンデンサ。 ′ 電 “i 〜 舌 θ 電ン ■ 川 θ も
FIG. 1 is a circuit diagram showing an example of the reference voltage source circuit according to the present invention, and FIGS. 2(a) to (d) are waveform charts for explaining the operation of the reference voltage source according to the present invention. , FIG. 3 is a graph showing an example of the relationship between capacitance value and operating characteristics of a capacitor, and FIG. 4 is a circuit diagram showing a reference voltage circuit studied before the present invention. 1... Reference voltage source circuit, 11... Reference voltage generation circuit 13... Output circuit (emitter follower type output circuit) V
cc, Vee...power supply, vbb...output reference voltage,
CI, C2... Capacitor. ′ Electric “i ~ Tongue θ Electric ■ River θ too

Claims (1)

【特許請求の範囲】 1、電源ラインから供給される電源から一定電圧の電圧
を発生する電圧発生回路と、この電圧発生回路によって
発生された電圧を出力する出力回路とを備える電圧源回
路であって、上記出力回路の入力側と電源ラインとの間
にコンデンサを並列に挿入したことを特徴とする電圧源
回路。 2、上記出力回路の入力側と電源のプラス側およびマイ
ナス側にそれぞれにコンデンサを並列に挿入したことを
特徴とする特許請求の範囲第1項記載の電圧源回路。 3、上記出力回路がエミッタフォロワによって構成され
ていることを特徴とする特許請求の範囲第1項または第
2項記載の電圧源回路。
[Claims] 1. A voltage source circuit comprising a voltage generating circuit that generates a constant voltage from a power source supplied from a power line, and an output circuit that outputs the voltage generated by the voltage generating circuit. A voltage source circuit characterized in that a capacitor is inserted in parallel between the input side of the output circuit and a power supply line. 2. The voltage source circuit according to claim 1, wherein capacitors are inserted in parallel to the input side of the output circuit and to the positive and negative sides of the power source, respectively. 3. The voltage source circuit according to claim 1 or 2, wherein the output circuit is constituted by an emitter follower.
JP60237378A 1985-10-25 1985-10-25 Voltage source circuit Pending JPS62100129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60237378A JPS62100129A (en) 1985-10-25 1985-10-25 Voltage source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60237378A JPS62100129A (en) 1985-10-25 1985-10-25 Voltage source circuit

Publications (1)

Publication Number Publication Date
JPS62100129A true JPS62100129A (en) 1987-05-09

Family

ID=17014498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60237378A Pending JPS62100129A (en) 1985-10-25 1985-10-25 Voltage source circuit

Country Status (1)

Country Link
JP (1) JPS62100129A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110809421A (en) * 2017-03-21 2020-02-18 美亚知识产权有限公司 Kitchen utensil and utensil handle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110809421A (en) * 2017-03-21 2020-02-18 美亚知识产权有限公司 Kitchen utensil and utensil handle

Similar Documents

Publication Publication Date Title
TWI295879B (en)
RU2146388C1 (en) Circuit for generation of internal supplying voltage
US4687953A (en) Dynamic ECL line driver circuit
US4931718A (en) CMOS voltage reference
US4626771A (en) ECL slave reference generator
JPS61214807A (en) Amplification circuit
KR900005552B1 (en) Current mirror circuit
JPH0446009B2 (en)
US3437946A (en) Complementary symmetry transistor amplifier circuit employing drive signal limiting means
JPS62100129A (en) Voltage source circuit
US4158179A (en) Amplifier circuit
US5124586A (en) Impedance multiplier
JPH0365716A (en) Constant voltage circuit
US5475338A (en) Active filter circuit of a capacity ground type
JPS61114609A (en) Wide-range amplifier circuit
JP2545374B2 (en) Differential amplifier circuit having constant current source circuit
JPH0421365B2 (en)
JP2902277B2 (en) Emitter follower output current limiting circuit
JPS60152123A (en) Level converting circuit
KR950003354B1 (en) Low offset amplifier
KR20040044581A (en) Internal voltage down converter in semiconductor memory device
JPH023153A (en) Back bias voltage generation circuit
JPH0388009A (en) Semiconductor device
JPH0517695Y2 (en)
KR19990018069A (en) Pre-scaler input stage circuit