JPS6198437A - Input/output control system - Google Patents

Input/output control system

Info

Publication number
JPS6198437A
JPS6198437A JP59219862A JP21986284A JPS6198437A JP S6198437 A JPS6198437 A JP S6198437A JP 59219862 A JP59219862 A JP 59219862A JP 21986284 A JP21986284 A JP 21986284A JP S6198437 A JPS6198437 A JP S6198437A
Authority
JP
Japan
Prior art keywords
magnetic tape
data
main memory
blocks
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59219862A
Other languages
Japanese (ja)
Inventor
Akira Tamaki
玉木 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59219862A priority Critical patent/JPS6198437A/en
Publication of JPS6198437A publication Critical patent/JPS6198437A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the data transfer efficiency without stopping the drive of a magnetic tape despite the generation of an error and by attaining the retrial just with the control of a magnetic tape controller. CONSTITUTION:A certain area of a main memory contains the 1st table which stores effective table length, the next table address, the retry offset value obtained in an error mode, etc. and a dummy table which stores the designation of propriety for use of the table, the designation of propriety for reference to the next table, the number of blocks which are always set at '0', etc. While a magnetic tape controller 107 contains a secondary table which stores a copy of the table stored in the main memory. A central processor 1 writes the contents necessary for said table every time the data on plural blocks are read out of a magnetic disk device 5 to a data buffer 202. Then a dummy table is used to attain the chained tables, and the data are transferred to a magnetic tape device 3 from the device 5. Thus the retrial is possible just with the control of the controller 107 despite the generation of an error.

Description

【発明の詳細な説明】 (産業上の利用分野) 不発明は、入出力制御方式、特に、中央処理装置から出
力された指令に従って、磁気テープ制御装置に記憶され
ているマイクロプログラムを動作させ、主記憶を介して
の磁気ディスク装置とスト+) −ミング機舵を有する
磁気テープ装置間でのファイルの論理的コピー動作を制
御する入出力制御方式に関する。
Detailed Description of the Invention (Industrial Application Field) The invention is an input/output control method, in particular, operating a microprogram stored in a magnetic tape control device according to instructions output from a central processing unit, The present invention relates to an input/output control method for controlling a logical copy operation of files between a magnetic disk device and a magnetic tape device having a recording mechanism via a main memory.

(従来技術) 一般に、マイクロプログラム制御の入出力制御方式は、
中央処理装置(以下CPUと記す。)から出力される指
令に応答して動作する。この指令としてはライト命令や
リード命令がある。従来、入出力装置(以下I10装置
と記す。)とCPU間でデータ転送を行54合、CPU
から入出力制御装置に指令を出すと、入出力制御装置は
この指令を解読し、工0装置に対して必要なコマンドを
送出し、ダイVクトメモリアクセス(以下DMAと記す
。)データ転送の制御を行いデータ転送を行う。データ
転送が終了すると入出力制御装置は動作が終了した旨を
CPUに対して割込みにより通知する。
(Prior art) In general, the input/output control method of microprogram control is
It operates in response to commands output from a central processing unit (hereinafter referred to as CPU). These commands include write commands and read commands. Conventionally, data transfer between an input/output device (hereinafter referred to as an I10 device) and a CPU is performed in 54 rows.
When a command is issued to the input/output control device, the input/output control device decodes this command, sends the necessary command to the device, and performs direct memory access (hereinafter referred to as DMA) data transfer. Performs control and transfers data. When the data transfer is completed, the input/output control device notifies the CPU of the completion of the operation through an interrupt.

次に図面を参照してさらに詳細に説明する。Next, a more detailed explanation will be given with reference to the drawings.

第1図は本発明および従来の入出力制御方式に共通して
適用されるデータ処理システムの7ステム構成図である
。第2図は従来の入出力制御方式に於いて磁気ディスク
装fit(以下DKUと記す。)かうデータ(ファイル
)をリードし、ストリーミング機能を有する磁気テープ
装置(以下MTUと記す。)ヘライトする動作を示した
概念図である。
FIG. 1 is a seven-system configuration diagram of a data processing system commonly applied to the present invention and a conventional input/output control system. Figure 2 shows the operation of reading data (files) from a magnetic disk unit (hereinafter referred to as DKU) and writing to a magnetic tape unit with streaming function (hereinafter referred to as MTU) in a conventional input/output control method. FIG.

従来のDKUとMTU間でのファイルの論理的コピーを
DKUかもMTUへのコピーを例として、第1図および
第2図を参照して説明する。
A conventional logical copy of a file between a DKU and an MTU will be described with reference to FIGS. 1 and 2, taking as an example a copy of a file from a DKU to an MTU.

CPU1からDKU5に対するリード指令が出力   
 !されると、磁気ディスク制御装置(以下DKCと記
す。)4はDKU5に対して必要な情報(ファイル)が
格納されている位置までヘッドを動かすためのシークコ
マンドを送出する。DKU5のシーク報(ファイル)の
先頭を見つげると、DKC4に情報を転送する。DKC
4はDKU5から送られて来た情報をDMAによりCP
UI内の主記憶(図示せず)に転送する。DKC4は必
要な情報を転送し終えるとCPUIに対して割込みを発
生し、 リード動作の終了を通知する。
Read command from CPU1 to DKU5 is output
! Then, the magnetic disk controller (hereinafter referred to as DKC) 4 sends a seek command to the DKU 5 to move the head to a position where necessary information (file) is stored. When looking at the beginning of the seek report (file) in DKU5, the information is transferred to DKC4. DKC
4 uses DMA to CP the information sent from DKU5.
Transfer to main memory (not shown) within the UI. When the DKC4 finishes transferring the necessary information, it generates an interrupt to the CPU to notify the end of the read operation.

CPU1はDKUsのリード動作終了通知を受取ると次
にMTU3に対するライト指令を実行する。
When the CPU 1 receives the notification of completion of the read operation of the DKUs, it next executes a write command to the MTU 3.

磁気テープ制御装置(以下MTCと記す。)2はは磁気
テープの送行を開始し、MTC2より情報を受取りライ
トする。MTC2は必要な情報を転送し終えるとCPU
1に対して割込みを発生し、ライト動作の終了を通知す
る。CPU lは以上の一連の動作を必要なだけ繰返し
行う。
The magnetic tape control device (hereinafter referred to as MTC) 2 starts feeding the magnetic tape, receives information from the MTC 2, and writes the information. When MTC2 finishes transferring the necessary information, the CPU
1, an interrupt is generated to notify the end of the write operation. CPU 1 repeats the above series of operations as many times as necessary.

ところで、一般に、データ処理システムで使用されるD
KUの構成は、周知のように、第3図<a)、(b)に
示すように、複数のディスク板と複数の一\ツドを有し
でおり、ディスク板上のデータ・D記録部分は複数の円
周(以下トラックと記す。)に分割されており、また、
同一トラック上は複数のセクタに分割されている。ソフ
トウェアで取扱われるデータは、第3図(c>、(d)
、(e)で示す様に、最小記録単位をレコードとし、レ
コードの複CIの集合をブロック、ブロックの複数の集
合をファイルと1−て取扱い、DKUS上に記録される
ファイIしは第3図および第4図に示す様に物理的には
連続していたり、或は不連続の位置に記録されている(
論理的に継がっている)。また、一般的にDKU5のシ
ーク時間は平均的に朽30 tn 3を委し・へI’l
 U 3 ’;4”、アクセスする場合、磁気テープを
1ノj止状態iノ受ン走行させるのに平均的に約500
m5を咬する。
By the way, in general, D used in data processing systems
As is well known, the configuration of the KU has a plurality of disk plates and a plurality of disks, as shown in FIGS. 3(a) and (b). is divided into multiple circumferences (hereinafter referred to as tracks), and
The same track is divided into multiple sectors. The data handled by the software is shown in Figure 3 (c>, (d)).
, as shown in (e), the minimum recording unit is a record, a set of multiple CIs of records is treated as a block, and a set of multiple blocks is treated as a file. As shown in Figures 4 and 4, they are physically recorded in consecutive or discontinuous positions (
logically followed). Also, in general, the average seek time of DKU5 is 30 tn 3.
U 3 ';4'', when accessing, it takes about 500 seconds on average to run the magnetic tape for 1 no.
Bit m5.

(発明が解決しようとする問題点) このような従来方式にゴdいては、DKUからΔ■MT
Uへのファイルの論理的コピーの動作ば、シーク動作、
1) K UからCPUへのDMAデ・−夕転送、割込
処理、磁気テープ走行、CPUからMTUへのDMAデ
ータ転送および割込処理がこの順序に繰返し行なわれる
ために、磁気テープの走行に多くの時間を必要とするし
、CPUの負荷が割込処理等の為に非常に重くなるとい
う問題点がある。
(Problem to be solved by the invention) In such a conventional method, from DKU to Δ■MT
For logical copying of a file to U, seek operation,
1) Since DMA data transfer from KU to CPU, interrupt processing, magnetic tape running, DMA data transfer from CPU to MTU and interrupt processing are repeated in this order, magnetic tape running is There are problems in that it requires a lot of time and the load on the CPU becomes very heavy due to interrupt processing and the like.

また、ストリーミング機能を有するMTUにおいては磁
気テープのIRQ(ブロック間のギャップ)を通過中に
、次のブロックのデータ転送を開始する必要が有り、も
しこの開始が遅れると、磁気テープは走行を停止してし
まうためストリーミング機能を発揮できなくなるのでM
は、主記憶にバッファを用意して、非同期なデータ転送
を可能にしていたが、DKUのシーク時間が多いと、デ
ータ転送にやはり遅れが生じ充分な対策とは言1   
  を行っていたが、データ処理システムでは、DKU
を論理的に構造化した領域として使用することが多いの
でファイルの論理的コピーには時間がかかり、さらにC
PUの負荷が重(なるという問題点がある、 したがって、本発明の目的は、CPUの負荷を軽減でき
るとともに、主記憶を介してのDKUとMTU間でのフ
ァイルの論理的コピーをストリーミング機能を損うこと
な(、高速に実行できる人出力制御方式を提供すること
に乙りる。
In addition, in an MTU with a streaming function, it is necessary to start data transfer of the next block while passing through the IRQ (gap between blocks) of the magnetic tape, and if this start is delayed, the magnetic tape will stop running. M
prepared a buffer in the main memory to enable asynchronous data transfer, but if the seek time of DKU is long, data transfer will still be delayed, so this is not a sufficient countermeasure.
However, in the data processing system, DKU
Since it is often used as a logically structured area, logical copying of files takes time and also requires C
There is a problem that the load on the PU becomes heavy.Therefore, the purpose of the present invention is to reduce the load on the CPU and to provide a streaming function for logically copying files between the DKU and MTU via the main memory. Our goal is to provide a human output control method that can be executed at high speed without any loss.

(問題点を解決する定めの手段) そのために、本発明の方式は、ストリーミング機能を有
する磁気テープ装置と磁気ディスク装置間で行なわれる
主記憶を介しての論理的複写動作を制御するための人出
力制御方式において、前記主記憶には、 それぞれが1ブロック分の転送データを格納する複数個
のデータバッファと、 それぞれが有効テーブル長、テーブル使用可否指定、次
テーブルの参照可否指定、ブロック数、カレントブロッ
ク番号、仄テーブルのテーブル長、ヤ ブロック情報、次テーブルアドレスおよびエラー時の再
試行オフセット値を格納する少なくとも1つのテーブル
と、 イ丁効テーブル長、テーブル使用可否指定、次テーブル
の参照可否指定、常時% Q IIのブロック数、次テ
ーブルアドレスおよび次テーブルのテーブル長を格納す
るダミーテーブルとを設け、また、前記磁気テープ制御
装置には、前記主記憶におけるテーブルの一つの写しを
格納するだめの副テーブルを設け、 中央処理装置は前記磁気ディスク装置から複数ブロック
のデータを前記データバッファに読出すごとに前記テー
ブルに前記内容を1込れ必要に応じ前記ダミーテーブル
を使用してテーブルをチェーン化し前記磁気ディスク装
置からの読出を続行するとともに前記磁気テープ制御装
置に書込指令を出し、 前記磁気テープ制御装置は前記書込指令に応答して前記
主記憶のテーブルの内容を前記副テーブルに書込み該副
チーグルの内容に基づいて前記磁気テープ装置に前記デ
ータバッファの内容を書込む ことによって、磁気テープの走行を停止させることなく
、かつエラー発生時に前記磁気テープ制御装置における
制御のみで再試性できるようにしたことを特徴とする。
(Defined Means for Solving the Problems) For this purpose, the system of the present invention provides a system for controlling logical copying operations via the main memory between a magnetic tape device having a streaming function and a magnetic disk device. In the output control method, the main memory includes a plurality of data buffers each storing one block of transfer data, each buffer storing an effective table length, table usage specification, next table reference permission specification, number of blocks, At least one table that stores the current block number, table length of the secondary table, block information, next table address, and retry offset value in the event of an error; effective table length; specification of whether the table can be used; specification of whether the next table can be referenced; , a dummy table for storing the number of blocks of % Q II, the next table address, and the table length of the next table are provided, and the magnetic tape control device is provided with a dummy table for storing a copy of one of the tables in the main memory. A central processing unit stores the contents in the table each time a plurality of blocks of data are read from the magnetic disk device into the data buffer, and chains the table using the dummy table as necessary. read from the magnetic disk device and issue a write command to the magnetic tape controller, and the magnetic tape controller responds to the write command by writing the contents of the table in the main memory into the sub table. By writing the contents of the data buffer to the magnetic tape device based on the contents of the writing sub-cheagle, it is possible to retry without stopping the running of the magnetic tape and only by controlling the magnetic tape control device when an error occurs. It is characterized by being made possible.

(実施例) 次に本発明について図面を参照して詳細に説明する。(Example) Next, the present invention will be explained in detail with reference to the drawings.

第1図と第5図とで本発明の一実施例を示す。An embodiment of the present invention is shown in FIGS. 1 and 5. FIG.

第1図に於て1はCPU、2はMTC,3はMTU、4
はDKC,5はDKU、101はアドレスレジスタ、1
02はデータレジスタ、103はバス制御回路、104
はマイクロプロセッサ。
In Figure 1, 1 is CPU, 2 is MTC, 3 is MTU, 4
is DKC, 5 is DKU, 101 is address register, 1
02 is a data register, 103 is a bus control circuit, 104
is a microprocessor.

105はROM、106はRAM、107はデバイス制
御回路7をそれぞれ示す。第5図に於て、201はアド
レスカウンタ、202はデータバッファ、203はデー
タカウンタ、204は先入先出制御方式のバッファ(以
下FIFOと記す)、205は副御回路をそれぞれ示す
105 is a ROM, 106 is a RAM, and 107 is a device control circuit 7, respectively. In FIG. 5, 201 is an address counter, 202 is a data buffer, 203 is a data counter, 204 is a first-in first-out control buffer (hereinafter referred to as FIFO), and 205 is a sub-control circuit.

第6図はCPUI上の主記憶に展開されるn個のテーブ
ル相互間の関係を示fし、第7図はこのテーブルの楢成
を示す図である。第7図において、SPMタンプエリア
ポインタはエラー時におけるRAM106の丙容馨主6
己憶に転送する時の主記憶の先頭アドレスを示し、有効
テーブル長はテーブル自身のサイズを示し、制御情報エ
リアはテーブル自身の制御状態を示し、ブロック数はテ
ーブル内に含まれているブロック数を示し、オフセット
値はブロック1から動作をスキップする数を示し、カレ
ントブロック番号はMTC2が処理中のブロック番号を
示し、次のテーブルアドレスは1つのテーブルの処理終
了時、次に参照すべきテーブル7ドレスを示し、次のテ
ーブルのテーブル長は次に参照ずべきテーブルのサイズ
を示し、バッファアドレスはそのブロックでのアクセス
すべき主記憶の開始アドレスを示し、レンジはそのブロ
ックでの転送すべきデータ数を示し、残りレンジはその
ブロックの動作終了時の残りのレンジを示し、ステータ
スは、そのブロックの動作終了時のステータスを格納す
る。
FIG. 6 shows the relationship between n tables expanded in the main memory on the CPUI, and FIG. 7 is a diagram showing the organization of this table. In FIG. 7, the SPM tamper area pointer indicates the location of the RAM 106 at the time of error.
Indicates the start address of main memory when transferring to own memory, effective table length indicates the size of the table itself, control information area indicates the control status of the table itself, and number of blocks indicates the number of blocks included in the table. , the offset value indicates the number of operations to be skipped from block 1, the current block number indicates the block number that MTC2 is processing, and the next table address indicates the next table to be referenced when processing of one table is completed. 7 address, the table length of the next table indicates the size of the table to be referenced next, the buffer address indicates the start address of main memory to be accessed in that block, and the range indicates the size of the table to be accessed in that block. The remaining range indicates the remaining range at the end of the operation of the block, and the status stores the status at the end of the operation of the block.

第8図は、テーブルにおける制御情報エリアの詳細の一
例を示した図であり、8g9図はマイクロプロセッサ1
04によってFIFO204に書込まれたテーブルのブ
ロック情報を示1゛。
FIG. 8 is a diagram showing an example of details of the control information area in the table, and FIG. 8g9 is a diagram showing an example of details of the control information area in the table.
Indicates the block information of the table written to the FIFO 204 by 04.

第8図において、参照記号vTbい1〃のときにはこの
テーブルが使用可能であり%O/fのときには使用不可
であることを示し、参照記号TMが一1〃のときにはテ
ーブルチェインがこのテーブルで終りであることを示し
、参照記号CPが気1〃のときにはこのテーブルが正常
に処理終了したことを示し、参照記号ERが一1〃のと
きにはこのテーブルを処理中にエラーが発生したことを
示し、参照記号ITがSS I IIのときにはこのテ
ーブルに設定された値が不適当であることを示す。
In FIG. 8, the reference symbol vTb-1 indicates that this table can be used, and the reference symbol TM indicates that it cannot be used. When the reference symbol TM is -1, the table chain ends with this table. When the reference symbol CP is 1〃, it indicates that this table has been processed normally, and when the reference symbol ER is 11〃, it indicates that an error occurred while processing this table, When the reference symbol IT is SS I II, it indicates that the value set in this table is inappropriate.

らMTU3へのファイルの論理的コピー動作について説
明する。
The operation of logically copying files from to MTU3 will be explained.

先ず、CPU1はDKUsからコピーしたいファ   
 !イルな順次に主記憶に転送する。適当なブロック数
をDKU5から読み出したら、MTU起動をかける為の
テーブルを主記憶上に生成する。テーブル生成が完了す
ると、このテーブルにおける制御情報エリアのVTフラ
グを一1〃にセクトして、MTC2に対してテーブルの
先頭アドレス(第6図のXXX)を指定し起動を行う。
First, CPU1 selects the file you want to copy from DKUs.
! are transferred to main memory in sequential order. After reading an appropriate number of blocks from the DKU 5, a table for activating the MTU is generated on the main memory. When the table generation is completed, the VT flag in the control information area of this table is sectored to 11, and the start address of the table (XXX in FIG. 6) is designated to the MTC 2 to start it.

MTC2は、テーブルの先頭アドレス×x×を受取ると
、マイクロプロセッサ104により、先頭アドレスXX
Xで指定されるテーブルを主記憶より引取り、RAM1
06に格納する。次にこのテーブル内のVTフラグがゝ
1〃であることを確認した後、RAM106内のテーブ
ルのカレントブロック番号エリアと主記憶上のテーブル
のカレントブロック番号エリアにブロック番号S% 1
 /fを誉込むが、この時にテーブルにオフセット値が
指定されていれば、ブロック番号はオフセット値となる
When the MTC 2 receives the starting address XXX of the table, the microprocessor 104 inputs the starting address XX.
Takes the table specified by X from main memory and stores it in RAM1.
Store in 06. Next, after confirming that the VT flag in this table is 1, the block number S% 1 is written in the current block number area of the table in RAM 106 and the current block number area of the table in main memory.
/f, but if an offset value is specified in the table at this time, the block number will be the offset value.

次に、マイクロプロセッサ104は、第9図に示すブロ
ック情報をFIFO204に格納し、制御回路205に
対して転送開始の指示を与える。制御回路205はFI
FO204よりバッファアドレスとレンジを取り出し、
それぞれをアドレスカウンタ201とデータカウンタ2
03にセットし、MITJ3に対してライトコマンドを
送出する。
Next, the microprocessor 104 stores the block information shown in FIG. 9 in the FIFO 204 and gives an instruction to the control circuit 205 to start the transfer. The control circuit 205 is an FI
Take out the buffer address and range from FO204,
address counter 201 and data counter 2, respectively.
03 and sends a write command to MITJ3.

MTU3は磁気テープの走行を開始し、データを受取れ
る状態になると、制御回路205に対してデータ要求を
行う。制@回路205はこのデータ要求を受は取ると、
アドレスカウンタ201からのアドレスを保持するアド
レスレジスタ101と、パス制御回路103との補助に
よって、主記憶→データレジスタ102→データバッフ
ァ202→制御回路205→M T U 3の経路を作
り、テーク転送を行う。このとき、アドレスカウンタ2
01は1バイト転送されるごとに+1され、データカウ
ンタ203は−1される。
The MTU 3 starts running the magnetic tape, and when it becomes ready to receive data, makes a data request to the control circuit 205. When the control @ circuit 205 receives this data request,
With the assistance of the address register 101 that holds the address from the address counter 201 and the path control circuit 103, a path from main memory to data register 102 to data buffer 202 to control circuit 205 to MTU 3 is created to perform take transfer. conduct. At this time, address counter 2
01 is incremented by 1 every time 1 byte is transferred, and the data counter 203 is incremented by 1.

データカウンタ203がTh Q //になると、同1
卸回路205はマイクロプロセッサ104に1ブロツク
転送終了の割込みを発生しくデータカウンタ203がN
Oでも、エラーが発生ずればマイクロプログラムに割込
じ。)エラーが無ければ、 F L F 0204より
次のブロックのバックアドレスとレンジを取り出し、ア
ドレスカウンタ201、データカウンタ203にセット
し、次のブロックの転送をml始する。エラーがMれば
行なわない。
When the data counter 203 reaches Th Q //, the same 1
The wholesale circuit 205 generates an interrupt for the end of one block transfer to the microprocessor 104, and the data counter 203 indicates N.
Even if O, if an error does not occur, interrupt the microprogram. ) If there is no error, take out the back address and range of the next block from FLF 0204, set them in the address counter 201 and data counter 203, and start transferring the next block. If the error is M, do not perform.

一方マイクロプロセッサ104はブロック終了の割込ノ
hを受取ると、終了のステータスを制御回路205より
引取り、ヅ4主記憶上のテーブルのブロックのステータ
スエリアに書込む。また、ステータスにエラーが無けれ
は、RAM106と主記憶上のテーブルのカレントブロ
ック番号エリアを+1する。ステータスにエラーがあれ
は、カレントブロック番号は+1しない。制御回路20
5は、エラーが発生するかすべてのブロックを転送し終
えるまで上記の動作を繰返す。
On the other hand, when the microprocessor 104 receives the block end interrupt h, it receives the end status from the control circuit 205 and writes it into the block status area of the table in the main memory. Further, if there is no error in the status, the current block number area of the table in the RAM 106 and main memory is incremented by one. If there is an error in the status, the current block number will not be incremented by 1. Control circuit 20
5 repeats the above operation until an error occurs or all blocks are transferred.

MTU3は、1つのブロックのライト後は、プロッタ間
のギャップであるiRGを書いているので、このIRQ
を書いている間に次のライトコマンドを受取ると磁気テ
ープの走行を止めることなく連続走行し、データな薔込
む。マイクロプロセッサy      104は、テー
ブルのすべてのブロックヶ処理し終えると、主記憶上の
テーブルの制御情報エリアのCPフラグをセットして(
エラーが発生した場合はERフラグ、またはERフラグ
とITフラグをセットする。)cPuiVc割込む。
After writing one block, MTU3 writes iRG, which is the gap between plotters, so this IRQ
If the next write command is received while the magnetic tape is being written, the magnetic tape will continue to run without stopping, and the data will be written. When the microprocessor y 104 finishes processing all blocks of the table, it sets the CP flag in the control information area of the table in the main memory (
If an error occurs, set the ER flag or the ER flag and the IT flag. ) cPuiVc interrupt.

次にRAM106の次のテーブルアドレスエリアと矢の
テーブルのテーブル長を参照して、仄のテーブルを主記
憶より引取りRA八へ106に格納し、(エラーが発生
した場合、または、制御情報エリアのTMフラグが1に
セットされている場廿は欠のテーブルの参照は行なわな
い。)間係の動作を繰返す。
Next, referring to the next table address area of the RAM 106 and the table length of the arrow table, the second table is retrieved from the main memory and stored in the RA8 106 (if an error occurs, or the control information area (If the TM flag is set to 1, the missing table is not referenced.) The operation of the intermediary is repeated.

一方、CPUIは、八(Te3かも割込みが入ると、既
テーブルの制御情報エリアのERフラグとCPフラグを
チェックし、BR;yラグ−10”でCPフラグ−1の
とぎは既テーブルの更新(又は削除)を行う。ERフラ
グ=11〃のときは、既テーブルのカレントブロック番
号を既テーブルのオフセット値にセットし、カレントブ
ロック番号、ER7ング、ITフラグを%O1/にして
、既テーブルの主記憶上の先頭アドレスをMTC2に指
示し起動       (をかけるだけで、リトライ処
理が行える。
On the other hand, when the CPUI interrupts 8 (Te3), it checks the ER flag and CP flag in the control information area of the existing table, and when the CP flag is set to -1 at BR; y lag -10'', the existing table is updated ( When the ER flag = 11, set the current block number of the existing table to the offset value of the existing table, set the current block number, ER7 ring, and IT flag to %O1/, and delete the existing table. Retry processing can be performed by simply instructing the MTC2 to the start address on the main memory and starting it.

MTC2kt、エラーが発生した場曾、MTU3に対し
てエラーが発生したブロックより2ブロツクのバック指
令を出し、次に1ブロツク前進のコマンドを出して、エ
ラーブロックの先頭に磁気テープを位置決めし、CPU
Iからのコマンドを待つ。また、CPUIはテーブルの
処理状態を、テーブルのカレントブロック番号エリアを
見れば判別できるので、必要が有れば、DKU5からの
ファイルのリードとMTU3へのライトの速度の調整を
それ以降のチェインするテーブルのサイズ、テーブル数
を変更することにより可能となる。以上説明したことは
、DKU5からMTU3へのファイルの論理的コピー動
作の概念図である第10図と、CPU 1−MTC2−
MTU3間の処理の一例を示すフロー図である第11図
と、MTCZ内の処理の一例を示すフロー図である第1
2図とを参照することによって、更に理解が深まるであ
ろう。
When an error occurs, MTC2kt issues a two-block back command to MTU3 from the block where the error occurred, then issues a one-block forward command to position the magnetic tape at the beginning of the error block, and then
Wait for command from I. In addition, the CPU can determine the processing status of the table by looking at the current block number area of the table, so if necessary, it will chain the read speed of the file from DKU5 and the speed of write to MTU3 from then on. This is possible by changing the table size and number of tables. What has been explained above is based on FIG. 10, which is a conceptual diagram of the logical copy operation of files from DKU5 to MTU3, and
FIG. 11 is a flowchart showing an example of processing between MTU3, and FIG. 1 is a flowchart showing an example of processing within MTCZ.
The understanding will be further deepened by referring to Figure 2.

さて、DKU5のシーク時間待ちやシステムの他の装置
の処理のオーバヘッドにより一時的にテーブルのチェー
ンが直結して出来ない場合には、主記憶上に予めエリア
が確保されているダミーテーブルが使用される。第13
図は、ダミーテーブルに格納すべき内存を示し、第14
図はダミーテーブルを使用すること罠より、上述のよう
な場合においてもテーブルのチェーン化を間接的に可能
ならしめる様子を示す。
Now, if a table chain cannot be directly connected temporarily due to DKU5's seek time wait or the processing overhead of other devices in the system, a dummy table whose area is reserved in advance on the main memory is used. Ru. 13th
The figure shows the contents to be stored in the dummy table, and the 14th
The figure shows how tables can be indirectly chained even in the case described above, rather than using a dummy table.

先ず、CPU1は、第14図に示すように、テーブル1
を作成し、MTC2に対してライト起動をかけたいが、
テーブル2のサイズが決まらない場合には、テーブル1
の囁次のテーブルアドレス〃と気次のテーブルのテーブ
ル長〃のエリアに値をセットすることが出来ない。この
ときは、ダミーテーブルのテーブルアドレスとテーブル
長をテーブル1のそれぞれX−次のテーブルアドレス〃
とN次のテーブルのテーブル長〃のエリアにセットし、
ダミーテーブルの制御情報エリアのVTフラグは一〇〃
にしてMTC2に起動をかける。そして、MTC2がテ
ーブル1を処理中にテーブル2のサイズが決定したら、
ダミーテーブルのが次のテーブルアドレス〃と猶次のテ
ーブルのテーブル長〃のエリアにテーブル2のテーブル
アドレスとテーブル長を書込み、制御情報エリアのVT
フラグを負1〃にする。ダミーテーブルのブロック数は
常にSS O1/である。このことにより、テーブル1
とテーブル2のチェーンは取られ、MTU3のストリー
ミング機能を損なうことはな(なる。
First, as shown in FIG.
I want to create a and start write to MTC2, but
If the size of table 2 cannot be determined, table 1
It is not possible to set values in the whisper next table address and table length areas of the next table. In this case, set the table address and table length of the dummy table to the respective X-th table address of table 1.
and set it in the table length area of the Nth table,
The VT flag in the control information area of the dummy table is 10.
and start up MTC2. Then, when the size of table 2 is determined while MTC2 is processing table 1,
Write the table address and table length of table 2 in the dummy table's next table address and table length of the next table, and write the table address and table length of table 2 in the VT of the control information area.
Set the flag to negative 1. The number of blocks in the dummy table is always SSO1/. This results in table 1
and the chains in Table 2 are removed without impairing the streaming functionality of MTU3.

(発明の効果) 本発明によれば、以上に説明したよりな1成の採用によ
って、CPUへの割込みをテーブル内に設定したブロッ
ク数分だけ減らすことができるので、CPUの負荷を軽
減すると共に、ファイルのの論理的コピーを高速に行な
え、また、DKUのシーク時間待ちやシステムの他の装
置の処理のオーバーヘッドのためにテーブルのチェーン
化が直接できないような場合にも、磁気テープの走行を
止めることな(ストリーミング機能を有するMTUの機
能を最大限に発揮させることができるようになるという
効果がある。
(Effects of the Invention) According to the present invention, by employing the simple structure described above, it is possible to reduce the number of interrupts to the CPU by the number of blocks set in the table, thereby reducing the load on the CPU and , it is possible to perform logical copying of files at high speed, and also to use magnetic tape running in cases where table chaining cannot be done directly due to waiting DKU seek time or processing overhead of other devices in the system. (This has the effect of making it possible to maximize the functionality of the MTU, which has a streaming function.)

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来技術と本発明とに共通なシステムイ4成図
、第2図は従来技術に於けるファイルの倫理コピーτ示
L ?Cpl 意図、第3 U(a)(b)FL D 
K U (1)ヘッド、トラック、セクタの礒念図、弔
:3図(C) 、d)<e>はクア・fルの4成し11
ケ34図ばf)KU力・らへITへの論理コピーを示す
図、第5因は本発明の一実施例ゲ示J−ノロツク図、第
6図、J17図、第8図および第13図は本発明の一実
施例におけるテーブルとダミーテーブルの構成図、第9
図はflF’0に格納されるブロック情報の概念図、第
10図、第11図、第12図および第14図は本発明の
一実施例の動作の概念図である。 l・・・・・・CPU、2・・・・・・MTC,3・・
・・・・Δ4TU。 4・・・・・・DKC,5・・・・・・1)KU、10
1・・・・・・アトVスレジスタ、102・・・・・・
データレジスタ、1o3・パ・・・バス制?i1回L 
 l 04・・・・・・マイクロプロセツサ、105・
・・・・・ROM、106・・・・・・RAM。 107・・・・・・デバイス制御回路、201・・・・
・・アドレスカウンタ、202・・・・・・データバク
ファ、  203    1・・・・・・データカウン
タ、204・・・・・・FIFo。 205・・・・・・制御回路。 代理人 弁理士  内 原   音 第S 図 牛7 図 第 7 図 第 8 図 第 77  フ 奉 I3 回
Fig. 1 is a system diagram common to the prior art and the present invention, and Fig. 2 is a diagram showing the ethical copying of files in the prior art. Cpl Intent, 3rd U(a)(b) FL D
K U (1) Memorial diagram of head, track, sector, funeral: Figure 3 (C), d) <e> is the 4th composition of Qua f 11
Figure 34 and f) A diagram showing logical copying to IT from KU, and the fifth factor is a diagram showing an embodiment of the present invention, Figures 6, 17, 8, and 13. The figure is a configuration diagram of a table and a dummy table in an embodiment of the present invention.
The figure is a conceptual diagram of block information stored in flF'0, and FIGS. 10, 11, 12, and 14 are conceptual diagrams of the operation of an embodiment of the present invention. l...CPU, 2...MTC, 3...
...Δ4TU. 4...DKC, 5...1) KU, 10
1...Ato Vs register, 102...
Data register, 1o3, pa... bus system? i1 time L
l 04...Microprocessor, 105.
...ROM, 106...RAM. 107...Device control circuit, 201...
... Address counter, 202 ... Data backup, 203 1 ... Data counter, 204 ... FIFo. 205...Control circuit. Agent Patent Attorney Uchihara On No.S Figure 7 Figure 7 Figure 8 Figure 77 Fuho I3 times

Claims (1)

【特許請求の範囲】 ストリーミング機能を有する磁気テープ装置と磁気ディ
スク装置間で行なわれる主記憶を介しての論理的複写動
作を制御するための入出力制御方式において、前記主記
憶には、 それぞれが1ブロック分の転送データを格納する複数個
のデータバッファと、 それぞれが有効テーブル長、テーブルの使用可否指定、
次テーブルの参照可否指定、ブロック数、カレントブロ
ック番号、次テーブルのテーブル長、ブロック情報、次
テーブルアドレスおよびエラー時の再試行オフセット値
を格納する少なくとも1つのテーブルと、 有効テーブル長、テーブル使用可否指定、次テーブルの
参照可否指定、常時“0”のブロック数、次テーブルア
ドレスおよび次テーブルのテーブル長を格納するダミー
テーブルとを設け、 また、前記磁気テープ制御装置には、前記主記憶におけ
るテーブルの一つの写しを格納するための副テーブルを
設け、 中央処理装置は前記磁気ディスク装置から複数ブロック
のデータを前記データバッファに読出すごとに前記テー
ブルに前記内容を書込んで必要に応じ前記ダミーテーブ
ルを使用してテーブルをチェーン化し前記磁気ディスク
装置からの読出を続行するとともに前記磁気テープ制御
装置に書込指令を出し、 前記磁気テープ制御装置は前記書込指令に応答して前記
主記憶のテーブルの内容を前記副テーブルに書込み該副
テーブルの内容に基づいて前記磁気テープ装置に前記デ
ータバッファの内容を書込む ことによって、磁気テープの走行を停止させることなく
、かつエラー発生時に前記磁気テープ制御装置における
制御のみで再試行できるようにしたことを特徴とする入
出力制御方式。
[Claims] In an input/output control method for controlling a logical copying operation via a main memory performed between a magnetic tape device and a magnetic disk device having a streaming function, each of the main memories includes: Multiple data buffers that store one block of transfer data, each with an effective table length, table usability specification,
At least one table that stores the next table referenceability specification, number of blocks, current block number, table length of the next table, block information, next table address, retry offset value in case of error, effective table length, and table usability. A dummy table is provided for storing the specification, whether or not the next table can be referenced, the number of blocks that are always "0", the next table address, and the table length of the next table. A sub-table is provided for storing one copy of the dummy data, and each time the central processing unit reads a plurality of blocks of data from the magnetic disk device to the data buffer, the central processing unit writes the content to the table and stores one copy of the dummy data as necessary. The table is chained using a table to continue reading from the magnetic disk device and a write command is issued to the magnetic tape control device, and the magnetic tape control device responds to the write command to write the main memory. By writing the contents of the table to the sub-table and writing the contents of the data buffer to the magnetic tape device based on the contents of the sub-table, the magnetic tape can be stored without stopping the running of the magnetic tape and when an error occurs. An input/output control method characterized by being able to perform retrials only by controlling the control device.
JP59219862A 1984-10-19 1984-10-19 Input/output control system Pending JPS6198437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59219862A JPS6198437A (en) 1984-10-19 1984-10-19 Input/output control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59219862A JPS6198437A (en) 1984-10-19 1984-10-19 Input/output control system

Publications (1)

Publication Number Publication Date
JPS6198437A true JPS6198437A (en) 1986-05-16

Family

ID=16742217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59219862A Pending JPS6198437A (en) 1984-10-19 1984-10-19 Input/output control system

Country Status (1)

Country Link
JP (1) JPS6198437A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03118653A (en) * 1989-06-30 1991-05-21 Digital Equip Corp <Dec> Data transfer system in digital data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03118653A (en) * 1989-06-30 1991-05-21 Digital Equip Corp <Dec> Data transfer system in digital data processing system

Similar Documents

Publication Publication Date Title
JP2005275538A (en) Direct memory access control device and method
JPS627572B2 (en)
JPS6198437A (en) Input/output control system
JPH0535415A (en) Information storage device
JP2004206424A (en) Data processing device and data transfer method for data processing device
JPS6198436A (en) Input/output control system
JPH0793101A (en) Data backup device
JPS62128322A (en) Input/output control system
JPS6158032A (en) Input and output control system
JPS58125128A (en) Computer system
JP2007079942A (en) Data recording/reproducing device
JP2953874B2 (en) Magnetic tape device control method for input / output channel device
JPS6253864B2 (en)
JPH04358243A (en) Semiconductor disk device
JP2024037470A (en) Information processing device, information processing method, and information processing program
JP2524620B2 (en) Input / output control method
JPS59172186A (en) Cache memory control system
JPH01144276A (en) System for re-formatting magnetic disk in operating
JPH02122472A (en) Input/output controller
JP2000112669A (en) File controller
JPH01226064A (en) Data transfer circuit
JPH0414127A (en) Data transfer device
JPS62274330A (en) Data saving and re-storing system
JPH02299014A (en) Data copying/comparing system
JPH0434780B2 (en)