JPS6198015A - Source voltage clamping circuit - Google Patents

Source voltage clamping circuit

Info

Publication number
JPS6198015A
JPS6198015A JP21845484A JP21845484A JPS6198015A JP S6198015 A JPS6198015 A JP S6198015A JP 21845484 A JP21845484 A JP 21845484A JP 21845484 A JP21845484 A JP 21845484A JP S6198015 A JPS6198015 A JP S6198015A
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21845484A
Other languages
Japanese (ja)
Inventor
Akira Mizuno
明 水野
Hiroshi Hososaka
細坂 啓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21845484A priority Critical patent/JPS6198015A/en
Publication of JPS6198015A publication Critical patent/JPS6198015A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Logic Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

PURPOSE:To impress a voltage lower than a specific voltage to the active element in a circuit by connecting the emitter of a bipolar transistor (TR), whose collector potential and base potential are fixed respectively to the active element. CONSTITUTION:The collector of the bipolar TRQ1 is grounded and the base is connected to a constant voltage circuit 31, so the collector potential and emitter potential are fixed. When a negative-side source voltage Vcc is not so high (V1<V2+VD1+VD2), the TRQ1 is off and the voltage clamping circuit 3 does not operate, so that V1 varies following up a negative-side source voltage VEE together with a reference voltage VCS. When the negative-side source voltage VEE rises, TRQ1 turns on and the voltage V1 is clamped and limited to below V2+VD1+VD2, where VD1 and VD2 are forward voltage drops across diodes D1 and D2.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、電源電圧クランプ回路、たとえば、高度に
微細化された半導体集積回路装置内におい℃、回路内の
能動素子に電源から印加される電圧が該素子の耐圧を越
えないように制限するのに利用し℃有効な技術に関する
ものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a power supply voltage clamp circuit, for example, in a highly miniaturized semiconductor integrated circuit device, the voltage applied from the power supply to the active elements in the circuit is This relates to an effective technique that can be used to limit the breakdown voltage of an element so as not to exceed it.

〔背景技術〕[Background technology]

例えば1982年11月22日に日経マグロウヒル社刊
行の日経エレクトロニクス誌179〜194頁に記載さ
れているように、バイポーラ型IC(半導体集積回路装
置)においても、MO5型ICと同様、その微細化が進
んでいる。
For example, as described in the Nikkei Electronics magazine published by Nikkei McGraw-Hill on November 22, 1982, on pages 179 to 194, the miniaturization of bipolar ICs (semiconductor integrated circuit devices), as well as MO5 ICs, is It's progressing.

ところで、ICの微細化が進むと、個々の素子における
寸法の縮小によって、その耐圧が低下してくる。このた
め、今までの定格を維持することが困難になってくる。
By the way, as ICs become more miniaturized, their breakdown voltages decrease due to the reduction in the dimensions of individual elements. This makes it difficult to maintain the current ratings.

例えば、第2図(a)は産業用IJ ニアICやインタ
ーフェイス用ICなどにおいて良く使用されている電流
スイッチ回路を示す。また、同図(b)はその一部にお
ける動作特性を示す。
For example, FIG. 2(a) shows a current switch circuit commonly used in industrial IJ near ICs, interface ICs, and the like. In addition, FIG. 6(b) shows the operating characteristics of a portion thereof.

同図(a)に示す電流スイッチ回路1は差動型層幅回路
の入力回路をなし、バイポーラトランジスタQa、Qb
、Qcおよび抵抗Ra、Rh、Reなどによりて構成さ
れ、正側電源VCCと負側電源VEE との間で動作す
る。そして、2つの入力inA、inBの差が増幅され
て出力されるようになっている。
The current switch circuit 1 shown in FIG.
, Qc and resistors Ra, Rh, Re, etc., and operates between the positive power supply VCC and the negative power supply VEE. Then, the difference between the two inputs inA and inB is amplified and output.

ここで、トランジスタQa、Qbの各コレクタはそれぞ
れに負荷抵抗Ra 、Rbを介して正側電源vcc に
接続される。また、トランジスタQa。
Here, the collectors of transistors Qa and Qb are connected to the positive power supply vcc via load resistors Ra and Rb, respectively. Moreover, the transistor Qa.

Qbの各エミッタは共通接続される。そして、この共通
エミッタがトランジスタQcおよび抵抗Reを介して負
側電源V。に接続される。
Each emitter of Qb is connected in common. This common emitter is connected to the negative power supply V via the transistor Qc and the resistor Re. connected to.

トランジスタQcのベースには、基準電圧発生回路2か
らの基準電圧■。Sが与えられる。この基準電圧V。8
は、同図Φ)に示すように、負側電源VIE に対して
ほぼ一定の電位差を保つように発生される。これにより
、トランジスタQcには、その基準電圧VCS  と抵
抗Reとによって定められる一定の電流が流れる。つま
り、トランジスタQcと抵抗Reは定電流回路をなす。
The base of the transistor Qc is supplied with a reference voltage ■ from the reference voltage generating circuit 2. S is given. This reference voltage V. 8
is generated so as to maintain a substantially constant potential difference with respect to the negative power supply VIE, as shown in Φ) in the figure. As a result, a constant current determined by the reference voltage VCS and the resistor Re flows through the transistor Qc. In other words, the transistor Qc and the resistor Re form a constant current circuit.

ところで、第2図に示したごとき回路1を、例えば最小
寸法が3μm以下に微細加工された高密度半導体集積回
路装置に形成すると、各トランジスタQa、Qb、Qc
のコレクタ・エミッタ間の耐圧はそれぞれ7V程度しか
得られなくなる。このように耐圧の低いトランジスタを
用いた回路1に従来から一般に慣用されている定格を適
用すると、その定格の範囲内でもトランジスタの耐圧を
越えるようになってしまう、という問題点が生じるとい
うことが本発明者によって明らかとされた。
By the way, when the circuit 1 shown in FIG. 2 is formed in a high-density semiconductor integrated circuit device microfabricated to have a minimum dimension of 3 μm or less, each transistor Qa, Qb, Qc
The breakdown voltage between the collector and emitter of the transistor is only about 7V. If a conventional rating is applied to the circuit 1 using a transistor with a low breakdown voltage, the problem arises that the breakdown voltage of the transistor will be exceeded even within the range of the rating. It was clarified by the present inventor.

ちなみに、第2図(a)の回路1において、最大定格を
v、、=+’;zv、v、、= −’yvとt、、さら
にinA、inBをそれぞれ±3vまで許容したとする
Incidentally, in the circuit 1 of FIG. 2(a), it is assumed that the maximum ratings are v, .=+';zv, v, .

すると、トランジスタQa 、Qbの各コレクタ・エミ
ッタ間にはそれぞれ、最大110.8V (Qa。
Then, a maximum voltage of 110.8V (Qa.

Qbの各ベース・エミッタ間電圧VBE をそれぞれ0
.8vとして計算)程度の電圧が印加されてしまう。
Each base-emitter voltage VBE of Qb is set to 0.
.. A voltage of approximately 8V (calculated as 8V) is applied.

また、トランジスタQcについては、同図Φ)に示すよ
うに、そのエミッタにおける電圧v1が上記基準電圧V
C8とともに負側電源VE[に追従して変化するため、
そのコレクタ・エミッタ間にも9V程度の電圧が印加さ
れてしまう。
Regarding the transistor Qc, as shown in Φ) in the same figure, the voltage v1 at its emitter is the reference voltage V1.
Because it changes along with C8 to follow the negative power supply VE[,
A voltage of about 9V is also applied between the collector and emitter.

従って、トランジスタQa 、Qb 、Qcの耐圧が7
.0 V程度だと、上記の最大定格には到底耐えられな
くなる、という問題が生じる。
Therefore, the breakdown voltage of transistors Qa, Qb, and Qc is 7
.. If it is about 0 V, a problem arises in that it cannot withstand the maximum rating mentioned above.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、例えば微細加工された半導体集積回
路装置において、比較的簡単な構成でもって、回路内の
能動素子に電源から印加される電圧を該素子の耐圧の範
囲内に確実に制限することができ、これにより上記回路
に大きな最大定格を許容させることができるようにした
電源電圧クランプ回路技術を提供するものである。
An object of the present invention is to reliably limit the voltage applied from a power supply to an active element in a circuit within the withstand voltage range of the element, with a relatively simple configuration, for example, in a microfabricated semiconductor integrated circuit device. The present invention provides a power supply voltage clamp circuit technology that allows the circuit to have a large maximum rating.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、コレクタ電位とベース電位がそれぞれに固定
されたバイポーラ)ランジスタのエミッタを回路内の能
動素子に接続することにより、上記能動素子への印加電
圧を所定電圧以下に制限し、これにより上記回路に大き
な最大定格を許容させられるようにする、という目的を
達成するものである。
In other words, by connecting the emitter of a bipolar transistor (with its collector potential and base potential fixed respectively) to an active element in the circuit, the voltage applied to the active element is limited to a predetermined voltage or less. This achieves the purpose of allowing large maximum ratings.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。
Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.

なお、図面において同一符号は同一あるいは相当部分を
示す。
In the drawings, the same reference numerals indicate the same or corresponding parts.

第1図(a)はこの発明による電源電圧クランプ回路の
一実施例を示す。また、同図(b)はその要部における
動作特性を示す。
FIG. 1(a) shows an embodiment of a power supply voltage clamp circuit according to the present invention. In addition, FIG. 6(b) shows the operating characteristics of the main part.

同図(a)に示す電源電圧クランプ回路3は、高度に微
細加工された半導体集積回路装置内に形成されて、該装
置内に同時に形成された回路1内の能動素子に電源から
印加される電圧v1を所定電圧以下に制限する。そして
、これによって回路1に大きな最大定格をもたせること
ができるよ5になっている。
The power supply voltage clamp circuit 3 shown in FIG. 3A is formed within a highly microfabricated semiconductor integrated circuit device, and is applied from a power source to active elements within a circuit 1 formed simultaneously within the device. The voltage v1 is limited to a predetermined voltage or less. 5, which allows circuit 1 to have a large maximum rating.

先ず、上記電源電圧クランプ回路3が適用される回路1
について説明する。
First, a circuit 1 to which the power supply voltage clamp circuit 3 is applied
I will explain about it.

この回路1は、例えば産業用IJ ニアICやインター
フェイス用ICなどにおいて良(使用されている電流ス
イッチ回路である。この電流スイッチ回路1は差動型増
幅回路の入力回路をなす。この回路1は、能動素子であ
るバイポーラトランジスタQa、Qb、Qcおよび受動
素子で、ある抵抗Ra、Rb、Reなどによって構成さ
れ、正側電源VCCと負側電源V、との間で動作する。
This circuit 1 is a current switch circuit that is used in, for example, industrial IJ near ICs and interface ICs. This current switch circuit 1 forms the input circuit of a differential amplifier circuit. , bipolar transistors Qa, Qb, Qc as active elements, and passive elements such as certain resistors Ra, Rb, Re, etc., and operate between the positive side power supply VCC and the negative side power supply V.

そして、2つのinA、inBの差が増幅されて出力さ
れるようになっている。
Then, the difference between the two inA and inB is amplified and output.

ここで、トランジスタQa、Qbの各コレクタはそれぞ
れに負荷抵抗Ra、Rbを介して正側電源VCCに接続
される。また、トランジスタQa+Qbの各エミッタは
共通接続される。そして、この共通エミッタがトランジ
スタQcおよび抵抗Reを介して負側電源■■に接続さ
れる。
Here, the collectors of transistors Qa and Qb are connected to the positive power supply VCC via load resistors Ra and Rb, respectively. Furthermore, the emitters of transistors Qa+Qb are commonly connected. This common emitter is connected to the negative power supply (■) via the transistor Qc and the resistor Re.

トランジスタQcのベースには、基準電圧発生回路2か
らの基準電圧V。8が与えられる。この基準電圧VC8
は、同図(b)に示すように、負側電源vEEに対して
ほぼ一定の電位差を保つように発生される。これにより
、トランジスタQcには、その基準電圧VC8と抵抗R
eとによって定められる一定の電流が流れる。つまり、
トランジスタQcと抵抗Reは定電流回路をなす。
A reference voltage V from the reference voltage generation circuit 2 is applied to the base of the transistor Qc. 8 is given. This reference voltage VC8
is generated so as to maintain a substantially constant potential difference with respect to the negative power supply vEE, as shown in FIG. As a result, transistor Qc has its reference voltage VC8 and resistor R
A constant current defined by e flows. In other words,
Transistor Qc and resistor Re form a constant current circuit.

次に、上記電源電圧クランプ回路3について説明する。Next, the power supply voltage clamp circuit 3 will be explained.

   。   .

この電源電圧クランプ回路3は、コレクタ電位とベース
電位がそれぞれに固定されたバイポーラトランジスタQ
lを有する。そして、このバイポーラトランジスタQ1
のエミッタを上記回路1内の能動素子すなわちバイポー
ラトランジスタQcに接続することによケ、該バイポー
ラトランジスタQcに電源V■から印加される電圧v1
を所定以下に制限するように動作する。この実施例では
、上記バイポーラトランジスタQ1のコレクタが接地電
位に接続される。これとともに、そのベースには、上記
回路1内の印加電圧v1と同極性の一定電圧■2が与え
られるようになっている。
This power supply voltage clamp circuit 3 consists of a bipolar transistor Q whose collector potential and base potential are each fixed.
It has l. And this bipolar transistor Q1
By connecting the emitter of the circuit 1 to the active element in the circuit 1, that is, the bipolar transistor Qc, the voltage v1 applied to the bipolar transistor Qc from the power supply V
It operates to limit the amount below a predetermined value. In this embodiment, the collector of the bipolar transistor Q1 is connected to ground potential. At the same time, a constant voltage 2 having the same polarity as the applied voltage v1 in the circuit 1 is applied to its base.

実施例について、さらに詳細に説明すると、上記バイポ
ーラトランジスタQ1のエミッタは、ダイオードD1.
D2の順方向を直列に介して上記電流スイッチ回路1の
バイポーラトランジスタQcのエミッタに接続されてい
る。また、このバイポーラトランジスタQ1のベースに
一定電圧v2を与える定電圧回路31が設けられている
To explain the embodiment in more detail, the emitter of the bipolar transistor Q1 is connected to a diode D1.
It is connected to the emitter of the bipolar transistor Qc of the current switch circuit 1 through the forward direction of D2 in series. Further, a constant voltage circuit 31 is provided that applies a constant voltage v2 to the base of this bipolar transistor Q1.

定電圧回路31は、バイポーラトランジスタQ2と抵抗
R1,R2によって構成される。バイポーラトランジス
タQ2は、そのコレクタが抵抗R1を直列に介して接地
電位に接続されている。
The constant voltage circuit 31 is composed of a bipolar transistor Q2 and resistors R1 and R2. The collector of the bipolar transistor Q2 is connected to the ground potential through the resistor R1 in series.

また、そのエミッタは抵抗R2を直列に介し工員側電源
Vlilil に接続されている。さらに、そのバイポ
ーラトランジスタQ2のベースに上記基準電圧VC8が
与えられるよ5になっている。
Further, its emitter is connected to the worker side power supply Vlilil through a resistor R2 in series. Further, the reference voltage VC8 is applied to the base of the bipolar transistor Q2.

これにより、バイポーラトランジスタQ2には、基準電
圧VC8と抵抗R2とによって定められる一定電流が流
れる。この一定電流は接地電位から抵抗R1を経て流れ
る。従って、この抵抗R1の両端には、接地電位に対す
る電位差が一定に固定された定電圧v2が生じる。この
一定電圧■2が上記バイポーラトランジスタQ1のベー
スに与えられるようになっている。
As a result, a constant current determined by the reference voltage VC8 and the resistor R2 flows through the bipolar transistor Q2. This constant current flows from ground potential through resistor R1. Therefore, a constant voltage v2 with a fixed potential difference with respect to the ground potential is generated across the resistor R1. This constant voltage 2 is applied to the base of the bipolar transistor Q1.

次に動作について説明する。Next, the operation will be explained.

先ず、負側電源VCCの電圧がそれほど高くない場合、
すなわちトランジスタQcのエミッタにおける電圧v1
の値が、トランジスタQ1のベースにおける電圧■2に
該トランジスタQ1のベース・エミッタ間降下電圧分と
上記ダイオードD1゜D2の順方向降下電圧分を加えた
値よりも小さい場合は、トランジスタQ1がOFF  
(非導通)状態を保つ。この状態では、電圧クランプ回
路3は動作しない。従って、トランジスタQcのエミッ
タにおける電圧■1は、第1図(b)に部分的に示すよ
うに、上記基準電圧VC8とともに負側電源VEE の
電圧に追従して変化する。
First, if the voltage of the negative side power supply VCC is not so high,
That is, the voltage v1 at the emitter of transistor Qc
If the value of is smaller than the sum of the voltage (2) at the base of the transistor Q1, the voltage drop between the base and emitter of the transistor Q1, and the forward voltage drop of the diode D1゜D2, the transistor Q1 is turned off.
(non-conducting) state is maintained. In this state, the voltage clamp circuit 3 does not operate. Therefore, the voltage 1 at the emitter of the transistor Qc changes along with the reference voltage VC8, following the voltage of the negative power supply VEE, as partially shown in FIG. 1(b).

他方、負側電源Vゆの電圧が高くなって、トランジスタ
Qcのエミッタにおける電圧■1の値が、トランジスタ
Q1のベースにおける電圧■2に該トランジスタQ1の
ベース・エミッタ間降下電圧分と上記ダイオードDI、
D2の順方向降下電圧分を加えた値よりも大きくなると
、トランジスタQ1が導通動作するようになる。これに
より、第1図(b)に示すように、トランジスタQcの
エミッタにおける電圧■1がクランプされる。結局、ト
ランジスタQcのエミッタに電源VIEから印加される
電圧v1は、トランジスタQ1のベースにおける電圧v
2に該トランジスタQ1のベース・エミッタ間降下電圧
分と上記ダイオードDI、D2の順方向降下電圧分を加
えた値以下に制限されるようになる。そして、そのクラ
ンプ値は、上記抵抗R1,R2のそれぞれの値あるいは
上記ダイオードDI、D2の直列接続数によって任意に
設定することができる。
On the other hand, the voltage on the negative side power supply V increases, and the value of the voltage (1) at the emitter of the transistor Qc increases to the voltage (2) at the base of the transistor Q1 plus the voltage drop between the base and emitter of the transistor Q1 and the diode DI. ,
When the voltage becomes larger than the sum of the forward voltage drop of D2, the transistor Q1 becomes conductive. As a result, the voltage 1 at the emitter of the transistor Qc is clamped, as shown in FIG. 1(b). As a result, the voltage v1 applied from the power supply VIE to the emitter of transistor Qc is equal to the voltage v1 at the base of transistor Q1.
2 plus the voltage drop between the base and emitter of the transistor Q1 and the forward voltage drop of the diodes DI and D2. The clamp value can be arbitrarily set by the respective values of the resistors R1 and R2 or the number of series connections of the diodes DI and D2.

以上のようにして、トランジスタQcのコレクタ・エミ
ッタ間にかかる電圧がその耐圧を越えないようにするこ
とができる。これにともなって、トランジスタQa、Q
bの各コレクタ・エミッタ間にそれぞれ印加される電圧
も所定以下に制限することができるようになる。これに
より、外部的には大きな最大定格を許容しつつ、回路1
内のトランジスタQa、Qb、Qcの各コレクタ・エミ
ッタ間にそれぞれかかる電圧を、その耐圧(約7■)の
範囲内に確実に押さえることができるよう九なる。
In the manner described above, it is possible to prevent the voltage applied between the collector and emitter of the transistor Qc from exceeding its breakdown voltage. Along with this, transistors Qa, Q
The voltages applied between the respective collectors and emitters of b can also be limited to below a predetermined value. This allows the circuit 1 while allowing a large maximum rating externally.
The voltages applied between the collectors and emitters of the transistors Qa, Qb, and Qc within the circuit can be reliably kept within the range of their withstand voltages (approximately 7 cm).

〔効果〕〔effect〕

(1)  コレクタ電位とベース電位がそれぞれに固定
されたバイポーラトランジスタのエミッタを回路内の能
動素子に接続することにより、上記能動素子に電源から
印加される電圧を所定電圧以下に制限することができ、
これにより上記回路に大きな最大定格を許容させること
ができる、という効果が得られる。
(1) By connecting the emitter of a bipolar transistor whose collector potential and base potential are each fixed to an active element in the circuit, the voltage applied from the power supply to the active element can be limited to a predetermined voltage or less. ,
This has the effect of allowing the circuit to have a large maximum rating.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、定電圧回路
31はダイオードなどの定電圧素子を用いて構成しても
よい。また、電源電圧クランプ回路3は複数の回路で共
用することができる。
Although the invention made by the present inventor has been specifically explained above based on examples, it goes without saying that this invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Nor. For example, the constant voltage circuit 31 may be configured using a constant voltage element such as a diode. Further, the power supply voltage clamp circuit 3 can be shared by a plurality of circuits.

〔利用分野〕[Application field]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である高密度バイポーラ型
半導体集積回路装置に適用した場合について説明したが
、それに限定されるものではなく、例えば、バイポーラ
素子とMO8素子が混在して形成される、Bi−MO8
型半導体集積回路装置などにも適用できる。少なくとも
回路内の印加電圧を所定以下に制限する必要がある条件
のものには適用できる。
In the above explanation, the invention made by the present inventor was mainly applied to a high-density bipolar type semiconductor integrated circuit device, which is the background field of application, but the invention is not limited thereto. Bi-MO8 element and MO8 element are mixedly formed.
It can also be applied to type semiconductor integrated circuit devices. It can be applied at least to conditions where it is necessary to limit the applied voltage within the circuit to a predetermined value or less.

例をその一部における動作特性とともに示す図である。FIG. 3 is a diagram illustrating an example along with operating characteristics of a part thereof.

1・・・回路、2・・・基準電圧VC8の発生回路、3
・・・電源電圧クランプ回路、31・・・定電圧回路、
vcc l VEE ”・電源、Q a 、Q b t
 Q c −Q 1 + Q 2・・・バイポーラトラ
ンジスタ、Ra 、 Rb 、 Rc 。
1... Circuit, 2... Reference voltage VC8 generation circuit, 3
...Power supply voltage clamp circuit, 31... Constant voltage circuit,
vcc l VEE”・Power supply, Q a , Q b t
Qc - Q1 + Q2... Bipolar transistor, Ra, Rb, Rc.

R1,R2・・・抵抗、■1・・・回路1内への面加電
圧(トランジスタQcのエミッタにおける電圧)、■2
・・・一定電圧。
R1, R2...Resistance, ■1... Voltage applied to the circuit 1 (voltage at the emitter of transistor Qc), ■2
...Constant voltage.

Claims (1)

【特許請求の範囲】 1、回路内の能動素子に電源から印加される電圧を該能
動素子の耐圧以下に制限する電源電圧クランプ回路であ
って、コレクタ電位とベース電位がそれぞれに固定され
たバイポーラトランジスタのエミッタを上記回路内の能
動素子に接続したことを特徴とする電源電圧クランプ回
路。 2、上記バイポーラトランジスタのコレクタを接地電位
に接続するとともに、そのベースに、上記回路内の印加
電圧と同極性の一定電圧を与えるようにしたことを特徴
とする特許請求の範囲第1項記載の電源電圧クランプ回
路。
[Claims] 1. A power supply voltage clamp circuit that limits the voltage applied from a power supply to an active element in a circuit to below the withstand voltage of the active element, which is a bipolar circuit in which the collector potential and base potential are fixed respectively. A power supply voltage clamp circuit characterized in that the emitter of a transistor is connected to an active element in the circuit. 2. The bipolar transistor according to claim 1, wherein the collector of the bipolar transistor is connected to a ground potential, and a constant voltage having the same polarity as the voltage applied in the circuit is applied to the base of the bipolar transistor. Power supply voltage clamp circuit.
JP21845484A 1984-10-19 1984-10-19 Source voltage clamping circuit Pending JPS6198015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21845484A JPS6198015A (en) 1984-10-19 1984-10-19 Source voltage clamping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21845484A JPS6198015A (en) 1984-10-19 1984-10-19 Source voltage clamping circuit

Publications (1)

Publication Number Publication Date
JPS6198015A true JPS6198015A (en) 1986-05-16

Family

ID=16720157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21845484A Pending JPS6198015A (en) 1984-10-19 1984-10-19 Source voltage clamping circuit

Country Status (1)

Country Link
JP (1) JPS6198015A (en)

Similar Documents

Publication Publication Date Title
US4420786A (en) Polarity guard circuit
JPH0473806B2 (en)
EP0219937A2 (en) ECL slave reference generators
JPH0633715Y2 (en) Transistor-transistor logic circuit
JPH03788B2 (en)
EP0528659B1 (en) Impedance multiplier
JPH0339426B2 (en)
JPS6198015A (en) Source voltage clamping circuit
EP0104777B1 (en) A constant current source circuit
US5349307A (en) Constant current generation circuit of current mirror type having equal input and output currents
JP2806050B2 (en) Power circuit
US4560919A (en) Constant-voltage circuit insensitive to source change
JP2544826B2 (en) Semiconductor integrated circuit
JPS6252486B2 (en)
JP2734426B2 (en) Level conversion circuit
JPS6316705A (en) Integrated circuit for amplifier
JPH0261820B2 (en)
JPH0330888B2 (en)
JPS6040730B2 (en) emitter follower circuit
JPH03746Y2 (en)
JPH073692Y2 (en) Clamp circuit
JPH0513064Y2 (en)
JPH0458205B2 (en)
JPH07104874A (en) Reference voltage generating circuit
JPH04293307A (en) Amplitude limit circuit