JPS619775A - Picture image processor - Google Patents

Picture image processor

Info

Publication number
JPS619775A
JPS619775A JP59130273A JP13027384A JPS619775A JP S619775 A JPS619775 A JP S619775A JP 59130273 A JP59130273 A JP 59130273A JP 13027384 A JP13027384 A JP 13027384A JP S619775 A JPS619775 A JP S619775A
Authority
JP
Japan
Prior art keywords
edge
address
point
end point
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59130273A
Other languages
Japanese (ja)
Other versions
JPH0316667B2 (en
Inventor
Satoshi Furukawa
聡 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP59130273A priority Critical patent/JPS619775A/en
Publication of JPS619775A publication Critical patent/JPS619775A/en
Publication of JPH0316667B2 publication Critical patent/JPH0316667B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Abstract

PURPOSE:To increase the picture image processing speed by advancing the end point of an edge toward the maximum evaluation function value obtained about each peripheral point of the end point of a noticed edge. CONSTITUTION:A source selector 6 counts the number of end points and stores the count value to an internal register of an ALU5. Then an access is given to a frame memory 18 by address counters 16 and 17. Thus the first end point ¦E¦, acute angleE and the FLG data can be fetched by the ALU5. Each peripheral point of the end point has at least one edge point (flag=1). Thus this edge point is detected inside the ALU5 and deleted out of the extension candidate points. Then the evaluation function H is calculated between the remaining extension candidate point and a noticed end point. In order to shorten this calculation time, an operation acute angleEo-acute angleEi is performed by the 1st ROM table 11a and the address value of an angle calculation table is written to the 2nd ROM table 11b.

Description

【発明の詳細な説明】 技術分野 本発明は、チンピカメラによって撮像され、多値化され
たデジタル画像情報を処理する画像処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to an image processing device that processes digital image information captured by a chimp camera and converted into a multivalued image.

背景技術 従来から濃淡画像のパターン認識を行なうには。Background technology Conventionally, pattern recognition of grayscale images has been performed.

まず第1図のような原画の画像中のエツジを取り出して
線画(論理「0」と論理「1」とから成り論理「1」が
連なって線を描く画像)を作成し。
First, extract the edges in the original image as shown in Figure 1 and create a line drawing (an image consisting of a logical ``0'' and a logical ``1'', in which a line is drawn by connecting the logical ``1''s).

その後、その線画の%徴會抽出してパターンの認識を行
なっている。濃淡画像からエツジを抽出するには1画像
中の濃度の変化を取り出せばよいので一般に微分法が用
いられる。
After that, the percentage characteristics of the line drawing are extracted and the pattern is recognized. In order to extract edges from a grayscale image, a differential method is generally used because it is sufficient to extract changes in density within one image.

第2図は、3×3−次元微分オペレータの例を示す図で
ある。@2図+I+により横方向の変化(ΔXとする)
を求め、第2図(2)により縦方向の変化(Δyとする
)を求める。2次元的微分値の大きさくIEI)H次の
第1式で求まる。
FIG. 2 is a diagram showing an example of a 3×3-dimensional differential operator. @2 Diagram +I+ changes in the lateral direction (determined as ΔX)
is determined, and the change in the vertical direction (denoted as Δy) is determined using FIG. 2 (2). The magnitude of the two-dimensional differential value (IEI) is determined by the first equation of order H.

IE1=φ7]7F   ・・・+11またその変化の
方向は次の第21式で求まる。
IE1=φ7]7F...+11 The direction of the change can be found using the following equation 21.

1E=tan−”(Δy/ΔX)     −(21こ
の後1幅広いエツジ線を幅1画素の線に細める細線化処
理を行ない、更に強い微分値を持つ点を抽出する2値化
処理會行なうと、′@1図の原画け。
1E=tan-"(Δy/ΔX)-(21After this, we perform line thinning processing to thin the 1 wide edge line to a line with a width of 1 pixel, and perform a binarization processing session to extract points with even stronger differential values. , '@ Original drawing of figure 1.

第3図のように大略的にエツジ線画となる。ここで大略
的という意味は原画のフントラストが十分テナカったり
!ノイズの多い画像ではエツジ線は不連続になりやすい
ということである。
As shown in FIG. 3, it roughly becomes an edge line drawing. Here, what I mean by "roughly" is that the original picture is quite accurate! This means that in images with a lot of noise, edge lines tend to become discontinuous.

この不連続なエツジ線画を完全な線画に直すには従来、
近似法やエツジ延長法などがあった。近似法はエツジ線
との離れた数点をサンプリングし、直線あるいけ曲線近
似を行なうが、近似の精度が確保できない場合、誤った
エツジ線を検出してしまうという欠点がある。一方、エ
ツジ延長法は。
Conventionally, to convert this discontinuous edge line drawing into a complete line drawing,
There were approximation methods and edge extension methods. The approximation method samples several points distant from the edge line and approximates a straight line or curve, but it has the drawback that if the accuracy of the approximation cannot be ensured, an incorrect edge line will be detected. On the other hand, the edge extension method.

不連続なエツジの端点から始めて1着目する画素とその
周囲点それぞれの間である評価関数を計算し、その値の
最も大きい周囲点へとエツジを延長して行き、他のエツ
ジ点にぶつかるまで延長を行なうものである。ここで評
価関数Hけ1例えばH=lE・1Xcos(lE  −
IEI)  ・−・(31i=1.2.・・・、8 となる。ただし、/IEil  は周囲点の1点の微分
値の大きさ、lE、ij微分値の方向である。この亀 エツジ延長法は、細線化、2値化の際に消されたエツジ
線を採力出していく優れた手法であるが。
Starting from the end point of a discontinuous edge, calculate a certain evaluation function between the first pixel of interest and each of its surrounding points, and extend the edge to the surrounding point with the largest value until it collides with another edge point. This is an extension. Here, the evaluation function
IEI) - - (31i = 1.2..., 8. However, /IEil is the magnitude of the differential value of one point among the surrounding points, lE, ij is the direction of the differential value. This turtle edge The extension method is an excellent method for extracting edge lines that were erased during thinning and binarization.

この手法は一般にデジタル計算機によるソフトウェアに
よυ実現される為、処理時間がかかりオンライン化しに
くいという欠点があった。
Since this method is generally realized by software using a digital computer, it has the disadvantage that it takes a long processing time and is difficult to put online.

目  的 本発明の目的は、J:述の技術的課題を解決し、濃淡画
像のパターン認識の前処理としてエツジ延長処理ケ高速
に実行することができる画像処理装置を提供することで
ある。
OBJECTIVES An object of the present invention is to provide an image processing apparatus that solves the technical problems mentioned above and can perform edge extension processing at high speed as preprocessing for pattern recognition of grayscale images.

実施例 第4図は1本発明の一実施例のブロック図である。処理
装置11ζは1条件コードセレクタ2.シーケンサ3.
プログラムROM(リードオンリメモリ)4.およびA
LU(算術演算装@)5が具備される。条件コードセレ
クタ2け、ライン14を介してシーケンサ3に接続され
る。シーケンサ3に、パスライン15を介してプログラ
ムROM4に接続される。ALU 5け、ラインl!1
1’a[’して3ステ一トバツフア回路7〜9の各出力
に接続される。ALU5の出力け、ライン115に介□
してランチ回路10a〜1o(+こ接続される。ラッチ
回路10a、10bけライン1161ft:介して演算
用メモリである第lROMテーブルllaに接続さね、
第1 ROMテーブルllaとランチ回路Incはライ
ン116ケ介して演算用メモリである第2ROMテーブ
ルllb+ζ接続される。第2ROMテーブルllbは
ライン114を介して3ステートバンフア7Iζ接続さ
力る。3ステ一トバツフア回路8けライン112’e介
してフレームメモ!718に接続され、3ステ一トバツ
フア回路9けラインI!13’に介してバッファドレス
カウンタ12.xアドレスバッファ14.およびYアド
レスバッファ15に接続される。バッファアドレスカウ
ンタ12にけ、ラインI!20vil−介してクリア信
号が与えられ、ライン/19’に介してORゲート13
の出力信号が与えられる。Xアドレスバッファ14の出
力はライン/24?介L7てXアドレスカウンタ16に
接続さね、Yアドレスバッファ15の出力はライン/2
3に介してYアドレスカウンタ17に接続される。Xア
ドレスバッファ14、およびYアドレスバッファ151
こけ、ライン122に介してバッファアドレスカウンタ
12の出力信号を書き込むエツジライト信号が与えられ
るO Xアドレスカウンタ16およびYアドレスカウンタ17
には、ライン130に介してこれらのカウンタ全動作状
態膠こさせるロード信号が与えられる。またXアドレス
カウンタ16には、ライン131を介してエツジの端点
のX座標を正の方向に移動させるXアップ信号が与えら
7−1.またライン7732にはエツジの端点のX座標
を負の方向に移動させるXダウン信号が与えられる。Y
アドレスカウンタ171rld、  ラインI!33?
r介してエツジの端点のY座標?正の方向に移動させる
Yアップ信号が与えられ、丑たラインl!34’Th介
してエツジの端点のY座標を負の方向に移動させるYダ
ウン信号が与えら712る。フレームメモリ18け、ラ
イフ126に介してXアドレスカウンタ16に。
Embodiment FIG. 4 is a block diagram of an embodiment of the present invention. The processing device 11ζ has 1 condition code selector 2. Sequencer 3.
Program ROM (read only memory) 4. and A
An LU (arithmetic unit) 5 is provided. Two condition code selectors are connected to the sequencer 3 via line 14. The program ROM 4 is connected to the sequencer 3 via a pass line 15 . ALU 5, line l! 1
1'a[' and is connected to each output of the three-stage buffer circuits 7-9. Output of ALU5, connect to line 115□
The latch circuits 10a and 10b are connected to the latch circuits 10a and 10b through a line 1161ft: connected to the first ROM table lla, which is a calculation memory,
The first ROM table lla and the launch circuit Inc are connected through 116 lines to the second ROM table llb+ζ, which is a calculation memory. The second ROM table llb is connected to the three-state buffer 7Iζ via line 114. Frame memo via 3 step buffer circuit 8 line 112'e! 718, and a 3-step buffer circuit with 9 lines I! 13' via the buffer address counter 12. x address buffer 14. and Y address buffer 15. Buffer address counter 12 indicates line I! A clear signal is provided via line 20vil- and OR gate 13 via line /19'.
An output signal of is given. Is the output of the X address buffer 14 line/24? Intermediate L7 is connected to the X address counter 16, and the output of the Y address buffer 15 is line /2.
3 to the Y address counter 17. X address buffer 14 and Y address buffer 151
OX address counter 16 and Y address counter 17 are provided with an edge write signal to write the output signal of buffer address counter 12 via line 122.
are provided with a load signal on line 130 which causes all of these counters to be in full operation. Further, the X address counter 16 is given an X up signal via the line 131 to move the X coordinate of the end point of the edge in the positive direction.7-1. Further, an X down signal is applied to line 7732 to move the X coordinate of the end point of the edge in the negative direction. Y
Address counter 171rld, line I! 33?
Y coordinate of edge end point via r? A Y-up signal is given to move the line in the positive direction, and the line l! A Y down signal is applied 712 via 34'Th to move the Y coordinate of the end point of the edge in the negative direction. X address counter 16 via frame memory 18 and life 126.

ラインZ25に介してYアドレスカウンタ17に。to the Y address counter 17 via line Z25.

ライン127’l:介して方向デコーダROM(り一ド
オンリメモリ)19に、ラインl 1−2 Th介して
3ステートバンフア8に、ライン12に介して条件コー
ドセレクタ2にそれぞれ接続される。またフレームメモ
リ18+こけ、ライン128に介して後述するエツジフ
ラグを書き込ませるフラグライト信号が与えられる。
It is connected to the direction decoder ROM (read only memory) 19 through the line 127'l, to the 3-state buffer 8 through the line l1-2Th, and to the condition code selector 2 through the line 12, respectively. In addition, a flag write signal for writing an edge flag, which will be described later, is applied to the frame memory 18 via line 128.

方向デコーダROM19の出刃は1条件コードセレクタ
2にラインl!3’r介して接続される。条件コードセ
レクタ2には、ライン/1を介してスタート信号が与え
られる。ソースセレクタ6け。
The direction decoder ROM 19 outputs line 1 to condition code selector 2! Connected via 3'r. A start signal is applied to the condition code selector 2 via line /1. 6 source selectors.

ライン16およびライン17にそカぞれ与えらhる信号
によってラインI!8〜l!】0の出力信号を選択する
Line I! by signals applied to lines 16 and 17, respectively. 8~l! ] Select the output signal of 0.

以下、塩41図に示すブロック図の動作を説明する。シ
ーケンサ3I−iプログラムの流t1ヲ制御するもので
、普通はプログラムROM4のアドレスをインクリメン
トしていくが、命令が条件ジャンプやループの場合は条
件コードセレクタ2のデータ?見ながら適当な制御を行
なうものである。シーケンサ3からのアドレス信号?ラ
イン!!5を介して受けて、プログラムROM l−を
他’7)バー)”ウェアを直接制御するマイクロプログ
ラムラ送出する。
The operation of the block diagram shown in Figure 41 will be explained below. The sequencer 3I-i controls the flow t1 of the program, and normally increments the address in the program ROM 4, but if the instruction is a conditional jump or loop, the data in the condition code selector 2? Appropriate control is performed while observing. Address signal from sequencer 3? line! ! 5) and sends the program ROM l- to the microprogram that directly controls the 7) ware.

このROM4け高速読出しの可能なバイポーラのヒユー
ズROMが用すらhる。ALUSは、複数の内部レジス
タ?持ち、ライン/11からのデジタル入力データと内
部レジスタデータとの演算。
This 4 ROM bipolar fuse ROM that can be read at high speed is used. Does ALUS have multiple internal registers? The digital input data from line/11 and internal register data are operated on.

あるいけ内部レジスタ間の演算を行ない、その結果?ラ
イン11.5に送出する。
What is the result of performing an operation between some internal registers? Send to line 11.5.

画像のエツジ延長全開始する前に準備さ力ているべきデ
ータは、フレームメモリ18内1こ予めストアされた微
分絶対値IE1.微分方向コードZE。
The data that should be prepared before starting the edge extension of the image is the differential absolute value IE1.1 stored in advance in the frame memory 18. Differential direction code ZE.

エンシフラグFLG、およびエツジの端点を表わす端点
アドレスデータである。微分方向コードけZEをコード
化したものである。
These are an edge flag FLG and end point address data representing the end point of the edge. This is a coded version of the differential direction code ZE.

第5図は、4bitで16方向にフード化した場合の例
?示す図である。このピント数は任意であり、精度ケと
げる場合は更に増せばよい。エツジフラグFLGH@6
図に示すように細線化、2値化した結果であゆ、論理「
1」ならばエツジ点。
Is Figure 5 an example of hooding in 16 directions with 4 bits? FIG. This number of focuses is arbitrary, and may be further increased if accuracy is to be compromised. Edgeflag FLGH@6
As shown in the figure, the result of thinning and binarization is
1”, it is an edge point.

論理rOJならば非エツジ点という1ビツトデータであ
る。このフレームメモリ18H,X、Yアドレスカウン
タ1.6.j7で示されたアドレスの、+E1.lE、
FLGのデータに並列に出力するものである。これらの
データの計算書込はソフトウェアによってもよめか、ハ
ードウェアでリアルタイム処理も可能である。第6図に
は方向コードを1〜8としたときの一例が示されている
If it is a logical rOJ, it is 1-bit data that is a non-edge point. This frame memory 18H, X, Y address counter 1.6. +E1. of the address indicated by j7. lE,
It is output in parallel to the FLG data. These data calculations can be written using software, or real-time processing can be performed using hardware. FIG. 6 shows an example when the direction codes are 1 to 8.

次に、端点アドレスデータについて説明する。Next, the end point address data will be explained.

端点の例を第7図(a)〜第7図(d)に示す。$7図
(a) 。
Examples of end points are shown in FIGS. 7(a) to 7(d). Figure 7 (a).

第7図(b)は端点てあり、 (c)、 (d)は端点
てはない。
Figure 7(b) has endpoints, while (c) and (d) do not have endpoints.

ここで明らかに着目画素の周囲点に論理「1」の画素が
1個、あるいけ連続した2個の論理「1」の画素が1ケ
所にある場片にのみ端点となシ得る。
Here, it is clear that an end point can only be used in a case where there is one pixel of logic "1" or two consecutive pixels of logic "1" in one place at the surrounding points of the pixel of interest.

こハらの条件はソフトウェアで判別してもIいが。It would be difficult to determine these conditions using software.

周囲点8個のフラグのパターンケアドレスとしてfJI
ROMテーブルllaおよび第2ROMテーブル11b
?用いれば高速に判別できる。
fJI as a pattern care dress for the flags of 8 surrounding points
ROM table lla and second ROM table 11b
? If used, it can be discriminated quickly.

端点の条件全溝たす画素のX、Yアドレスを外部よシ書
込む。つまりラインI!18に与えられるエツジアンプ
信号け、バッファアドレスカウンタ12をインクリメン
トしなからX、Yアドレスバッファ14,15けライン
122に与えられるエツジライト信号により書込み前作
を行なう。これ?1画面全体にわたって行なうと、端点
の総数がバッファアドレスカウンタ121ご残す、端点
の数タケのXIYアドレスがアドレスバッファ14゜1
5にO番地より順に格納さハる。以上が準備操作である
Externally write the X and Y addresses of the pixels that meet the end point conditions for all grooves. In other words, Line I! The buffer address counter 12 is incremented by the edge amplifier signal applied to the X and Y address buffers 14 and 18, and then the edge write signal applied to the X and Y address buffer lines 14 and 15 is used to perform a pre-write operation. this? If this is done over one entire screen, the total number of endpoints will remain in the buffer address counter 121, and the XIY address of the number of endpoints will remain in the address buffer 14゜1.
5 in order from address O. The above is the preparation operation.

以下、第8図を参照してエツジ延長の動作全説明する。Hereinafter, the entire operation of edge extension will be explained with reference to FIG.

まずソースセレクタ6けパンファアドレスカウンタとさ
れ、そのカウント値(端点数)全ALU5の内部レジス
タに格納する。次にバッフ77、ドレスカウンタ12を
ラインl!201ど与エラドレステ(ソファ14.15
のθ番地の内容がライン124.  l!23に送出さ
れる。この呟け、X。
First, the source selector is set as a 6-digit expansion address counter, and its count value (the number of end points) is stored in the internal registers of all ALUs 5. Next, move the buffer 77 and dress counter 12 to line l! 201 Doyo Eladreste (Sofa 14.15
The contents of address θ of line 124. l! Sent on 23rd. Whisper this, X.

Yアドレスカウンタ16,17に与えらカる。(第8図
の端点Oのアドレス)次に、このアドレスカウンタ16
.17によりフレームメモリ18をアクセスすれば最初
の端点+E+、/E、FLG データkALU5に取込
むことができる。次にこの端点の周囲点8点のデータi
、x、yアドレスカウンタ16.17で別々に±1され
なからALU5に与えられる。
The Y address counters 16 and 17 are filled. (Address of end point O in FIG. 8) Next, this address counter 16
.. By accessing the frame memory 18 using 17, the first end point +E+, /E, and FLG data can be taken into kALU5. Next, data i of 8 surrounding points of this end point
, x, y address counters 16 and 17 separately and then given to the ALU 5.

前述のように端点の周囲点には最低1個のエツジ点、即
ちフラグ=論理rlJの点があるのでゎALU 5内部
でこの点を捜し出し、延長候補点より削除する。次に残
った延長候補点と着目する端点との間で前述の評価関数
Hk計算するわけであるが、前記第3式に乗算、余弦(
cos)演算を行なう為に長時間を要するので、@4図
示の第lROMテーブルllaと第2ROMテーブルl
lbケ用いる。ALU 5からラインI!15に介して
評価関数Hの演算データ1Eil、ZEo、ZEiがラ
ッチ回路10a〜10cに送り出される。演算データ/
EOけラッチ回路10aにランチされ、演算データlE
iけランチ回路10blこランチさりて。
As mentioned above, since there is at least one edge point, that is, a point with flag = logic rlJ, in the surrounding points of the end point, this point is searched for within the ALU 5 and deleted from the extension candidate points. Next, the above-mentioned evaluation function Hk is calculated between the remaining extension candidate points and the end point of interest, and the third equation is multiplied by the cosine (
cos) Since it takes a long time to perform the calculation, the first ROM table lla and the second ROM table l shown in @4 are
Use lb. Line I from ALU 5! 15, the calculation data 1Eil, ZEo, and ZEi of the evaluation function H are sent to the latch circuits 10a to 10c. Calculated data/
EO is launched into the latch circuit 10a, and the calculation data lE
I have a 10bl lunch circuit.

ライン/16aケ介して第lROMテーブル11aに角
度算出テーブルのアドレスとして送り出される。乙Eo
−ZEiの演算が角度算出テーブルで行なわhる。演算
データ1EilFiランチ回路10Cでランチきれ、第
lROMテーブルから送り出される演算データlE o
 −l E iとともにライン/16bを介して第2R
OMテーブルllbに評価関数テーブルのアドレスとし
て送り出される。
It is sent to the first ROM table 11a via line /16a as the address of the angle calculation table. Eo
-ZEi is calculated using the angle calculation table. Calculated data 1 EilFi Launched by the launch circuit 10C, calculated data lE o sent from the 1st ROM table
2nd R via line /16b with -l E i
It is sent to OM table llb as the address of the evaluation function table.

第lROMテーブルllaに角度算出テーブルを設けた
ので第2ROMテーブルの容量を減らすことができ、ノ
ー−ドウエアの体積?小さくすることができる。仮に、
ランチ回路10a〜10cにランチされる演算データl
 E il I Z E o + /E i  がアド
レスとして、直接第2ROMテーブルllbに送り出さ
れる。1Eilが6ピツト、lEo が4ピント、 乙
E iが4ビツトのデータとすると1合計のデータ長は
14ピントとなる。この14ピツト?アドレスとして第
2ROMテーブルllbが構成さ力ると、16にワード
の容量のROMが必要となる。本発明のように笥lRO
Mテーブル11aを設けると、第lROMテーブル1 
’1 aでZEO−△Eiの演算が行なわれ、その出力
は4ビツトであるので、第2ROMテーブルllbにア
ドレスとして送り出されるデー・夕長け10ビツトとな
る。したがってIr2ROMテーブルllbの容量はI
Kワードとなる。第lROMテーブル11aの容tfl
H’lKワードであつ゛て、会計のROMの容量け10
88にワードとなり大幅にROMの容量を削減すること
ができる。たとえば第lROMテーブルllaにはアク
セスタイム40 n5ec程度のヒユーズROMk用い
、第2ROMテーブル11bにはアクセスタイA 20
0〜300 n5ecのプログラマブルROM’に用い
ることができる。
Since the angle calculation table is provided in the first ROM table lla, the capacity of the second ROM table can be reduced, reducing the volume of the nodeware. Can be made smaller. what if,
Calculated data l launched into launch circuits 10a to 10c
E il I Z E o + /E i is sent directly to the second ROM table llb as an address. Assuming that 1Eil is 6 bits, lEo is 4 bits, and Ei is 4 bits, the total data length is 14 bits. This 14 pits? If the second ROM table llb is configured as an address, a ROM with a capacity of 16 words is required. As in the present invention, 笥lRO
When the M table 11a is provided, the first ROM table 1
Since the calculation of ZEO-.DELTA.Ei is performed at '1a and the output is 4 bits, the length of the data sent as an address to the second ROM table llb is 10 bits. Therefore, the capacity of Ir2ROM table llb is I
It becomes the K word. Content tfl of the first ROM table 11a
The accounting ROM capacity is 10 with the H'lK word.
88 words, which can significantly reduce the ROM capacity. For example, a fuse ROMk with an access time of about 40 n5ec is used for the first ROM table lla, and an access tie A of 20 n5ec is used for the second ROM table 11b.
It can be used for a programmable ROM' of 0 to 300 n5ec.

第2ROMテーブルl’lbから評価関数Hのテーブル
値がALU51こ取シ込まれる。この操作が延長候補点
食てについて行なわれ、その最大値ケ示す方向の画素へ
エツジが延長されていく。フレームメモリエツジ点とさ
れた画素のフラッグが、ライン128ft介して伝送さ
れフラグライト信号にXつで書き込まれる。
The table value of the evaluation function H is read into the ALU 51 from the second ROM table l'lb. This operation is performed on the extension candidate pit, and the edge is extended to the pixel in the direction indicating the maximum value. The flag of the pixel designated as the frame memory edge point is transmitted through the 128ft line and written as an X in the flag write signal.

エツジ延長処理は以上の操作全繰返していくが。For edge extension processing, repeat all of the above operations.

新しくエツジ点となった画素より更に延長していく場合
1画素の進んできた方向けすてにエツジ点であることが
判っているので、その方向のデータは取込む必要がなり
0画素の延長の途中で、進んできた方向以外でフラグが
たっている点が見つかれば他のエツジ線勝こ接したこと
になるので、延長けその点で打切る。(第8図の(7)
点)以とで端点0よりの延長を終了し、端点1よりの延
長のために、パンファアドレスカウンタ12をインクリ
メントし、x、yアドレスカウンタ16,171ご端点
ケ示す論理「1」のアドレスをロードシ、前述と同様の
処理をする。
When extending further from a pixel that has newly become an edge point, it is known that the direction in which the pixel has progressed is always an edge point, so it is necessary to import data in that direction and extend the 0 pixel. If you find a flagged point in a direction other than the direction you were traveling, it means that you have touched another edge line, so stop the extension at that point. ((7) in Figure 8)
At this point, the extension from end point 0 is completed, and in order to extend from end point 1, the expansion address counter 12 is incremented, and the x, y address counters 16, 171 are set to the logical "1" address indicated by the end point. Load the file and perform the same process as described above.

以上の処理を繰返していくが、最初端点数はALUS内
にあるので、その回数だけ処理を繰返した時点ですべて
の延長処理を終了する。
The above processing is repeated, but since the initial number of endpoints is within ALUS, all extension processing ends when the processing is repeated that number of times.

延長を行なう際、現在の画素の微分値方向の3画素のみ
全延長候補点とすることができる。この様子全第9図に
示す。現在点の微分値方向が第6図の方向コード8とす
れば、延長候補点はア、イ。
When performing extension, only three pixels in the direction of the differential value of the current pixel can be used as full extension candidate points. This situation is shown in FIG. 9. If the differential value direction of the current point is direction code 8 in FIG. 6, the extension candidate points are A and A.

つの3画素とする。この方法4行なうには、現在点の方
向ZEをALU5で判別する必要があるが。
3 pixels. In order to perform this method 4, it is necessary to determine the direction ZE of the current point using the ALU 5.

この為にはALU S内で1〜8の数字とlEの排他論
理和をとって0になるかどうかという複雑な処理が必要
となる。そこで第4図に示すように。
For this purpose, a complicated process is required in the ALU S to perform an exclusive OR of the numbers 1 to 8 and lE to see if it becomes 0. Therefore, as shown in Figure 4.

微分方向コードLEを方向デコーダROM19に与え、
そのコードが1〜8のどの方向かというデータを条件コ
ードセレクタ2に与え、8本のコード入力の内どのピン
トがたっているかを調べるようにすねば高速化が図れる
Give the differential direction code LE to the direction decoder ROM 19,
Speeding up can be achieved by supplying data indicating which direction the code is in from 1 to 8 to the condition code selector 2 and checking which of the eight code inputs is in focus.

第4図の構成において、フレームメモリ18内のlEt
方向デコーダROM19に与え、方向デコーダROM1
9は8本の方向ピントのうちの1本ヲ選択している。こ
の方向判別のフローチャー)k$10図番ご示す。この
フローチャートから明らかなように方向判別#作は最大
8ステップ、平均4ステツプを要する。このロスケ無く
す為に第11図の回路ケ付加する。即ち方向デコーダR
OM19の出力は、シーケンサ3に接続されるマンピン
グROM20のアドレスに与えられる。したがって@4
図の方向デコーダROM19は削除される。マツピング
ROM20にけ各方向コードに対応したマイクロプログ
ラムのジャンプ先アドレスが書込まれている。たとえば
、微分方向コードlEが4 bit  のとき16通り
のコードがあるが8方向にふり分けるため、コード2”
及び“3”をアドレスとする所には方向“2″ を判別
、処理するジャンプ先アドレスが入る。このマツピング
ROM20の付加によりマイクロプログラムけ、JUM
PMAP命令の1ステツプにより読出し1画素の判別が
可能となる。
In the configuration of FIG. 4, lEt in the frame memory 18
Direction decoder ROM19 and direction decoder ROM1
No. 9 selects one of the eight directional focusing directions. Flowchart of this direction determination) k$10 Figure number is shown. As is clear from this flow chart, the direction determination # operation requires a maximum of 8 steps and an average of 4 steps. In order to eliminate this loss, the circuit shown in Figure 11 is added. That is, direction decoder R
The output of the OM 19 is given to the address of the manipulating ROM 20 connected to the sequencer 3. Therefore @4
The direction decoder ROM 19 shown in the figure is deleted. Jump destination addresses of microprograms corresponding to each direction code are written in the mapping ROM 20. For example, when the differential direction code lE is 4 bits, there are 16 codes, but since they are divided into 8 directions, the code 2"
The jump destination address for determining and processing the direction "2" is entered in the place where "3" is the address. With the addition of this mapping ROM 20, microprogramming and JUM
One step of the PMAP instruction makes it possible to read and determine one pixel.

効果 以上のようlこ本発明に↓れば、濃淡画像のパターン認
識の前処理としてのエツジ延長処理が高速に実行するこ
とができる。
Effects As described above, according to the present invention, edge extension processing as pre-processing for pattern recognition of grayscale images can be executed at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図Cヶ原画?示す図、第2図は一次元微分オペレー
タの例を示す図、第3図は微分・細線化・211化式t
また第1図1こ対応する画像を示す図、第4図は本発明
の一実施例のブロック図、第5図は方向コードの例?示
す図、第6図は方向コードを1〜8としたときの例全丞
す図、第7図はエツジの端点の例?示す図、第8図およ
び第9図は延長の過程全説明するための図、第10図は
方向判別のフローチャート、@11図は本発明の他の実
施例のマンピング・リードオンリメモリ20′?I:付
加したブロック図である。 1・・・処理装置、6・・・ソースセレクタ、7.8゜
9・・・3ステートバンファ、10a〜1oc・・・ラ
ッチ回路*  11a・・・第1リードオンリメモリテ
ーブル、11b・・・第2リードオンリメモリ・テーブ
ル。 1゛2・・・バンファアドレスカウンタ、13・・・O
Rゲート、14・・・Xアドレスバッファ、15・・・
Yアドレスバッファ、16・・・Xアドレスカウンタ、
17・・・Yアドレスカウンタ、18・・・フレームメ
モリ。
Figure 1 C original drawing? Figure 2 is a diagram showing an example of a one-dimensional differential operator, Figure 3 is a differential, thinning, and 211 formula t
Also, FIG. 1 is a diagram showing a corresponding image, FIG. 4 is a block diagram of an embodiment of the present invention, and FIG. 5 is an example of a direction code. Figure 6 is an example of when the direction code is set to 1 to 8, and Figure 7 is an example of the end point of an edge. 8 and 9 are diagrams for explaining the entire process of extension, FIG. 10 is a flowchart for determining direction, and FIG. I: This is an added block diagram. DESCRIPTION OF SYMBOLS 1... Processing device, 6... Source selector, 7.8°9... 3-state bumper, 10a-1oc... Latch circuit* 11a... First read-only memory table, 11b... -Second read-only memory table. 1゛2...Banfer address counter, 13...O
R gate, 14...X address buffer, 15...
Y address buffer, 16...X address counter,
17...Y address counter, 18...frame memory.

Claims (1)

【特許請求の範囲】 濃淡画像処理における画像の周囲を表わす不連続なエッ
ジの端点である画素の座標データをストアするアドレス
バッファと、 そのアドレスバッファの出力のアドレスデータをロード
し、このアドレスデータに基づいて演算をして着目され
る画素の周囲に隣接する画素のデータを求めるためのア
ドレスカウンタと、 そのアドレスカウンタの出力によつて、エッジの端点か
ら延びる方向に関する微分方向を示すコードなどの画像
データをストアするフレームメモリと、 それらのデータによつて、着目される画素と、その周囲
の画素との関係を示し、かつ複数の演算ステップを含む
評価関数における前記演算ステップの相互に異なる各一
部をそれぞれ演算するためのテーブルをそれぞれ含む複
数の演算用メモリと、前記アドレスバッファと前記アド
レスカウンタと前記複数の演算用メモリとを制御し、画
像データを演算する処理装置とを含み、 すでに求められている不連続なエッジの端点延長を始め
て、着目されるエッジの端点の周囲の各点について評価
関数値を求め、その関数値の最大の方向へエッジの端点
を進行させていくことを特徴とする画像処理装置。
[Claims] An address buffer that stores coordinate data of pixels that are end points of discontinuous edges representing the periphery of an image in grayscale image processing, and an address data output from the address buffer is loaded, and this address data is An address counter for calculating the data of pixels adjacent to the pixel of interest based on the image, and an image such as a code that indicates the differential direction with respect to the direction extending from the end point of the edge based on the output of the address counter. A frame memory that stores data; and a frame memory that uses the data to indicate the relationship between a pixel of interest and its surrounding pixels, and that is used to identify mutually different points of the calculation steps in an evaluation function that includes a plurality of calculation steps. a processing device that controls the address buffer, the address counter, and the plurality of calculation memories and calculates the image data; The feature is that the end point of the discontinuous edge that is being looked at begins to be extended, the evaluation function value is obtained for each point around the end point of the edge of interest, and the end point of the edge is advanced in the direction of the maximum function value. Image processing device.
JP59130273A 1984-06-25 1984-06-25 Picture image processor Granted JPS619775A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59130273A JPS619775A (en) 1984-06-25 1984-06-25 Picture image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59130273A JPS619775A (en) 1984-06-25 1984-06-25 Picture image processor

Publications (2)

Publication Number Publication Date
JPS619775A true JPS619775A (en) 1986-01-17
JPH0316667B2 JPH0316667B2 (en) 1991-03-06

Family

ID=15030354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59130273A Granted JPS619775A (en) 1984-06-25 1984-06-25 Picture image processor

Country Status (1)

Country Link
JP (1) JPS619775A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221783A (en) * 1986-03-06 1987-09-29 Fujitsu Ltd Area extracting system
JPS6345870A (en) * 1986-08-13 1988-02-26 Toshiba Corp Photoelectric transducer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221783A (en) * 1986-03-06 1987-09-29 Fujitsu Ltd Area extracting system
JPS6345870A (en) * 1986-08-13 1988-02-26 Toshiba Corp Photoelectric transducer
JPH073881B2 (en) * 1986-08-13 1995-01-18 株式会社東芝 Photoelectric conversion device

Also Published As

Publication number Publication date
JPH0316667B2 (en) 1991-03-06

Similar Documents

Publication Publication Date Title
AU747283B2 (en) Data processing system for logically adjacent data samples such as image data in a machine vision system
JP2541539B2 (en) Graphic processing device
US3700873A (en) Structured computer notation and system architecture utilizing same
JPS60202482A (en) Identification of interfaced area
JPH0743648B2 (en) Information processing equipment
JPS619775A (en) Picture image processor
WO2023109086A1 (en) Character recognition method, apparatus and device, and storage medium
JPH0364909B2 (en)
CN114708239A (en) Glue width detection method and device, electronic equipment and storage medium
JP2553200B2 (en) Information processing device
JPH0527142B2 (en)
US6414692B1 (en) Graphics processing apparatus and system
JPH0950375A (en) Comparative arithmetic unit and graphic operating system
JPS58205253A (en) Arithmetic device
JPH1173497A (en) Method and device for image processing and storage medium stored with image processing program
JPS58166444A (en) Large/small discriminating circuit for absolute value
JPH0624020B2 (en) Method for detecting filled area in digital image
JP2806436B2 (en) Arithmetic circuit
JPS59223846A (en) Arithmetic processor
JPH0467666B2 (en)
JPS6155731A (en) Processor provided with condition code discriminating function
JPS6379136A (en) Microprogram controller
JPS645332B2 (en)
JPS60485A (en) Graphic information processing system
JPH0969166A (en) Information processor, its method and storage medium

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term