JPS6197576A - 高電位検知回路 - Google Patents
高電位検知回路Info
- Publication number
- JPS6197576A JPS6197576A JP21990184A JP21990184A JPS6197576A JP S6197576 A JPS6197576 A JP S6197576A JP 21990184 A JP21990184 A JP 21990184A JP 21990184 A JP21990184 A JP 21990184A JP S6197576 A JPS6197576 A JP S6197576A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- capacitors
- inverter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は高電位検知回路に関する。
ｌＰＲＯＭ （紫外線消去型ＦＲＯＭ）等のように、通
常の電源のほかに高電位（例えばＥＦＲＯＭにおけるデ
ータ書き込み時の高電位Ｖｐｐ ）を外部から与えるデ
バイスにおいては、外部から高電位が与えられたことを
内部で検知する必要がある。このような高電位検知回路
には、従来ＮチャネルＭＯ８集積回路では第３図、 Ｃ
ＭＯ８集積回路では第４薗に示されるような回路が用い
られてきた。第３図においてＮ１は定電流型のＮチャネ
ル構成デプレッシラン型トランジスタ、Ｎ！はＮチャネ
ル構成エンハンスメント型トランジスタであ）、そのゲ
ートは外部の信号ＶＩＮとパッドを介して接続されてい
る。１１はインバータである。第４図においてＰ、はＰ
チャネル型トランジスタ、Ｎ３はＮチャネル型トランジ
スタ、工２はインバータである。
常の電源のほかに高電位（例えばＥＦＲＯＭにおけるデ
ータ書き込み時の高電位Ｖｐｐ ）を外部から与えるデ
バイスにおいては、外部から高電位が与えられたことを
内部で検知する必要がある。このような高電位検知回路
には、従来ＮチャネルＭＯ８集積回路では第３図、 Ｃ
ＭＯ８集積回路では第４薗に示されるような回路が用い
られてきた。第３図においてＮ１は定電流型のＮチャネ
ル構成デプレッシラン型トランジスタ、Ｎ！はＮチャネ
ル構成エンハンスメント型トランジスタであ）、そのゲ
ートは外部の信号ＶＩＮとパッドを介して接続されてい
る。１１はインバータである。第４図においてＰ、はＰ
チャネル型トランジスタ、Ｎ３はＮチャネル型トランジ
スタ、工２はインバータである。
第３図においてＷ／Ｌ （Ｗはチャネル幅、Ｌはチャネ
ル長）を調節することにより、トランジスタＮ、のコン
ダクタンスはトランジスタＮ１のコンダクタンスにくら
べて充分に小さく設定し、ノードＳｌの電位が簡単に次
段のインバータ１１のしきい値以下忙下がらないように
する。
ル長）を調節することにより、トランジスタＮ、のコン
ダクタンスはトランジスタＮ１のコンダクタンスにくら
べて充分に小さく設定し、ノードＳｌの電位が簡単に次
段のインバータ１１のしきい値以下忙下がらないように
する。
入力ＶＩＮがある一定値を超えたとき、ノードＳ。
の電位がしきい値以下となって出力が反転するが、この
ときの入力ＭＩＮの値は電源電圧■ＣＣよシ大きくなけ
ればならない。第５図にトランジスタＮ１．Ｎ２からな
るインバータの入出力特性Ａを示す。
ときの入力ＭＩＮの値は電源電圧■ＣＣよシ大きくなけ
ればならない。第５図にトランジスタＮ１．Ｎ２からな
るインバータの入出力特性Ａを示す。
第３図において次段インバータのしきい値付近の初段回
路の入出力特性は殆んどＶｃｃに依存しない。これはト
ランジスタＮ１が定電流源で、その電流はＶｃｃによら
ないからである。これに対しインパータエ１のしきい値
はＶｃｃに大きく依存する。また次段のインバータのし
きい値は。
路の入出力特性は殆んどＶｃｃに依存しない。これはト
ランジスタＮ１が定電流源で、その電流はＶｃｃによら
ないからである。これに対しインパータエ１のしきい値
はＶｃｃに大きく依存する。また次段のインバータのし
きい値は。
該インバータを構成するトランジスタのしきい値がばら
つくと変動する。従ってＶｃｃあるいはしきい値のばら
つきの影響を受けずに、この検出回路が正確に動作する
ため釦は、トランジスタＮ！のコンダクタンスをよほど
小さくとシ、ｖＩＮ−■ＣＣ付近ではデータの反転が起
こらないようＫする必要がある。しかしそのようにして
得られた初段インバータの入出力特性は、人力ｖＩＮが
大きなところでの傾きがなだらかになシ、出力ｖＯＵＴ
が切り換わる点の入力ＭＩＮを正確に設定（例えば±１
ｖの範囲内）するのが難しくなる。
つくと変動する。従ってＶｃｃあるいはしきい値のばら
つきの影響を受けずに、この検出回路が正確に動作する
ため釦は、トランジスタＮ！のコンダクタンスをよほど
小さくとシ、ｖＩＮ−■ＣＣ付近ではデータの反転が起
こらないようＫする必要がある。しかしそのようにして
得られた初段インバータの入出力特性は、人力ｖＩＮが
大きなところでの傾きがなだらかになシ、出力ｖＯＵＴ
が切り換わる点の入力ＭＩＮを正確に設定（例えば±１
ｖの範囲内）するのが難しくなる。
ところでデバイスの高集積化に伴なうスケーリングによ
Ｑ１外部から与えられる高電位ＶＩＮそのものも減少す
る傾向にある。例えばＥＰＲＯＭでは書き込み電圧Ｖｐ
ｐは、３２Ｋ ビットのとき２６Ｖ、 ６４Ｋ ピ
ッ）では２１Ｖ、２５６Ｋ ビットでは１２．５ Ｖと
スケーリングされてきている。
Ｑ１外部から与えられる高電位ＶＩＮそのものも減少す
る傾向にある。例えばＥＰＲＯＭでは書き込み電圧Ｖｐ
ｐは、３２Ｋ ビットのとき２６Ｖ、 ６４Ｋ ピ
ッ）では２１Ｖ、２５６Ｋ ビットでは１２．５ Ｖと
スケーリングされてきている。
これに対し通常の電源Ｖｃｃは５ｖのま＼である。
そのためＶＰＰ検知電位を、例えば３２Ｋ ビットで
１３Ｖ、６４にビットで１１■を設定すれば、ＶｐｐＦ
ｃ対してもＶＣＣＫ対しても十分にマージンがあったの
に対し、２５６にビットでは８ｖ付近で°検知しなけれ
ばならなくなシ、検知電位とＶｃｃあるいはＶＰＰとの
差が少なくなってくる。
１３Ｖ、６４にビットで１１■を設定すれば、ＶｐｐＦ
ｃ対してもＶＣＣＫ対しても十分にマージンがあったの
に対し、２５６にビットでは８ｖ付近で°検知しなけれ
ばならなくなシ、検知電位とＶｃｃあるいはＶＰＰとの
差が少なくなってくる。
そのためＶＰＰ＝２１Ｖ のときは、マージンをもって
トランジスタＮ８のサイズを設定できた第１図の回路も
、マージンをみて設計するのがむずかしくなる。このこ
とはｖＣｃあるいはプロセスパラメータのばらつきを大
きく受ける第１図の回路にとって極めて不利である。
トランジスタＮ８のサイズを設定できた第１図の回路も
、マージンをみて設計するのがむずかしくなる。このこ
とはｖＣｃあるいはプロセスパラメータのばらつきを大
きく受ける第１図の回路にとって極めて不利である。
本発明は上記実情に鑑みてなされたもので。
電源Ｖｃｃの変動あるいはプロセ”スパラメータのばら
つきに対して充分にマージンがある高電位検知回路を提
供しようとするものである。
つきに対して充分にマージンがある高電位検知回路を提
供しようとするものである。
本発明は、直列に接続された複数のキャパシタの一方の
端に入力電位ＶＩＮを与え、他方の端を接地側に接続し
、上記キャパシタとキャパシタの接続部を出力端とし、
上記キャパシタにより容量分割された電位を駆動トラン
ジスタのゲートに与え、その駆動トランジスタのコンダ
クタンスの変化をもって、高電位を検知しようとするも
のである。
端に入力電位ＶＩＮを与え、他方の端を接地側に接続し
、上記キャパシタとキャパシタの接続部を出力端とし、
上記キャパシタにより容量分割された電位を駆動トラン
ジスタのゲートに与え、その駆動トランジスタのコンダ
クタンスの変化をもって、高電位を検知しようとするも
のである。
以下第１図を参照して本発明の一実抱例を説明する。本
構成は、直列に接続されたキャパシタＣ，，Ｃ，の一方
の端に入力電位ＶＩＮを与え、他方の端を接地側に接続
する。キャパシタＣ１とＣ２の接続部をノードＳ、とし
、該キャパシタにより容量分割された電位を、負荷ＭＯ
Ｓトランジスタ（Ｎチャネル・デプレッション型）Ｎ４
及び駆動ＭＯ８トランジスタ（Ｎチャネル・エン只ンス
メント型）Ｎ、よりなるインバータの駆動トランジスタ
Ｎ、のゲートに与える。
構成は、直列に接続されたキャパシタＣ，，Ｃ，の一方
の端に入力電位ＶＩＮを与え、他方の端を接地側に接続
する。キャパシタＣ１とＣ２の接続部をノードＳ、とし
、該キャパシタにより容量分割された電位を、負荷ＭＯ
Ｓトランジスタ（Ｎチャネル・デプレッション型）Ｎ４
及び駆動ＭＯ８トランジスタ（Ｎチャネル・エン只ンス
メント型）Ｎ、よりなるインバータの駆動トランジスタ
Ｎ、のゲートに与える。
この初段インバータの出力端Ｓ、は次段インバータＩ、
の入力とし、該インバータは出力ＶＯＵＴ送出する。
の入力とし、該インバータは出力ＶＯＵＴ送出する。
第１図において人力ＶＩＮの電位は容量分割され、ノー
ドＳ、にはＣＩ・ＶＩＮ ／ （Ｃ，＋、Ｃ，）の電位
があられれる。ここでキャパシタ値Ｃ１はＣ２に比べて
充分小さくする。初段インバータのベータレシオβＲ（
トランジスタＮ４．Ｎ、の２ｍ比）は電第３図の場合と
は逆にトランジスタＮ。
ドＳ、にはＣＩ・ＶＩＮ ／ （Ｃ，＋、Ｃ，）の電位
があられれる。ここでキャパシタ値Ｃ１はＣ２に比べて
充分小さくする。初段インバータのベータレシオβＲ（
トランジスタＮ４．Ｎ、の２ｍ比）は電第３図の場合と
は逆にトランジスタＮ。
のコンダクタンスを充分に大きくとっておく。
入力ＶＩＮを上げていき、Ｃ８・ＶＩＮ／ （ｃ、 ＋
ＣＩ ）の値がトランジスタＮ、のしきい値を超える
と、ノードＳ４の電位は急速に下がシ、出力ＶＯＵＴは
反転する。
ＣＩ ）の値がトランジスタＮ、のしきい値を超える
と、ノードＳ４の電位は急速に下がシ、出力ＶＯＵＴは
反転する。
本回路によれば、直列に接続したキャパシタＣ，，Ｃ，
によって容量分割された電位を駆動トランジスタＮ、の
ゲートに与え、検知回路を構成することによ、！７．従
来のベータレシオβＲで制御する検知回路にくらべて次
の利点がある。
によって容量分割された電位を駆動トランジスタＮ、の
ゲートに与え、検知回路を構成することによ、！７．従
来のベータレシオβＲで制御する検知回路にくらべて次
の利点がある。
即ち従来の検知回路では、初段インバータの負荷トラン
ジスタのコンダクタンスは駆動トランジスタのコンダク
タンスより大きかったため、検知回路の切り換え電位は
初段インバータの負荷トランジスタのしきい値のばらつ
きの影響を強く受けたが、本発明では上記コンダクタン
スの大小関係を従来とは逆関係としたため、負荷トラン
ジスタＮ４のしきい値によらない回路を得ることができ
る。また従来は高電位検知回路の切り換え電位は、電源
Ｖｃｃの変動によって大きく変化したが、入力ＶＩＮか
らトランジスタＮ。
ジスタのコンダクタンスは駆動トランジスタのコンダク
タンスより大きかったため、検知回路の切り換え電位は
初段インバータの負荷トランジスタのしきい値のばらつ
きの影響を強く受けたが、本発明では上記コンダクタン
スの大小関係を従来とは逆関係としたため、負荷トラン
ジスタＮ４のしきい値によらない回路を得ることができ
る。また従来は高電位検知回路の切り換え電位は、電源
Ｖｃｃの変動によって大きく変化したが、入力ＶＩＮか
らトランジスタＮ。
ヲ見タシきい値は（Ｃ１＋ Ｃ２） ＠ＶＴＨ（Ｎ５）
／ Ｃ１（ＶＴ）ｉ（Ｎ５）はトランジスタＮ、のしき
い値電圧）と表わせ、従ってＶＣＣＦｃ殆んど依存しな
い切シ換え回路を得ることができる。またＢＦＲＯＭの
高電位検知回路の場合、入力ＶＩＮ、アース間に電流を
流さないようにすることが必要であるが、ＶＩＮ、アー
ス間のキャパシタＣ１，Ｃ，により電流が流れないもの
である。
／ Ｃ１（ＶＴ）ｉ（Ｎ５）はトランジスタＮ、のしき
い値電圧）と表わせ、従ってＶＣＣＦｃ殆んど依存しな
い切シ換え回路を得ることができる。またＢＦＲＯＭの
高電位検知回路の場合、入力ＶＩＮ、アース間に電流を
流さないようにすることが必要であるが、ＶＩＮ、アー
ス間のキャパシタＣ１，Ｃ，により電流が流れないもの
である。
第２図は本発明の他の実施例であり、第１図Ｉｃおける
インバータのしきい値はＶｃｃの影響を受けるため、そ
の影切をなくした回路である。
インバータのしきい値はＶｃｃの影響を受けるため、そ
の影切をなくした回路である。
その構成は、入力ＭＩＮを容量分割すべく直列に接続さ
れたキャパシタＣ３，Ｃ，、Ｃ，、容量分割された電位
がゲートに入力される充分サイズの大キなトランジスタ
Ｎ６、 このトランジスタＮ６のドレインにゲートが接
続されたトランジスタＮ、と定電流負荷トランジスタＮ
８とからなるインパータエ５、このインバータＩ５の出
力がゲートに与えられソースがトランジスタＮ６のドレ
イン忙接続されたトランスファゲートＮ９、定電流負荷
トランジスタＮ １０、及びトランジスタＮ１０ ｒ
Ｎ＠ ＋ Ｎ ６ からなるインバータの出力を受け
るインバータ回路■４からなっている。
れたキャパシタＣ３，Ｃ，、Ｃ，、容量分割された電位
がゲートに入力される充分サイズの大キなトランジスタ
Ｎ６、 このトランジスタＮ６のドレインにゲートが接
続されたトランジスタＮ、と定電流負荷トランジスタＮ
８とからなるインパータエ５、このインバータＩ５の出
力がゲートに与えられソースがトランジスタＮ６のドレ
イン忙接続されたトランスファゲートＮ９、定電流負荷
トランジスタＮ １０、及びトランジスタＮ１０ ｒ
Ｎ＠ ＋ Ｎ ６ からなるインバータの出力を受け
るインバータ回路■４からなっている。
第２図においてトランジスタＮ、、Ｎ７．Ｎ、はコンダ
クタンスが大きく、トランジスタＮ６゜Ｎ１ｏはコンダ
クタンスが小さいとする。入力ＶＩＮが低レベルのとき
は、トランジスタＮ６がオフ状態で、ノードＳ６は’
ＶＴＲ＋α′（αは微小な電位）となる。このときトラ
ンスファゲートＮ９のゲートに与えられるノードＳ１の
電位はトランジスタＮ７によって下げられ、トランジス
タＮ９はオフ状態であるため、ノードＳ。
クタンスが大きく、トランジスタＮ６゜Ｎ１ｏはコンダ
クタンスが小さいとする。入力ＶＩＮが低レベルのとき
は、トランジスタＮ６がオフ状態で、ノードＳ６は’
ＶＴＲ＋α′（αは微小な電位）となる。このときトラ
ンスファゲートＮ９のゲートに与えられるノードＳ１の
電位はトランジスタＮ７によって下げられ、トランジス
タＮ９はオフ状態であるため、ノードＳ。
はトランジスタＮ、。によって充電され、電源Ｖｃｃま
でつシ上げられる。次に入力Ｖ■Ｎが上がり、ノードＳ
ツの電位がＶＴＲより上がるとトランジスタＮ、はオン
、トランジスタＮ丁はオフ状態となる。ゆえにノードＳ
７はトランジスタＮ、によって充電され、トランスファ
ゲートＮ９はオンとなり、ノードＳ８の電位は急激に下
がるものである。
でつシ上げられる。次に入力Ｖ■Ｎが上がり、ノードＳ
ツの電位がＶＴＲより上がるとトランジスタＮ、はオン
、トランジスタＮ丁はオフ状態となる。ゆえにノードＳ
７はトランジスタＮ、によって充電され、トランスファ
ゲートＮ９はオンとなり、ノードＳ８の電位は急激に下
がるものである。
この方式は、トランジスタＮ、がオンするとすぐに出力
ＶＯＵＴがきシかわるため、Ｖｃｃ依存性がなく、また
ノードＳ６の電位がトランジスタＮ６のオン状態、オフ
状態ともに低レベルであるため、チャネルホットエレク
トロンによフてフローティングノードに電子が注入され
、トランジスタＮ６の見かけ上のしきい値が変わってし
まう心配はないものである。
ＶＯＵＴがきシかわるため、Ｖｃｃ依存性がなく、また
ノードＳ６の電位がトランジスタＮ６のオン状態、オフ
状態ともに低レベルであるため、チャネルホットエレク
トロンによフてフローティングノードに電子が注入され
、トランジスタＮ６の見かけ上のしきい値が変わってし
まう心配はないものである。
なお本発明は実施例に限られることなく種々の応用が可
能である。例えば実姉例では、容量分割に用いるキャパ
シタの数を２個にしであるが、このキャパシタはいくつ
直列につながっていてもよく、キャパシタの比を調整す
ることにより入力ＭＩＮは任意に分割することができる
。
能である。例えば実姉例では、容量分割に用いるキャパ
シタの数を２個にしであるが、このキャパシタはいくつ
直列につながっていてもよく、キャパシタの比を調整す
ることにより入力ＭＩＮは任意に分割することができる
。
また第２図の実施例ではキャパシタＣ３をわざわざ設け
たが、これを省略し、トランジスタＮ６のゲート−基板
間の容量で代用することもできる。
たが、これを省略し、トランジスタＮ６のゲート−基板
間の容量で代用することもできる。
以上のように従来回路では、負荷トランジスタ、駆動ト
ランジスタのしきい値、電源Ｖｃｃと、切り換え電位を
変動させる要因が多く、切り換え電位の目標硫が下がる
につれ、制御が困難となっていたが、本発明によれば、
切、り換え電位を決定するのは駆動ＭＯＳトランジスタ
のしきい値だけであり、切り換え電位を正確にコントロ
ールすることが可能となり、高集積化に伴なうスケーリ
ングに対応できるものである。
ランジスタのしきい値、電源Ｖｃｃと、切り換え電位を
変動させる要因が多く、切り換え電位の目標硫が下がる
につれ、制御が困難となっていたが、本発明によれば、
切、り換え電位を決定するのは駆動ＭＯＳトランジスタ
のしきい値だけであり、切り換え電位を正確にコントロ
ールすることが可能となり、高集積化に伴なうスケーリ
ングに対応できるものである。
第１図は本発明の一実施例の回路図、第２図は本発明の
他の実捲例の回路図、第３図、第４図は従来の高電位検
知回路図、第５図は従来の高電位検知回路の初段および
次段のインバータの入出力特性図であ、る。 Ｃ，、Ｃ，・・・キャパシタ、 Ｎ、１．、負荷ＭＯＳトランジスタ、 Ｎ、・・・駆動（ドライバ）ＭＯＳトランジスタ。 ■、・・・インバータ。 出願人代理人 弁理士 鈴 江 武 音節１図 第２図 第３図 唖−−１ Ｎ４図 □八 第５図 歓 ’ＯｔＪＴ
他の実捲例の回路図、第３図、第４図は従来の高電位検
知回路図、第５図は従来の高電位検知回路の初段および
次段のインバータの入出力特性図であ、る。 Ｃ，、Ｃ，・・・キャパシタ、 Ｎ、１．、負荷ＭＯＳトランジスタ、 Ｎ、・・・駆動（ドライバ）ＭＯＳトランジスタ。 ■、・・・インバータ。 出願人代理人 弁理士 鈴 江 武 音節１図 第２図 第３図 唖−−１ Ｎ４図 □八 第５図 歓 ’ＯｔＪＴ
Claims (1)
- 負荷ＭＯＳトランジスタとドライバＭＯＳトランジスタ
を具備し前記負荷ＭＯＳトランジスタがドライバＭＯＳ
トランジスタに比べて充分コンダクタンスが小さい回路
を設け、入力電位を直列に接続されたキャパシタにより
容量分割した電位を前記ドライバＭＯＳトランジスタの
ゲートに与えることを特徴とする高電位検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21990184A JPS6197576A (ja) | 1984-10-19 | 1984-10-19 | 高電位検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21990184A JPS6197576A (ja) | 1984-10-19 | 1984-10-19 | 高電位検知回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197576A true JPS6197576A (ja) | 1986-05-16 |
Family
ID=16742806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21990184A Pending JPS6197576A (ja) | 1984-10-19 | 1984-10-19 | 高電位検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197576A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0333405A2 (en) * | 1988-03-16 | 1989-09-20 | Fujitsu Limited | Power supply potential rising detection circuit |
| JPH02290699A (ja) * | 1989-04-27 | 1990-11-30 | Aida Eng Ltd | 電子式クランク角度計 |
| WO2011015415A3 (de) * | 2009-08-07 | 2011-04-14 | Siemens Aktiengesellschaft | Triggerschaltung und gleichrichter, insbesondere für ein einen piezoelektrischen mikrogenerator aufweisendes, energieautarkes mikrosystem |
-
1984
- 1984-10-19 JP JP21990184A patent/JPS6197576A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0333405A2 (en) * | 1988-03-16 | 1989-09-20 | Fujitsu Limited | Power supply potential rising detection circuit |
| JPH02290699A (ja) * | 1989-04-27 | 1990-11-30 | Aida Eng Ltd | 電子式クランク角度計 |
| WO2011015415A3 (de) * | 2009-08-07 | 2011-04-14 | Siemens Aktiengesellschaft | Triggerschaltung und gleichrichter, insbesondere für ein einen piezoelektrischen mikrogenerator aufweisendes, energieautarkes mikrosystem |
| CN102474250A (zh) * | 2009-08-07 | 2012-05-23 | 西门子公司 | 触发电路和整流器、尤其是用于具有压电微型发电机的能量自给的微系统的触发电路和整流器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205530B1 (ko) | 감지 증폭기 | |
| US3806742A (en) | Mos voltage reference circuit | |
| JPH0137699B2 (ja) | ||
| JPS5990292A (ja) | 電圧変換回路 | |
| GB2258107A (en) | Operational amplifiers and response speeds thereof | |
| JPH02161692A (ja) | バイト―ワイドメモリのデータ出力バッファ回路 | |
| US4346310A (en) | Voltage booster circuit | |
| US4385245A (en) | MOS Power-on reset circuit | |
| US4071784A (en) | MOS input buffer with hysteresis | |
| US4166225A (en) | Read amplifier for integrated-circuit storage device | |
| JPH0562491B2 (ja) | ||
| US4352996A (en) | IGFET Clock generator circuit employing MOS boatstrap capacitive drive | |
| US4124808A (en) | MOS on-chip voltage sense amplifier circuit | |
| JP3099189B2 (ja) | 高出力電圧生成用半導体回路 | |
| JPS6197576A (ja) | 高電位検知回路 | |
| JPS59161921A (ja) | 非同期型ブ−ト・ストラツプ・バツフア回路装置 | |
| JPS61292412A (ja) | 出力回路 | |
| KR20060053427A (ko) | 반도체 장치용 내부전압 발생기 | |
| JPH1127137A (ja) | 半導体集積回路 | |
| US7002413B2 (en) | Voltage amplification circuit | |
| US20090213666A1 (en) | Low voltage operation bias current generation circuit | |
| JPH0133974B2 (ja) | ||
| US5973345A (en) | Self-bootstrapping device | |
| JP2711856B2 (ja) | 半導体メモリの高電圧検出回路及びその製造方法 | |
| JP3606757B2 (ja) | 電位レベル判定回路 |