JPS6194253A - Program searching controller - Google Patents

Program searching controller

Info

Publication number
JPS6194253A
JPS6194253A JP59215904A JP21590484A JPS6194253A JP S6194253 A JPS6194253 A JP S6194253A JP 59215904 A JP59215904 A JP 59215904A JP 21590484 A JP21590484 A JP 21590484A JP S6194253 A JPS6194253 A JP S6194253A
Authority
JP
Japan
Prior art keywords
signal
control signal
duty
level
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59215904A
Other languages
Japanese (ja)
Inventor
Nobuaki Tani
信明 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP59215904A priority Critical patent/JPS6194253A/en
Publication of JPS6194253A publication Critical patent/JPS6194253A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To avoid a case where the fluctuation of the tape speed causes a malfunction by monitoring directly the duty of a reproduction control signal through a high-speed microcomputer and by executing the monitoring with a microcomputer. CONSTITUTION:The functions of a duty discriminating means 2 and a cycle discriminating means 3 are attained by a program searching CPU10. The duty of a reproduction control signal can be measured directly through retrieval of program searching by means of a microcomputer since the CPU has a high- speed operation. In this case, the clock cycle is set at 1mus and the level is monitored every 20mus in the duty measurement mode of the reproduction control signal. No problem is produced even in case the cycle of the normal control signal is set at 25Hz or 30Hz since the duty of the control signal is measured directly. A countermeasure is also possible to the fluctuation of the tape speed since the level is checked at a high speed. Furthermore the tape speed is slowed down automatically with discrimination of the control cycle even in case the tape speed is increased too much. This produces no malfunction of retrieval.

Description

【発明の詳細な説明】 ビ) 産業上の利用分野 本発明は、ビデオテープレコーダ(VTR)Jにおける
頭出し動作を制御する頭出し制御回路でるる。
DETAILED DESCRIPTION OF THE INVENTION B) Industrial Application Field The present invention is a cueing control circuit for controlling cueing operations in a video tape recorder (VTR) J.

(ロ) 従来の技術 ヘリカルスキャン塩のVTRでは、通常テープ長手方向
に一定周波数のコントロール信号を飽和記録にて記録し
、再生時のトラッキング等に利用している。又、鋒画可
能時間の長時間化に伴ない家庭用VTRにおいても自動
頭出し機能が必要となっている。
(b) Conventional technology In a helical scan VTR, a control signal of a constant frequency is normally recorded in the longitudinal direction of the tape by saturation recording, and is used for tracking during playback, etc. Furthermore, as the length of time available for frame drawing has increased, an automatic cue function has become necessary even in home VTRs.

そこでVTRの頭出し方法の一つとしてコントロール信
号のデユーティを骨画開始時に変更して記録するものが
ある。この方法はβ方式のVTRに採用されているもの
である。
Therefore, one method of cueing the VTR is to change the duty of the control signal at the start of the bone picture and record it. This method is used in β-type VTRs.

すなわち、通常は50%デユーティの方形波であるコン
トロール信号のデユーティを、頭出しを希望する個所に
おいて一定時間、20%(R期間)−80%(L期間)
のデユーティに変更して記録する。VTRのサーボ系は
コントロール信号の立上シを基準にしていることから、
立下5(n→L)のタイミングの変動ではサーボが乱れ
ない。
In other words, the duty of the control signal, which is normally a square wave with a duty of 50%, is changed for a certain period of time from 20% (R period) to 80% (L period) at the point where cueing is desired.
Change the duty to that and record it. Since the VTR's servo system is based on the rising edge of the control signal,
The servo is not disturbed by the timing variation of falling 5 (n→L).

再生時において、自動頭出しを行なう時には、コントロ
ール信号が再生される状態にてVTILを早送り、巻戻
し状態に設定する。そして再生コントロール信号のデユ
ーティ変化を検出してVTRを再生モードに変化させる
When performing automatic cueing during playback, the VTIL is set to fast forward and rewind states while the control signal is being played back. Then, a change in the duty of the reproduction control signal is detected and the VTR is changed to the reproduction mode.

上記デユーティ変化検出手段としては、特開昭59−1
17747号に示されている様に、基本的に積分回路を
用い、再生コy)ロール信号のデユーティ変化に対応す
る出力電圧の違いに基づいて判別するものがある。この
積分回路を用いたデユーティ変化検出手段の欠点は、早
送シ、巻戻し時のテープ速度が大きく変化する場合や、
テープ速度変動が激しい場合などに、頭出し判別の誤動
作を生じやすいという点である。
As the duty change detection means, JP-A No. 59-1
As shown in No. 17747, there is a method that basically uses an integrating circuit and performs discrimination based on a difference in output voltage corresponding to a change in duty of a reproduced co-roll signal. The disadvantage of this duty change detection means using an integrating circuit is that the tape speed changes greatly during fast forwarding or rewinding,
This is because errors in cue determination are likely to occur when the tape speed fluctuates rapidly.

VTRの頭出し機能に関しては、更に、特開昭57−1
52381c示すhテイル様ニ、VTRの再生中、任意
の場所に頭出しコントロール信号を書き込んだり(デユ
ーティ20%−80%の状態とする)、逆に、書き込ま
れた頭出しコントロール信号を消去して、デユーティを
50%に戻す機能を考えることができる。しかしながら
上記公報中にはモノマルチを用いた装置が示されておシ
、構成が複雑であった。
Regarding the cue function of VTR, furthermore, Japanese Patent Application Laid-open No. 57-1
Mr. H Tail shown in 52381c, during playback of the VTR, write a cue control signal at any location (with a duty of 20%-80%), or conversely erase the written cue control signal. , a function that returns the duty to 50% can be considered. However, the above-mentioned publication discloses a device using a monomulti, and the configuration is complicated.

(ハ)発明が解決しようとする問題点 以上述べた如く、従来のデユーティ変化検出手段は、積
分回路を本質的に用いているので、テープ速度が不安定
な場合には誤動作が生じるおそれがあった。又、上述の
頭出し書き込み、消去機能を実現するための構成が複雑
であった。
(c) Problems to be Solved by the Invention As stated above, the conventional duty change detection means essentially uses an integrating circuit, so there is a risk of malfunctions if the tape speed is unstable. Ta. Further, the configuration for realizing the above-mentioned cue writing and erasing functions is complicated.

本発明はこの点に鑑み為されたものであって。The present invention has been made in view of this point.

誤動作のおそれのない頭出し制御装置を提供するもので
ある。
An object of the present invention is to provide a cueing control device with no fear of malfunction.

に)問題点を解決するための手段 本発明では、頭出しのための、デユーティ変化検出をマ
イクロコンピュータにて行なう。すなわち、N生コント
ロール信号のデユーティを直接監視して、デユーティの
変化を検出する。同時に、再生コントロール信号の周期
が所定値以下となったことを検出する手段をマイクロコ
ンピュータにて構成し、テープ走行速度を低下せしめる
ようにしている。
B) Means for Solving the Problems In the present invention, a microcomputer performs duty change detection for cueing. That is, the duty of the N raw control signal is directly monitored to detect a change in duty. At the same time, a microcomputer is used as a means for detecting that the period of the reproduction control signal has become less than a predetermined value, thereby reducing the tape running speed.

に)作 用 再生コントロール信号のデユーティを直接に監視し、し
かもこの監視を高速のマイクロコンピュータによシ行な
うので、テープ速度の変動#i誤動作の原因とはならな
い。又、テープ速度があまり早くなって、再生コントロ
ールの周期が所定値以下となった時には、テープ速度が
低下せしめられるので、誤動作が生じない。
B) Since the duty of the playback control signal is directly monitored and this monitoring is performed by a high-speed microcomputer, fluctuations in tape speed #i will not cause malfunctions. Furthermore, when the tape speed becomes too fast and the playback control cycle becomes less than a predetermined value, the tape speed is reduced, so that malfunctions do not occur.

(へ)実施例 以下図面に従い本発明の詳細な説明する。第1図は本発
明装置の機能ブロック図、第2図及び第6図は実施例の
回路ブロック図、第4図は頭出しマイクロコンピュータ
(頭出しCPU)の概略動作を示すフローチャートであ
る。
(F) EXAMPLES The present invention will be described in detail below with reference to the drawings. FIG. 1 is a functional block diagram of the apparatus of the present invention, FIGS. 2 and 6 are circuit block diagrams of embodiments, and FIG. 4 is a flow chart showing the general operation of the cueing microcomputer (cuing CPU).

第1図において(1)は再生コントロール信号の入力端
子、(2)は再生コントロール信号のデユーティ判別手
段、(3)は再生コツトロール信号の周期判別手段であ
り、デユーティ判別手段(2)及び周期判別手段(3)
の機能が頭出しCPUによって実現される□。
In FIG. 1, (1) is an input terminal for a reproduction control signal, (2) is a duty determination means for a reproduction control signal, and (3) is a period determination means for a reproduction control signal. Discrimination means (3)
The function of □ is realized by the cueing CPU.

(4)はV T )L(5Bをテープが高速で走行する
モードである早送り、巻戻しモードに設定する手段、(
6〕はデユーティ判別手段(2)出力に応答してVTR
を再生モードとする手段、(7)は周期判別手段(3)
の出方に応答してテープの走行速度を低下せしめる手段
である。
(4) is a means for setting V
6] is the duty determining means (2) in response to the output of the VTR.
(7) is a period determining means (3).
This is a means for reducing the running speed of the tape in response to the direction in which the tape comes out.

第1図はVTRを別のブロックとして表わしているが、
実際には、本発明の頭出し制御装置はVTRが内蔵する
シスーテムコントロール回路o一部分として存在する。
Although Figure 1 shows the VTR as a separate block,
Actually, the cue control device of the present invention exists as a part of the system control circuit built into the VTR.

第2図は、V’TRの動作を一制御するメインのマイク
ロコンピュータ(メインCPU)(101、頭出LCP
U@及びリールモータ駆動回路■を示している。
FIG. 2 shows a main microcomputer (main CPU) (101, starting LCP) that controls the operation of V'TR.
U@ and reel motor drive circuit ■ are shown.

本発明が対象としているVTRは、早送シ、巻戻しモー
ドにをいては、リール台の駆動によってテープを高速で
走行せしめる様になっている。そして2つのリール台は
、その中間位置に配されたアイドラを駆動する1個のリ
ールモータ(至)によって回転せしめられる。アイドラ
機構を採用することから、早送りモードでは巻取プリー
ル台のみが駆動され、巻戻しモードでは供給リール台の
みが駆動される。
In the VTR to which the present invention is applied, in fast forward and rewind modes, the tape is run at high speed by driving a reel stand. The two reel stands are rotated by one reel motor that drives an idler placed at an intermediate position. Since the idler mechanism is employed, only the take-up reel stand is driven in the fast forward mode, and only the supply reel stand is driven in the rewind mode.

早送9、巻戻しがリール台の駆動によって行なわれる構
成では、通常リールモータ(31)が一定回転速度とな
る様に制御されることから駆動されるリールのテープ巻
径の変化に併なって、テープ走行速度が大幅に変化して
しまう。同時に再生コントロール信号の周波数も25H
z〜5KHzまで大幅に変化してしまう(通常の再生速
度では再生コントロール信号の周波数はPAL/8EO
AM方式で25.”b NT80方式で30Hzである
In a configuration in which fast forwarding 9 and rewinding are performed by driving the reel stand, the reel motor (31) is normally controlled to have a constant rotational speed, so that the reel motor (31) is normally controlled to have a constant rotational speed, so that the reel speed changes as the tape winding diameter of the driven reel changes. , the tape running speed changes significantly. At the same time, the frequency of the playback control signal is also 25H.
(At normal playback speed, the frequency of the playback control signal is PAL/8EO.
25. in AM mode. ”b 30Hz in NT80 system.

)。この周波数の変化が、従来技術(積分回路を有する
)で誤動作が発生する原因である。
). This frequency change is the cause of malfunctions in the conventional technology (which includes an integrating circuit).

メインOP U (lQiは操作スイッチ等のVTRモ
ード指定手段圓の指定に従ってVTRのモードを制御す
る信号を作成する。この制御信号■はサーボ回路側等に
供給されて、VTRのモードが制御される。又、メイン
CPU(lαは頭出し0PII(Jの制御信号も作成す
る。更に、リールモータC3υ駆動回路頭の制御信号を
巷斡作成する。
Main OP U (lQi creates a signal to control the mode of the VTR according to the designation of the VTR mode designation means such as an operation switch. This control signal is supplied to the servo circuit, etc., and the mode of the VTR is controlled. .Furthermore, the main CPU (lα also creates a control signal for the cue 0PII (J).Furthermore, it creates a control signal for the head of the reel motor C3υ drive circuit.

頭出しCPU刈制御のための信号には、REO信号(1
0a)、ムP81信号(10b)、ムP81信号(10
e)が使用される。REC信号(10a)はVTRを記
録モードに設定する制御信号である。Ar11.AP8
1信号(10b)(10C)は頭出しCPU(20+の
動作モードを制御する制御信号であシ、上記6つの信号
(10a)(10b)(10(+)によって頭出しOF
υの後述の動作が指定される。メインCPUααのP 
IAOK入力は、頭出しCPU(イ)からのPIAOj
L信号(20B)を入力するものであり、頭部分を検出
したとの入力が”あればメインOPυα0)はVTRを
再生モードとする制御信号を出力する。
The signals for cueing CPU mowing control include the REO signal (1
0a), Mu P81 signal (10b), Mu P81 signal (10
e) is used. The REC signal (10a) is a control signal for setting the VTR to recording mode. Ar11. AP8
1 signals (10b) (10C) are control signals that control the operation mode of the cueing CPU (20+), and the above six signals (10a) (10b) (10(+))
The below-described behavior of υ is specified. P of main CPUαα
IAOK input is PIAOj from cueing CPU (a)
It inputs the L signal (20B), and if there is an input indicating that the head portion has been detected, the main OPυα0) outputs a control signal to set the VTR in playback mode.

メインCPUαOjが、リールモータ駆動回路■を制御
する信号には、早送シモード、巻戻しモード時において
RレベルとなるMR−H信4H10d)、その他のモー
ドの時(例えば通常再生、スローモード等)、のり−ル
モータ回転速度を指定する制御信号l、リールモータC
11lの回転方向を指定するF/凡倍信号 10ei)
がある。尚、メインCPU(IQIには11.MO84
Q4Ciを用いている。
The signals used by the main CPU αOj to control the reel motor drive circuit ■ include the MR-H signal 4H10d, which is at R level in fast forward mode and rewind mode, and in other modes (for example, normal playback, slow mode, etc.) , control signal l specifying the reel motor rotation speed, reel motor C
F/round signal that specifies the rotation direction of 11l (10ei)
There is. In addition, the main CPU (IQI is 11.MO84
Q4Ci is used.

頭出しCPLI舛、(TMP42Ci4QP)は前述0
3−M)制御信!(10&)(10b)(100)にて
動作が制御される。入力(CTL  IN)はコントロ
ール信号の入力である。頭出しCPU(イ)は第4図に
示す様に順検索モード、ノーマルインデックスモード、
頭打ち込みモード、頭消去モードを備えている。各制御
信号(101(10b)(10(+)の状態と頭出しC
PU■のモードとの関係は第5図に示す様になっている
Cue CPLI, (TMP42Ci4QP) is 0 as mentioned above.
3-M) Control signal! The operation is controlled by (10 &) (10b) (100). The input (CTL IN) is a control signal input. As shown in Figure 4, the cueing CPU (a) operates in sequential search mode, normal index mode,
It has a head input mode and a head erase mode. Each control signal (101 (10b) (10 (+) state and cue C
The relationship with the mode of PU■ is as shown in FIG.

VTRが記録モードではな((REO信号がL)、A 
P 81 、 A P 8 I信号カ共ICH0flt
合Ea頭検索モードが選択される。このモードではコン
トロール信号入力(OTL  IN)に入力される再生
コントロール信号のデユーティを直接監視して、デユー
ティが50%(第6図(a))の場合にはPIACK出
力はHのまま、20%−80%の時には(第6図(b)
 ) Lを出力する。同時に再生コントロール信号の周
期も監視しており、その周期が所定値例えば400μs
以下となった場合に、スピードダウン(8PEED  
DN)出力をHV <ルとする。
The VTR is not in recording mode ((REO signal is L),
P 81 , A P 8 I signal power ICH0flt
The first search mode is selected. In this mode, the duty of the playback control signal input to the control signal input (OTL IN) is directly monitored, and when the duty is 50% (Fig. 6 (a)), the PIACK output remains H and is set to 20%. -80% (Fig. 6(b)
) Outputs L. At the same time, the period of the reproduction control signal is also monitored, and the period is set to a predetermined value, for example, 400 μs.
If the following occurs, the speed will be reduced (8 PEED).
DN) Let the output be HV < .

ノーマルインデックスモードはRECt信号とAPal
信号のみがRレベルの時に選択される。この場合には、
RECOTL信号(R,OTL信号)が出力され、イン
デックスチェンジ(IND)信号がRレベルとなる。R
,OTL信号はコントロール信号入力(CTL  IN
)に入力されるコントロール信号(第7図(a))の立
上りに同期して、その立上シからコントロール信号周期
の20%−70%の期間がRレベルとなる信号である(
第7図(切参照)。
Normal index mode uses RECt signal and APal
It is selected only when the signal is at R level. In this case,
The RECOTL signal (R, OTL signal) is output, and the index change (IND) signal becomes R level. R
, OTL signal is the control signal input (CTL IN
) is a signal that is at the R level for a period of 20% to 70% of the control signal period from the rising edge of the control signal (Fig. 7(a)) input to the control signal (Fig. 7(a)).
Figure 7 (see cut).

REC信gカL VへwテA P 81 %A P 8
1 信号がり、Hの組み合せの場合には、頭出しCPU
刈は頭打ち込みモードとなる。このモードでは工ND信
号がRレベルとなる他に、WRITE  C!TL(W
、QTL)信号、再生ミュート信号(PB0MUTE信
号)が出力される。W、OTL信号とFB、MUTE信
号の再生コントロール信号(コントロール信号入力に入
力されたもの)に対するタイミングは第8図に示しであ
る。W、OTL信号(第8図(b))は再生コントロー
ル信号(同L、<(a))f)立上り4C同ML−C2
D96−6096嘉Hレベルとなる信号で、ある。また
、i’ B 、 M TJ T B信号は(C)の如く
、再生コントロール信号の立上多に同期して5%−18
0%が…レベ#去碌る信号である。
REC credit g Ka L V w Te A P 81 %A P 8
1 In the case of a combination of signal high and H, the cueing CPU
Kari is in head-hitting mode. In this mode, in addition to the engineering ND signal being at R level, the WRITE C! TL(W
, QTL) signal, and a playback mute signal (PB0MUTE signal) are output. The timing of the W, OTL signal and the FB, MUTE signal with respect to the reproduction control signal (input to the control signal input) is shown in FIG. W, OTL signal (Figure 8(b)) is the playback control signal (L, <(a)) f) rising 4C ML-C2
This is a signal at D96-6096KH level. Also, as shown in (C), the i' B and M TJ T B signals are 5%-18 in synchronization with the rising edge of the reproduction control signal.
0% is a signal for level # failure.

REO信号がLレベルで、AF81.ムP81信号がi
t、 L、の組み合ゼの場合!jc社頒桐去量−ド七な
ってI N D@号がHvレベルなる。見易【、頂梢去
4−Fでu@1ie)PR,M’U’T、EttとlB
゛S AE  CTL(E、C’l”L)gr4J−$出力1
れる。
When the REO signal is at L level, AF81. P81 signal is i
In the case of combination ze of t and L! When the jc company distribution amount becomes 7, the IND @ issue becomes Hv level. Easy to see [, u@1ie in apical removal 4-F) PR, M'U'T, Ett and lB
゛S AE CTL (E, C'l"L) gr4J-$ output 1
It will be done.

E、CTL信号社第9WA向の如く、再生コントロー#
信号か)に′M4シて、立上シに同期り大10%−50
%零…レベルとなる信号である。
E, CTL Signal Co., Ltd. 9th WA, like the playback controller #
10% -50 in synchronization with the start-up signal.
%0... This is a signal that becomes a level.

以上の頭打ち込み、履消去、ノーマルインデックスの3
つのモー)′瘍こおいて、剋、arL、w。
3 of the above head entry, deletion, and normal index
(Mo)' Cancer, 剋, arL, w.

CI’L、 E 、 C’T:L信4jのレベルのタイ
ミング社。
CI'L, E, C'T: L signal 4j level timing company.

二ン+ロール信号入力(OTL  IN)に入力さtL
大コントロール信号の周期に基づいて設定する。
Input to 2nd+roll signal input (OTL IN)
Set based on the period of the large control signal.

すなわち。直前の一周期のデータI【基づいて、各信号
が作成される。これによってPAL/810ムm(25
nz)及びNT80(30H2)17)2つのシステム
に対しても自動的に対応できる。
Namely. Each signal is created based on the data I of the previous cycle. This allows PAL/810mm (25
It can also automatically support two systems: nz) and NT80 (30H2) 17).

禍、第5@におhて、不作動と記入した状態でIIi、
 1laiLOPUmt!、q*、)状11f6D−下
IACK出力はHレベル、他の出力はLレベルに設定さ
れている。
Misfortune, in the 5th @ h, IIi, with the state marked as inoperable,
1laiLOPUmt! , q*, )-shaped 11f6D-lower IACK output is set to H level, and other outputs are set to L level.

第2図において、リールモータ(2)の駆動回路■はリ
ールモータ回転方向切換回路(2)、早送シ、巻戻し詩
に、リールモータ(至)を駆動する早送シ、巻戻し駆動
回路儲、早送9、巻戻し時以外の低速でツー#毫−夕(
2)を駆動する場合に用いられる低速駆動回路側、早送
11巻戻し時にリールモータC1υの回転速度を低下せ
しめる速度低下回路缶を備えている。
In Figure 2, the drive circuit for the reel motor (2) is the reel motor rotation direction switching circuit (2), the fast forward and rewind drive circuits that drive the reel motor (to), and the fast forward and rewind drive circuits that drive the reel motor (to). Fast forward 9, slow speed except when rewinding 2 # 毫 - evening (
2) is provided with a speed reduction circuit for reducing the rotational speed of the reel motor C1υ during fast forwarding 11 and rewinding.

リールモータ駆動回路c(IIIi主としてメインCP
U嬢によって制御される。F/T信号(10@)のレベ
ルにより、回転方向切換回路■の状態が変化し、リール
モーターを流れる電流方向が変化して、ll[Rモータ
であるリールモーターの回転方向カ正(フォワード)方
向、逆(リバース)方向ニ変化する。M常再生時、スロ
ー再生時等リール台が低速で駆動される場合に社メイン
ct’u@からの制御信号に応じて対応する基準電圧が
基準電圧作成回路国で作成される。この基準電圧と略同
じ電圧が第1トランジスタ(Ql)のエミッタに生じ、
ダイオード(D)を介して回転方向切換回路(2)に供
給される。そこでリールモータ(2)には複数のモード
に対応した一定電圧が与えられる。
Reel motor drive circuit c (IIIi mainly main CP
Controlled by Miss U. Depending on the level of the F/T signal (10@), the state of the rotation direction switching circuit ■ changes, the direction of the current flowing through the reel motor changes, and the rotation direction of the reel motor, which is the ll[R motor, is corrected (forward). Change direction and reverse direction. When the reel stand is driven at low speed, such as during normal playback or slow playback, a corresponding reference voltage is created in the reference voltage creation circuit in response to a control signal from the company's main ct'u@. A voltage substantially the same as this reference voltage is generated at the emitter of the first transistor (Ql),
It is supplied to the rotation direction switching circuit (2) via the diode (D). Therefore, constant voltages corresponding to a plurality of modes are applied to the reel motor (2).

VTRが早送り、巻戻しモードに設定される場合にはM
R−11信号(10d)がRレベルとなる。
M if the VTR is set to fast forward or rewind mode
The R-11 signal (10d) becomes R level.

これによって第2トランジスタ(Q2)がオンとなって
、第3トランジスタ(Q3)もオンとなり、電源電圧(
十B)に路等しい電圧がリールモータclIに印加され
て、リールモータG11lは高速で回転する。この時、
8PEED  DN信号はLレベルなのでインバータ匈
によシトランジスタ(Q4)がオン状態であ夛、抵抗(
R1)の両端はショートされていて、PNP)ランジス
タ(Q3)のN流は#1とんど制限されない。一方、8
PEEDDN出力がRレベルとなると、インバータ(支
)の動作によ)第4トランジスタ(Q4)のペースには
Lレベル信号が印加されるのでオフとなシ、第2トラン
ジスタ(Q2)のエミッタと接地間に抵抗(R1)が挿
入され、PNP)ランジスタ(Q3)を流れる電流が1
!1@される。そこでリールモータ(2)の回転数が低
下する。
As a result, the second transistor (Q2) is turned on, the third transistor (Q3) is also turned on, and the power supply voltage (
A voltage equal to 1B) is applied to the reel motor clI, and the reel motor G11l rotates at high speed. At this time,
Since the 8PEED DN signal is at L level, the transistor (Q4) is in the on state and the resistor (
Both ends of R1) are shorted and the N flow of the PNP) transistor (Q3) is almost unrestricted. On the other hand, 8
When the PEEDDN output becomes R level, an L level signal is applied to the pace of the fourth transistor (Q4) due to the operation of the inverter (support), so it is turned off, and the emitter of the second transistor (Q2) and ground. A resistor (R1) is inserted between them, and the current flowing through the PNP transistor (Q3) is 1
! 1@ will be done. Therefore, the rotation speed of the reel motor (2) decreases.

第3図は頂出しCPU■出力に関連するOTLヘッド−
の記録再生制御回路等を示している。記録再生制御回路
(社)はCTLヘッド顛の両端が接続されたトランジス
タによるブリッジ回路とこのプリフジ回路の各トランジ
スタ(Q5 ’)〜(Q6)を制御するトランジスタに
より構成されている。
Figure 3 shows the top of the CPU ■ OTL head related to output.
It shows the recording/reproducing control circuit, etc. The recording and reproducing control circuit (Inc.) is composed of a bridge circuit made up of transistors connected to both ends of the CTL head frame, and transistors controlling each of the transistors (Q5') to (Q6) of this prefuji circuit.

まず、通常の記録再生時の動作を説明する。記録時には
REO信号(転)がHレベルとなル、第5トランジスタ
(Q5)がオンとなり第12トランジスタ(Ql2)が
オン可能な状態となっている。記録されるコントロール
信号となる3 Q Hzの方形波がブロック關よシ第1
1トランジスタ(Qll)のベースに印加される。この
5 Q Hz信号は記録する映像信号の垂直同期信号よ
り作成したものである。第11トランジスタ(Qll)
のベースカミレベルの時、第11トランジスタ(Qu)
、第7トランジスタ(Q7)、第5トランジスタ(Q′
、5)がオンであシ、第12トランジスタ(Q[)、第
8トランジスタ(Qs )、第6トランジスタ(Qs)
がオフとなるので、C!TLへ、ド■には矢印Aの電流
が流れる。
First, the operation during normal recording and reproduction will be explained. During recording, the REO signal (reverse) goes to H level, the fifth transistor (Q5) is turned on, and the twelfth transistor (Ql2) is in a state where it can be turned on. A 3 Q Hz square wave, which is the control signal to be recorded, is the first signal across the block.
1 transistor (Qll). This 5 Q Hz signal is created from the vertical synchronization signal of the video signal to be recorded. 11th transistor (Qll)
When the base level of , the 11th transistor (Qu)
, the seventh transistor (Q7), and the fifth transistor (Q'
, 5) are on, the 12th transistor (Q[), the 8th transistor (Qs), the 6th transistor (Qs)
is off, so C! A current of arrow A flows to TL and to C.

一方、第11トランジスタ(Qll)のベースがLレベ
ルの場合には第12トランジスタ(Qtz)・1第8ト
ランジスタ(Qll)、3g6)フンジスタ(Qs)が
オンと1にり、第11トランジスタ(Qll)、F7)
ランジスタ(Q7)がオフとなる。よフてCjTLヘッ
ド−を電流が矢印B方向に流れる。
On the other hand, when the base of the 11th transistor (Qll) is at L level, the 12th transistor (Qtz), 1st 8th transistor (Qll), 3g6) fungistor (Qs) turns on and becomes 1, and the 11th transistor (Qll) ), F7)
The transistor (Q7) is turned off. Therefore, current flows through the CjTL head in the direction of arrow B.

第5トランジスタ(Qs)もオンだが抵抗(1りがある
ので矢印B方向に主として電流が流れる。
The fifth transistor (Qs) is also on, but since there is a resistor (1), current mainly flows in the direction of arrow B.

この時、FB0MUT五信号−はLレベルなので切換ス
イッチ[株]はL側を選択しておシ、第5トランジスタ
(Qs)のコレクタはCTLアンプ(9)の入力に接続
されている。第5トランジスタ(Qs)はオン状態であ
るが、オン抵抗も少しあるので、A方向、B方向の・を
渡変・化に応じてコレクタ電圧が変化する。、この・電
圧がアンプ(5υ、シュミット@路口を介してサーボ回
i路Cキャ1スタンそ一タの位相比較回J&等を含む)
(至)□及び′、コント・ロール信号として端、子c 
C’ T′L  OU T’ ) (a・よシ・出力さ
れる。、 再生時にはR1,C;信号(I21がLレベル−;l1
l)・で、第6トランジスタ(Qs)、がオフ、又、第
7トランジスタ(9丁)、第5トランジスタ(Qs)も
オフとなり、第8トランジスタCQ f )、の、与力
オンとなる。そこで再生によってCTLヘッド−、に生
じた電流変化はアンプ姉で増幅され、シュミット回路篩
にて波形整形されて、方形波の再生コントロール信号が
得られる。この再生コントロール信号もサーボ回路ω及
び端子−に印加される。
At this time, since the FB0MUT5 signal - is at the L level, the selector switch selects the L side, and the collector of the fifth transistor (Qs) is connected to the input of the CTL amplifier (9). Although the fifth transistor (Qs) is in the on state, it has a small on-resistance, so the collector voltage changes depending on the change in the direction A and the direction B. , this voltage is applied to the amplifier (5υ, including the phase comparison circuit J & etc. of the servo circuit I path C cap 1 stator through Schmidt@Roguchi)
(to) □ and ′, end as control signal, child c
C'T'LOUT') (a, output, output., During playback, R1, C; signal (I21 is L level -; l1
1), the sixth transistor (Qs) is turned off, the seventh transistor (9th transistor) and the fifth transistor (Qs) are also turned off, and the power to the eighth transistor CQ f ) is turned on. Therefore, the current change generated in the CTL head due to reproduction is amplified by the amplifier, and waveform-shaped by a Schmidt circuit sieve to obtain a square wave reproduction control signal. This reproduction control signal is also applied to the servo circuit ω and the terminal -.

舗ハへイパスフィルタ(IIPN’)で1)!り、早送
シ、巻戻し時以外にはMP−R1信号が11v、ベルで
あるからHPF541が第14トランジスタ(Q14)
によって接地され、不要な高周波成分を接地する。
1) with the high pass filter (IIPN')! Since the MP-R1 signal is 11V and a bell except during fast forwarding and rewinding, HPF541 is the 14th transistor (Q14).
is grounded to ground unnecessary high frequency components.

一方VTRが早送り、巻戻しモードに設定されるとMR
−R1信号(資)がLレベルとなって、第14トランジ
スタ(Q14)もオフとなる。そこで高周波成分が減衰
することなく、テープが高速で走行せしめられることに
よシ、再生コントロール信号の周波数が高くなっても増
幅、整形が十分に行なわれる。
On the other hand, when the VTR is set to fast forward or rewind mode, the MR
The -R1 signal (equipment) goes to L level, and the 14th transistor (Q14) also turns off. Therefore, by running the tape at high speed without attenuating high frequency components, sufficient amplification and shaping can be performed even if the frequency of the reproduction control signal becomes high.

頭出しCPU■がノーマルインデックスモードにある場
合にはR1CTL信号(第7図の))□□□が第10ト
ランジスタ(QIO)のベースに印加される。R,OT
L信号がRレベルの期間には、第10トランジスタ(Q
IO)がオンとなり、コントロール信号(至)がHレベ
ルであっても、第11トランジスタ(Qll)はオフと
なつてOTLヘッド霞に鉱矢印B方向に電流が流れる。
When the cueing CPU ■ is in the normal indexing mode, the R1CTL signal (in FIG. 7) ) □□□ is applied to the base of the tenth transistor (QIO). R,OT
During the period when the L signal is at R level, the 10th transistor (Q
Even if the control signal (IO) is turned on and the control signal (to) is at H level, the eleventh transistor (Qll) is turned off and a current flows through the OTL head in the direction of arrow B.

すなわち、ブロック−の出力のコントロール信号(至)
の立上シからコントロール信号周期の20%の期間入方
向に電流が流れる。そしてその後の80%の期間B方向
に電流が流れる。結果として20%”−8096Lのコ
ントロール信号を第11)ランジスタ(Qll)のベー
スに印加するのと同じことになる。
In other words, the control signal (to) of the output of the block
A current flows in the input direction for a period of 20% of the control signal period from the rising edge of the signal. Then, the current flows in the B direction for 80% of the period thereafter. As a result, it is the same as applying a control signal of 20%''-8096L to the base of the 11th transistor (Qll).

頭打ち込みモードにおいては、W、CTL信号(5(第
8図(b)) tLL123 )9 ン)xi (Qt
3 ) Oベースに、FB、MUTE信号(a(第8図
(C))が切換スイッチ[株]に制御信号として供給さ
れる。PB、MUTE信号はOTL  OUT端子(4
9iに生じる再生コントロール信号(第8図(a))の
立上シ時には、切換スイッチωがL側を選択しておシ、
再生コントロール信号の立上りは必ずアンプ6D等を介
してOTL  OυT端子−に付与される。W。
In the head-shot mode, W, CTL signal (5 (Fig. 8(b)) tLL123 )9 xi (Qt
3) The FB and MUTE signals (a (Fig. 8 (C)) are supplied to the O base as control signals to the selector switch Co., Ltd. The PB and MUTE signals are supplied to the OTL OUT terminal (4
When the playback control signal (Fig. 8(a)) generated at 9i rises, the selector switch ω selects the L side, and
The rising edge of the reproduction control signal is always applied to the OTL OυT terminal - via the amplifier 6D or the like. W.

OTL信号(第8図(b))がHレベルとなると第13
トランジスタ(Q13)がオンとなり、第6トランジス
タ(Qs)がオンとなる。この時は再生状態であるから
、第8トランジスタ(Qs)がオンであシ、矢印B方向
の電流がOTLヘッドばαを流れる。この時には、FB
、MUTE信号が■レベルなので第5トランジスタ(Q
s)のコレクタが接地される。従い、抵抗(R2)を流
れる電流はアンプ(5D、シュミット回路Qに影響を与
えない。
When the OTL signal (Fig. 8(b)) becomes H level, the 13th
The transistor (Q13) is turned on, and the sixth transistor (Qs) is turned on. At this time, since it is in the reproducing state, the eighth transistor (Qs) is turned on, and a current in the direction of arrow B flows through the OTL head α. At this time, FB
, the MUTE signal is at level ■, so the fifth transistor (Q
The collector of s) is grounded. Therefore, the current flowing through the resistor (R2) does not affect the amplifier (5D, Schmitt circuit Q).

矢印B方向の電流は前述の様にブロック−出力のコント
ロール信号がLレベルの時に対応するので、通常は入方
向の電流で記録される部分が、B方向の電流で再記録さ
れる。すなわち、第6図(b)のコントロール信号が記
録される。W、OTL信号がLレベルとなると、第13
トランジスタ(Q13)はオフとなるが第6トランジス
タ(Q6)はコンデンサ(C)の端子電圧が所定値とな
るまでカットオフとはならない。すなわちW、OTL信
号のHレベルに対応する矢印B方向の電流は徐々に減少
し、第8図(b)の如く立下シが急とならず、なめらか
となる。
Since the current in the direction of arrow B corresponds to when the block-output control signal is at L level as described above, the portion normally recorded with the current in the incoming direction is rerecorded with the current in the B direction. That is, the control signal shown in FIG. 6(b) is recorded. When the W and OTL signals go to L level, the 13th
Although the transistor (Q13) is turned off, the sixth transistor (Q6) is not cut off until the terminal voltage of the capacitor (C) reaches a predetermined value. That is, the current in the direction of arrow B, which corresponds to the H level of the W and OTL signals, gradually decreases, and the fall is smooth instead of abrupt as shown in FIG. 8(b).

IND信号(481は、頭打ち込みモードにおいてHレ
ベルとなっており、シュミット回路曽に印加され、その
ヒステリシスの幅を広げる様に動作する。
The IND signal (481) is at the H level in the initial injection mode, is applied to the Schmitt circuit, and operates to widen the width of its hysteresis.

記録再生制御回路(旬の動作によシ、シュミット回路が
誤動作することを防止するためである。
This is to prevent the Schmitt circuit from malfunctioning due to abnormal operation of the recording/reproduction control circuit.

頭消去時には、E、OTL信号(第9図(b))が第9
トサンジスタ(Q9)のペースに印加され、更に、FB
1MUTE信号、IND信号も頭打ち込み時と同様に印
加されている。この場合もFB。
When erasing the head, the E and OTL signals (Fig. 9(b)) are
Applied to the pace of Tosangista (Q9), and furthermore, FB
1MUTE signal and IND signal are also applied in the same way as at the time of head input. In this case also FB.

MLITE信号の動作によって再生コントロール信号の
立上シは確実に頭出しOFυ@)に印加される。
The operation of the MLITE signal ensures that the rising edge of the reproduction control signal is applied to the cue OFυ@).

第9トランジスタ(Q9)がE、CTL信号のHレベル
期間、オンとなると、第7トランジスタ(Q7)がオン
となシ、第8トランジスタ(Q8)がオフとなる。そこ
で矢印A方向の電流がCTLヘッドにを流れて切換スイ
ッチ■を介して接地される。矢印A方向の電流はブロッ
ク田の出力がHレベルの場合の電流方向と同じなので、
20%(H)−80%(L)のコントロール信号(第6
図(b))が記録されていても、デユーティ50%の信
号に書き換えられる。
When the ninth transistor (Q9) is turned on during the H level period of the E and CTL signals, the seventh transistor (Q7) is turned on and the eighth transistor (Q8) is turned off. Therefore, a current in the direction of arrow A flows through the CTL head and is grounded via the changeover switch (3). The current in the direction of arrow A is the same as the current direction when the block output is at H level, so
20% (H) - 80% (L) control signal (6th
Even if the signal shown in Figure (b)) is recorded, it is rewritten to a signal with a duty of 50%.

次に、“全体の動作を説明する。モード指定手段Uによ
ってVTRが記録モードに設定されると、メイ:/CP
U(11)から0REC信号(10B)がRV ヘA/
 トナF) 、キャプスタンモータ、ヘットモータが回
転を始める。このREO信号(第10図(a))の立上
シより所定時間遅れてメイン0PtlQaのAP81信
号がHレベルとなフ、頭出しCP U(Jがノーマルイ
ンデックスモードに指定される。AP81信号(第10
図(b))がRレベルである期間はβIモードの時8秒
間、β里モードの時12秒間に設定されておシ、この期
間R,OTL信号がmll再再生制御回路+4111C
tm給され記録されるコントロール信号のデユーティ力
120%−80%となる。
Next, "The overall operation will be explained. When the VTR is set to the recording mode by the mode specifying means U,
The 0REC signal (10B) from U (11) is sent to RV hair A/
Toner F), capstan motor, and head motor start rotating. After a predetermined time delay from the rise of this REO signal (FIG. 10(a)), the main 0PtlQa AP81 signal goes to H level, and the cueing CPU (J is designated to normal index mode. 10th
The period when (b)) is at the R level is set to 8 seconds in βI mode and 12 seconds in βri mode.
The duty force of the control signal supplied and recorded is 120%-80%.

順検索モードをモード指定手段aυにてメインCPut
(lQjに指示した場合は第11図の70−チャートの
如く動作する。メイン0Ptl(IQIか−らはHレベ
ルのAP81.AP81信号が呂力されて、頭出しCP
U■が順検索モードに設定され□る。更にメイン0Pt
l(IQIはMR−H信号等をHレベルに設定して、V
TRを早送夛、巻戻しモードに設定する。
Set the sequential search mode to the main CPU using the mode specifying means aυ.
(When instructed to lQj, it operates as shown in chart 70 in Figure 11. From the main 0Ptl (IQI), the H level AP81.AP81 signal is activated, and the cueing CP
U■ is set to sequential search mode □. Furthermore, main 0Pt
l (IQI is set by setting the MR-H signal etc. to H level and
Set TR to fast forward or rewind mode.

そして頭出しく3PU(lQiからのPIAOK信号が
Lレベルとなるまでテープを走行せしめる。PIAON
信号がLレベルとなると、VTRを停止状態とした後、
再生状態とする。
Then, the tape is run until the PIAOK signal from the 3PU (lQi) reaches the L level. PIAON
When the signal goes to L level, after stopping the VTR,
Set to play state.

頭出しcpu■は順検索モードに指定されて、順検索処
理を行なう。順検索処理は、前述の様に再生コントロー
ル信号のデユーティを判別し、更に周期を判別する処理
でおる。そこで、再生コントロール(再生CTL)信号
のHM間及びL期間をカウントして、夫々のカウント値
を比較する。
The cueing CPU ■ is designated to the sequential search mode and performs the sequential search process. The sequential search process is a process of determining the duty of the reproduction control signal as described above, and further determining the cycle. Therefore, the HM and L periods of the reproduction control (reproduction CTL) signal are counted and the respective count values are compared.

この場合例えば、R期間に対応するカウント値を2倍し
てL期間のカウント値と比較する。L期間のカウント値
の方が大きければ20%−80%デユーティの部分であ
シ、逆の場合は50%デユーティの部分であると判別す
れば良い。この時、しきい値は33.3%となる。
In this case, for example, the count value corresponding to the R period is doubled and compared with the count value for the L period. If the count value of the L period is larger, it may be determined that it is a 20%-80% duty portion, and if the opposite is the case, it may be determined that it is a 50% duty portion. At this time, the threshold value is 33.3%.

20%−80%デユーティ部分であると判別するとPI
AOK信号をLレベ′ルに設定する。50%デユーティ
部分と判別した場合1とは、PIACK信号をHレベル
に設定する。更に、次のステップにて、H期間のカウン
ト値とL期間のカウント値を加えた値(再生コントロー
ル信号の周期に対応する)が400μSよりも小さいか
どうかを判別する。小さい場合は8PEED  DN信
号をHレベルに設定し、大きい場合にはLレベルに設定
する。
If it is determined that it is the 20%-80% duty part, the PI
Set the AOK signal to L level. When it is determined that it is a 50% duty portion, the PIACK signal is set to H level. Furthermore, in the next step, it is determined whether the sum of the count value of the H period and the count value of the L period (corresponding to the period of the reproduction control signal) is smaller than 400 μS. If it is small, the 8PEED DN signal is set to H level, and if it is large, it is set to L level.

8PEED  DN信号が早送シ、巻戻しモード中にお
いて五レベルとなるとリールモータ駆動回路缶の第4ト
ランジスタ(Q4)がオフとなシリ−ルモータ(3]J
の回転速度が低下して、テープ速度も低下することにな
る。マイクロコンピュータを用いての順検索では、再生
コントロール信号のデユーティを直接測定できる。これ
は、CPUの動作が高速であるからで、実施例のもので
はクロック周期が1μsであり、再生コントロール信号
のデユーティ測定時には25μs毎にレベルを監視して
いる。デユーティを直接測定していることから、通常の
コントロール信号周期が25旦2でも3QHzでも問題
なく対応できる。高速でレベルをチェックしていること
から、テープ速度の変動に対しても対応できる。めまシ
にもテープ速度が増加した場合でも、コントロール周期
判別によりテープ速度が自動的に低下するので、検索の
誤動作は生じない。
8PEED When the DN signal reaches the 5th level during fast forwarding or rewinding mode, the fourth transistor (Q4) of the reel motor drive circuit turns off and the serial motor (3) J
The rotational speed of the tape decreases, and the tape speed also decreases. In forward search using a microcomputer, the duty of the reproduction control signal can be directly measured. This is because the CPU operates at high speed; in the embodiment, the clock cycle is 1 μs, and the level is monitored every 25 μs when measuring the duty of the reproduction control signal. Since the duty is directly measured, it can be used without any problem even if the normal control signal period is 25, 2 or 3 QHz. Since the level is checked at high speed, it can also respond to fluctuations in tape speed. Even if the tape speed suddenly increases, the tape speed is automatically reduced by determining the control cycle, so no search errors occur.

記録済テープの任意の場所において、インデックス信号
を書き込みたい場合には、VTRを再生モードに設定し
ておいて希望する画面で頭打ち込みスイッチを投入する
。メイン0Ptl(lQiはこれに応答してAP81信
号をRレベルとする(第12図フローチャート参照)。
If it is desired to write an index signal at any location on the recorded tape, the VTR is set to playback mode and the head write switch is turned on at the desired screen. In response, the main 0Ptl(lQi) sets the AP81 signal to the R level (see the flowchart in FIG. 12).

メインOP tJ (IQIからのAP81信号は8秒
間(又は12秒間)Iiレベルに設定される。AP81
信号のみがHレベルである間、頭出しCPU(lは頭打
ち込みモードとなる。
Main OP tJ (AP81 signal from IQI is set to Ii level for 8 seconds (or 12 seconds). AP81
While only the signal is at H level, the cueing CPU (1) is in the cueing mode.

頭打ち込みモードでは、まず、再生コントロール信号の
周期を測定するこの周期Tが31.33m3以上、35
.33m’以下の場合には周期が正常であると判別して
、次の再生コントロール信号の立上9に同期して、W、
OTL信号、FB、MUTE信号を出力する。又、IN
D信号はRレベルとなっている。
In the head input mode, first, the period T for measuring the period of the reproduction control signal is 31.33 m3 or more, 35 m3 or more.
.. If it is less than 33 m', it is determined that the cycle is normal, and in synchronization with the rising edge 9 of the next playback control signal, W,
Outputs OTL signal, FB, and MUTE signal. Also, IN
The D signal is at R level.

周期が異常と判別された場合、メイン(3PU(lQi
からの指示でモード変更がある場合には、第4図■に戻
る。、これによシ、頭打ち込みを指示した位置で、fl
、β胤のモードチェンジがあっな場合等によシ再生コン
トロール信号周期が乱れている場合には、一時出力が停
止され、正常な周期(33,33m!±2m5)となっ
た時点で再度出力を出すので、頭出し信号が誤って記録
されることはない。
If the period is determined to be abnormal, the main (3PU(lQi)
If there is a mode change based on an instruction from , return to Figure 4 (■). , In addition to this, at the position where I instructed you to hit the head, fl
, If the reproduction control signal cycle is disturbed due to an error in the mode change of β-seed, etc., the output will be temporarily stopped, and the output will be restarted when the normal cycle (33, 33m! ±2m5) is reached. This prevents the cue signal from being recorded erroneously.

再生コントロール信号の周期が正常範囲にある場合には
、その測定した周期に基づいて、W、CTL信号、PB
、MUTE信号の各期間を設定する。すなわち、常に前
回の再生コントロ−ル周期判別に気づき、各期間が設定
されるから、25H2,3Q HZのコントロール信号
どちらでも対応できる。
When the period of the playback control signal is within the normal range, the W, CTL signal, and PB signal are determined based on the measured period.
, sets each period of the MUTE signal. That is, since each period is set by always noticing the previous reproduction control cycle determination, either 25H2 or 3Q HZ control signals can be used.

頭消去モードがモード指定手段によシ設定されると、ま
ず順検索モードとなシ、頭出し信号が記録された部分を
検索する。頭出し信号が検出されると、AP81信号の
みがRレベルとな)、頭消去モードとなる。頭消去モー
ドは頭打ち込みモー  ”ドと略同じである。異なる点
は、AP81信号がHレベルとなる期間が20秒間であ
シ、又、出力される信号が、W、CTL信号の代りにE
、C’l’L信号であることである。
When the beginning erasing mode is set by the mode specifying means, first the sequential search mode is activated and the portion where the beginning signal is recorded is searched. When the cue signal is detected, only the AP81 signal goes to R level), and the cue erase mode is entered. The head erase mode is almost the same as the head input mode.The difference is that the period during which the AP81 signal is at the H level is 20 seconds, and the output signal is the E instead of the W and CTL signals.
, C'l'L signals.

尚、実施例の構成では再生コントロール周期が400μ
sよシ小さくなると8FEED  DN信号が出力され
、これによシテープ速度が低下すると、再び5PEED
  DN信号はLレベルに戻る。
In addition, in the configuration of the embodiment, the playback control cycle is 400μ.
When the tape speed becomes smaller than s, the 8FEED DN signal is output, and when the tape speed decreases, the 5FEED DN signal is output again.
The DN signal returns to L level.

すなわち、テープ速度が所定値よりも大きくなる毎にリ
ールモータにブレーキを付与する構成となっている。こ
れによシ、テープ速度は低下せしめられて、一定速度を
超えない様に制御される。これに対して、再生コントロ
ール信号の周期が所定値を超える毎に1頭出しOFυの
複数の出力状態が変化しく例えば、複数の出力線が順次
Rレベルとなる。又は、パイ≠リー出力が変化する)、
これに対応してリールモータ駆動回路よりリールモータ
に、頭出しCPU出力に対応する電圧が付与されて、テ
ープ速度が低下する方式も考えられる。
That is, the reel motor is configured to be braked every time the tape speed becomes greater than a predetermined value. As a result, the tape speed is reduced and controlled so as not to exceed a certain speed. On the other hand, each time the period of the reproduction control signal exceeds a predetermined value, the plurality of output states of the one-head OFυ change, and for example, the plurality of output lines sequentially become R level. Or, Pi≠Lee output changes),
Correspondingly, a method may also be considered in which the reel motor drive circuit applies a voltage corresponding to the cue CPU output to the reel motor, thereby reducing the tape speed.

更に、再生コントロール信号の周期に対応した複数の出
力状態(例えば、周期がflの時、人出力がHレベル、
flの時B出力がHレベルとなる様な状態)を、頭出し
CPUが有しておシ、この出力変化に対応してリールモ
ータに供給される電圧が変化してテープ速度が低下する
構成も考えられる。
Furthermore, there are multiple output states corresponding to the cycle of the playback control signal (for example, when the cycle is fl, the human output is at H level,
The cueing CPU has a state in which the B output becomes H level when the output is fl, and the voltage supplied to the reel motor changes in response to this output change, causing the tape speed to decrease. can also be considered.

(ト)  発明の効果 以上述べた如く、本発明によれば、テープ速度の夏動等
により、頭出し動作が誤動作することがないので効果が
ある。
(g) Effects of the Invention As described above, the present invention is effective because it prevents the cueing operation from malfunctioning due to fluctuations in the tape speed.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はいずれも本発明に係シ、第1図は機能ブロック図
、第2図、第6図は実施例の回路ブロック図、第4図は
頭出しCPUの動作を示すフローチャート、第5図はメ
インCPUからの制御信号の組み合せと頭出しCPUの
動作モードの関係を示す説明図、第6図、第7図、第8
図、第9図、第10図は波形面、第11図は頭検索モー
ド時の動作を示すフローチャート、第12図は頭打ち込
みモード時の動作を示すフローチャートである。 (1)・・・・・・再生コントロール信号入力端子、(
2)・・・・・・デユーティ判別手段、(3)・・・・
・・周期判別手段、(4)・・・・・・早送フ巻戻し設
定手段、(5)・・・・・・VTR1(6)・・・・・
・再生モード設定手段、(7)・・・・・・速度低下手
段。
The drawings are all related to the present invention; FIG. 1 is a functional block diagram, FIGS. 2 and 6 are circuit block diagrams of the embodiment, FIG. 4 is a flow chart showing the operation of the cueing CPU, and FIG. Explanatory diagrams showing the relationship between the combination of control signals from the main CPU and the operation mode of the cueing CPU, FIGS. 6, 7, and 8
9 and 10 are waveform surfaces, FIG. 11 is a flowchart showing the operation in the head search mode, and FIG. 12 is a flowchart showing the operation in the head input mode. (1)......Playback control signal input terminal, (
2)...Duty determination means, (3)...
...Period determination means, (4)...Fast forward/rewind setting means, (5)...VTR1 (6)...
- Reproduction mode setting means, (7)... speed reduction means.

Claims (1)

【特許請求の範囲】[Claims] (1)ビデオテープレコーダをテープが高速で走行する
第1のモードに設定する手段と、前記第1のモードにお
いて再生コントロール信号を再生する手段と、前記再生
コントロール信号を入力してデューティを判別するデュ
ーティ判別手段と、前記再生コントロール信号を入力し
てその周期が所定値よりも小さいことを判別する周期判
別手段と、前記デューティ判別手段出力に基づいてビデ
オテープレコーダのモードを変更する手段と、前記周期
判別手段出力に基づいてテープ速度を低下せしめる手段
とよりなる頭出し制御装置。
(1) means for setting a video tape recorder to a first mode in which the tape runs at high speed; means for reproducing a playback control signal in the first mode; and determining duty by inputting the playback control signal. duty determining means; cycle determining means for inputting the playback control signal and determining that the cycle is smaller than a predetermined value; and means for changing the mode of the video tape recorder based on the output of the duty determining means; A cueing control device comprising means for reducing the tape speed based on the output of the cycle determining means.
JP59215904A 1984-10-15 1984-10-15 Program searching controller Pending JPS6194253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59215904A JPS6194253A (en) 1984-10-15 1984-10-15 Program searching controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59215904A JPS6194253A (en) 1984-10-15 1984-10-15 Program searching controller

Publications (1)

Publication Number Publication Date
JPS6194253A true JPS6194253A (en) 1986-05-13

Family

ID=16680177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59215904A Pending JPS6194253A (en) 1984-10-15 1984-10-15 Program searching controller

Country Status (1)

Country Link
JP (1) JPS6194253A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039511A (en) * 1973-08-10 1975-04-11

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039511A (en) * 1973-08-10 1975-04-11

Similar Documents

Publication Publication Date Title
US5097461A (en) Synchronizing circuitry for the playback and recording units of a dubbing apparatus
JPS6194253A (en) Program searching controller
JP3310075B2 (en) Screen search malfunction prevention circuit due to video tape speed change
JPH02208886A (en) Tape editing method
US5282097A (en) Automatic search method for a record/play system
US4597022A (en) Mode switching circuit for use in a reproducing apparatus
KR930000595B1 (en) Record carrier auto search method of information recording reproducing device
US5373399A (en) Overload detection and storage of overload markers in an arrangement for recording an analog signal on a record carrier
JPH05314728A (en) Automatic editing system and partial reproducing system for magnetic recording medium
JPS6228493B2 (en)
JP3071625B2 (en) Tape fast-forward device
JPH063653B2 (en) Tape drive
JPS6320751A (en) Recording/reproducing device
KR960001490B1 (en) First time feed-back reproducing method of tape
KR100207327B1 (en) High speed state control method in a video tape recorder
KR0141842B1 (en) Apparatus and method for auto search and auto repeat play in vcr
JP3543340B2 (en) Tape speed display method
JP3365201B2 (en) Search control method and apparatus
KR900000194B1 (en) High speed erasering circuit for video signal magnetic recording device
JPH0233303Y2 (en)
JPS6117553Y2 (en)
KR910005619Y1 (en) Drum motor drive circuit for vtr
JPH0535459Y2 (en)
JPS59207448A (en) Detecting circuit of music interval
JPS59124007A (en) Magnetic recording and reproducing device