JPS6192034A - Semiconductor relay using fet - Google Patents

Semiconductor relay using fet

Info

Publication number
JPS6192034A
JPS6192034A JP59213406A JP21340684A JPS6192034A JP S6192034 A JPS6192034 A JP S6192034A JP 59213406 A JP59213406 A JP 59213406A JP 21340684 A JP21340684 A JP 21340684A JP S6192034 A JPS6192034 A JP S6192034A
Authority
JP
Japan
Prior art keywords
switch element
voltage
source
pinch
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59213406A
Other languages
Japanese (ja)
Inventor
Akira Yabuta
藪田 明
Masao Arakawa
雅夫 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP59213406A priority Critical patent/JPS6192034A/en
Publication of JPS6192034A publication Critical patent/JPS6192034A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To avoid a control current quantity with other switch element turned on from being affected by ambient temperature by providing a correcting means absorbing the temperature change in a pinch-off voltage of a switch element. CONSTITUTION:The 1st switch element Q1 and the 2nd switch element Q2 are both n-channel FETs and the pinch-off voltage is a negative value. A solar battery B1 is connected between a gate and a source of the element Q1 and a discharge resistor R having a positive temperature characteristic and a solar battery B2 are connected in parallel between a gate and source of the element Q2. When the ambient temperature rises, the pinch-off voltage of the element Q2 is decreased, since the resistance of the R is increased, the voltage drop across the R is increased and the bias voltage reaches the pinch-off voltage of the element Q2 or below so as to turn off the element Q2. The temperature characteristic of the pinch-off voltage of the element Q2 is cancelled and the element Q1 is turned on with the same control current regardless of the ambient temperature.

Description

【発明の詳細な説明】 [技術分野] 本発明はFETを用いた半導体リレー、さらに詳しくは
、MOS型F’ETを負荷制御素子として用いた半導体
リレーに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor relay using an FET, and more particularly to a semiconductor relay using a MOS type F'ET as a load control element.

[背景技術] 一般にこの種の半導体リレーはMOS型FETがゲート
、ソース間のピンチオフ電圧を境にドレイン、ソース間
がオン状態とオフ状態とになる特性を利用しているもの
であって、MOS型F’E’Tのゲート、ソース間に太
陽電池を接欣するとともに太陽電池の受光面に発光ダイ
オードの発光面を対向させることにより、発光ダイオー
ドに制御電流を流して発光ダイオードが点灯するとMO
S型FETに太陽電池の起電圧によるバイアス電圧が印
加されてMOS型FETがオン状態となるように構成さ
れている。ところで、オン状態とオフ状態との境では立
ち上がりが緩やかであり、MOS型FETのバイアス電
圧がピンチオフ電圧を僅かに超える程度ではドレイン、
ソース間カン高抵抗となるから、MO3型FETがオン
状態となったときにドレイン、ソース間抵抗を低抵抗と
して立ち上がりを急峻にするために、従来より第3図に
示すように、nチャンネルMOS型FETである第1ス
イッチ素子Q1のゲート、ソース間に11チャンネル接
合型FETである第2スイッチ素子Q2のドレイン、ソ
ースを並列接続し、この第2スイッチ素子Q2のゲート
、ソース間に放電抵抗R゛を並列接続するとともに第2
スイッチ素子Q2に負のバイアス電圧を印加するように
第2の太陽電池B2を接続した構成が考えられている。
[Background Art] In general, this type of semiconductor relay utilizes the characteristic of a MOS FET that the gate and source are in an on state and an off state at a pinch-off voltage between the gate and source. By connecting a solar cell between the gate and source of a type F'E'T and by placing the light-emitting surface of the light-emitting diode opposite to the light-receiving surface of the solar cell, when a control current is passed through the light-emitting diode and the light-emitting diode lights up, MO
The MOS type FET is configured to be turned on by applying a bias voltage based on the electromotive force of the solar cell to the S type FET. By the way, the rise is gradual at the boundary between the on state and the off state, and when the bias voltage of the MOS FET slightly exceeds the pinch-off voltage, the drain,
Since the resistance between the source and the source is high, when the MO3 type FET is turned on, the resistance between the drain and the source is low and the rise is steep, so as shown in Figure 3, an n-channel MOS The drain and source of the second switch element Q2, which is an 11-channel junction FET, are connected in parallel between the gate and source of the first switch element Q1, which is a type FET, and a discharge resistor is connected between the gate and source of the second switch element Q2. R'' are connected in parallel and the second
A configuration has been considered in which a second solar cell B2 is connected so as to apply a negative bias voltage to the switch element Q2.

この構成においては発光ダイオードLEDが所定の輝度
に達するまで第2スイッチ素子Q2がオン状態となって
おり、第1スイッチ素子Q1のゲート、ソース間が短絡
されて第1スイッチ素子Q1がオフ状態に保たれる。負
荷制御電流が増加して発光ダイオードLEDの輝度が増
すと、第2の太陽電池B2の起電圧が増加して第2スイ
ッチ素子Q2のソースに対するデート電圧が第2スイッ
チ素子Q2のピンチオフ電圧以下となり、第2スイ・ノ
チ素子Q2がオフ状態となって第1スイッチ素子Q1に
第1の太陽電池B1からのバイアス電圧が印加され、第
1スイッチ素子Q、かオン状態となる。以上のようにし
て発光ダイオードLEDに制御電流を流すことにより第
1スイッチ素子Q1をオン状態とすることができるので
あり、第1スインチ素子Q1がオン状態となったときに
は、発光ダイオードLEDの輝度が十分に高まっている
か1第1の太陽電池B1の起電圧が高くなっており、第
1のスイッチ素子Q、の導通抵抗か低い状態でオンとな
るのである。
In this configuration, the second switch element Q2 is in the on state until the light emitting diode LED reaches a predetermined brightness, and the gate and source of the first switch element Q1 are short-circuited, and the first switch element Q1 is in the off state. It is maintained. When the load control current increases and the brightness of the light emitting diode LED increases, the electromotive voltage of the second solar cell B2 increases, and the date voltage to the source of the second switch element Q2 becomes lower than the pinch-off voltage of the second switch element Q2. , the second switch element Q2 is turned off, the bias voltage from the first solar cell B1 is applied to the first switch element Q1, and the first switch element Q is turned on. As described above, the first switch element Q1 can be turned on by flowing a control current to the light emitting diode LED, and when the first switch element Q1 is turned on, the brightness of the light emitting diode LED is increased. The electromotive voltage of the first solar cell B1 is sufficiently high, and the first switching element Q is turned on when its conduction resistance is low.

ところで、第2スイッチ素子Q2は接合型FETである
から、ゲート、ソース間電圧に対するドレイン電流の温
度依存性が比較的夫きく、@4図に示すように、ピンチ
オフ電圧は負の温度依存性を示し、周囲温度が高くなる
のに伴なってピンチオフ電圧が次第に低くなる傾向があ
る。すなわち、上述の回路において、周囲温度により第
1スイ・ノチ素子Q1をオン状態とするための制御電流
か変動するという問題がある。また、放電抵抗R゛とし
てはチップ抵抗が用いられており、放電抵抗R゛が負の
温度特性を有することになるから、周囲温度が上昇する
と放電抵抗R゛の抵抗値が低下し、周囲温度が高くなる
と第2スイッチ素子Q2をオフ状態とするために第2の
太陽電池B2の起電圧を高くする必要があり、発光ダイ
オードLEDの輝度を大きくすることが必要になる。す
なわち、周囲温度が変化すると、第1スイッチ素子Q1
をオン状態とするために発光ダイオードLEDに流す制
御電流の電流量が変化することになり不都合である。ま
た、このため第1スイッチ素子Q1がオン状態となると
きのバイアス電圧が周囲温度によって異なり、オン状態
となったときの第1スイッチ素子Q、のドレイン、ソー
ス間の抵抗値が周囲温度によって変化するという問題が
ある。なお、・ 第4図中T3、T2、T3は周囲温度
を示し、vT旧、VTH2、”TH3は周囲温度に対応
するピンチオフ電圧を示す。
By the way, since the second switching element Q2 is a junction FET, the temperature dependence of the drain current on the gate-source voltage is relatively strong, and as shown in Figure @4, the pinch-off voltage has a negative temperature dependence. The pinch-off voltage tends to gradually decrease as the ambient temperature increases. That is, in the above-described circuit, there is a problem in that the control current for turning on the first switch element Q1 varies depending on the ambient temperature. In addition, a chip resistor is used as the discharge resistor R', and since the discharge resistor R' has a negative temperature characteristic, when the ambient temperature rises, the resistance value of the discharge resistor R' decreases, and the ambient temperature When the voltage becomes high, it is necessary to increase the electromotive voltage of the second solar cell B2 in order to turn off the second switch element Q2, and it is necessary to increase the brightness of the light emitting diode LED. That is, when the ambient temperature changes, the first switching element Q1
This is inconvenient because the amount of control current flowing through the light emitting diode LED to turn it on changes. In addition, for this reason, the bias voltage when the first switching element Q1 is in the on state varies depending on the ambient temperature, and the resistance value between the drain and source of the first switching element Q when the first switching element Q1 is in the on state changes depending on the ambient temperature. There is a problem with doing so. In addition, T3, T2, and T3 in FIG. 4 indicate the ambient temperature, and vT old, VTH2, and TH3 indicate the pinch-off voltage corresponding to the ambient temperature.

[発明の目的1 本発明は上述の点に鑑みて為されたちのであって、その
主な目的とするところは、第2スイッチ素子の温度依存
性を吸収して第1スイッチ素子をオン状態とするために
必要な制御電流の変動を小1さくしたFETを用いた半
導体リレーを提供することにある。
[Objective of the Invention 1 The present invention has been made in view of the above points, and its main purpose is to absorb the temperature dependence of the second switching element and turn the first switching element into an on state. An object of the present invention is to provide a semiconductor relay using an FET that reduces fluctuations in the control current required to achieve this.

[発明の開示〕 本発明においては、第2スイッチ素子のピンチオフ電圧
の温度変化を吸収する補正手段を設けたことにより、第
1スイッチ素子をオンとするときの制御電流量が周囲温
度により変化を受けないFETを用いた半導体リレーが
開示される。
[Disclosure of the Invention] In the present invention, by providing a correction means for absorbing temperature changes in the pinch-off voltage of the second switch element, the amount of control current when turning on the first switch element is not affected by changes due to ambient temperature. A semiconductor relay using a non-receptive FET is disclosed.

(実施例) 以下、本発明の実施例を図面に基づいて説明する。第1
図に示すように、回路構成は従来のものと同様であって
、MO3型FETである第1スインチ素子Q1のドレイ
ン、ソースが負荷に接続され、第1スイッチ素子Q1の
ゲート、ソースにそれぞれ接合型FETである第2スイ
ッチ素子Q2のドレイン、ソースが接続される。第1ス
イ7チ素子Q、と第2スイッチ素子Q2とはともにnチ
ャンネルFETであって、ピンチオフ電圧が負の値とな
つている。第1スイッチ素子Q1のゲート、ソース間に
は第1の太陽電池B1がゲートを正極側として接続され
る。第2スイッチ素子Q2のゲート、ソース間には放電
抵抗Rと、第2の太陽電池B2とが並列に接続されてい
る。第2の太陽電池B2は第2スイッチ素子Q2のゲー
トを負極側として接続されている。放電抵抗Rとしては
拡散抵抗が用いられるものであって、抵抗値が正の温度
特性を有している。すなわち、周囲温度が上昇すると第
2スイッチ素子Q2のピンチオフ電圧が低下するが、こ
のとき放電抵抗Rが上昇するから放電抵抗Rの両端間で
の電圧降下が増し、バイアス電圧が第2スイッチ素子Q
2のピンチオフ電圧以下となって第2スイッチ素子Q2
がオフ状態となるのである。このように放電抵抗Rが正
の温度特性を有することにより第2スイッチ素子Q2の
ピンチオフ電圧の温度特性を相殺することができ、周囲
温度にかかわりなく同じ制御電流で第1スイッチ素子Q
1をオン状態とすることができるのであり、拡散抵抗を
用いた放電抵抗Rが補正手段として作用するのである。
(Example) Hereinafter, an example of the present invention will be described based on the drawings. 1st
As shown in the figure, the circuit configuration is similar to the conventional one, with the drain and source of the first switch element Q1, which is an MO3 type FET, connected to the load, and connected to the gate and source of the first switch element Q1, respectively. The drain and source of the second switching element Q2, which is a type FET, are connected. Both the first switch element Q and the second switch element Q2 are n-channel FETs, and have negative pinch-off voltages. A first solar cell B1 is connected between the gate and source of the first switching element Q1, with the gate on the positive electrode side. A discharge resistor R and a second solar cell B2 are connected in parallel between the gate and source of the second switch element Q2. The second solar cell B2 is connected with the gate of the second switch element Q2 as the negative electrode. A diffused resistor is used as the discharge resistor R, and its resistance value has a positive temperature characteristic. That is, when the ambient temperature rises, the pinch-off voltage of the second switching element Q2 decreases, but at this time, the discharge resistance R increases, so the voltage drop across the discharge resistance R increases, and the bias voltage increases
2, the second switch element Q2 becomes lower than the pinch-off voltage of Q2.
is turned off. Since the discharge resistor R has a positive temperature characteristic in this way, it is possible to cancel out the temperature characteristic of the pinch-off voltage of the second switching element Q2, and the same control current is applied to the first switching element Q regardless of the ambient temperature.
1 can be turned on, and the discharge resistor R using a diffused resistor acts as a correction means.

ここで拡散抵抗の温度係数は注入する不純物の濃度を大
きくするほど大きくなるものであり、不純物の量を調筋
することにより所望の温度係数を得ることができるもの
である。さらに、チップ抵抗とは異なり、拡散抵抗であ
ることにより第1スイッチ素子Q1、第2スイッチ素子
Q2とともに集積回路の同一チップ内に組み込むことが
でき、全体の小形化が行なえるものである。
Here, the temperature coefficient of the diffused resistance increases as the concentration of impurities to be implanted increases, and a desired temperature coefficient can be obtained by adjusting the amount of impurities. Furthermore, unlike a chip resistor, since it is a diffused resistor, it can be incorporated into the same chip of an integrated circuit together with the first switch element Q1 and the second switch element Q2, and the overall size can be reduced.

第2図は池の実施例であって、第1スイッチ素子Q1の
ゲート、ソース間に補正手段としてツェナーダイオード
Zが接続され、ツェナーダイオードZのカソードが第1
スイッチ素子Q1のゲートに接続されている。ツェナー
ダイオードZのブレークダウン電圧は動作温度範囲l二
おいて第2スイ・ンチ素子Q2がオフ状態となるときの
第1の太陽電池B1の起電圧より小さく設定されている
。しかるに、第2スイッチ素子Q2がオフ状態となると
きの第1の太陽電池B1の起電圧が異なっていてもツェ
ナーダイオードZにより第1スイッチ素子Q1のゲート
に印加されるバイアス電圧は一定値となるものであり、
第1スイッチ素子Q1がオン状態となったときのドレイ
ン、ソース間の抵抗値を周囲温度の変化にかかわりなく
常に略一定の値とすることができるものである。また、
MO3型FETは回路に接続されていない状態でゲート
に高電圧が印加されるとデーYが破壊されることがある
が、ツェナーダイオードZがゲートに接続されているこ
とにより、デートに高電圧が印加されることが防止され
、静電気などによるゲートの破壊が防止されるものであ
る。
FIG. 2 shows an embodiment of the pond, in which a Zener diode Z is connected as a correction means between the gate and source of the first switching element Q1, and the cathode of the Zener diode Z is connected to the first switching element Q1.
It is connected to the gate of switch element Q1. The breakdown voltage of the Zener diode Z is set to be lower than the electromotive voltage of the first solar cell B1 when the second switch element Q2 is in the OFF state within the operating temperature range l2. However, even if the electromotive voltage of the first solar cell B1 when the second switch element Q2 is in the off state is different, the bias voltage applied to the gate of the first switch element Q1 by the Zener diode Z remains a constant value. It is a thing,
The resistance value between the drain and the source when the first switching element Q1 is in the on state can be kept at a substantially constant value regardless of changes in the ambient temperature. Also,
If a high voltage is applied to the gate of MO3 type FET when it is not connected to the circuit, the data Y may be destroyed, but since the Zener diode Z is connected to the gate, the high voltage can be applied to the data. This prevents the gate from being damaged by static electricity or the like.

以上のように第1図実施例においては第1スイッチ素子
Q1がオン状態となるための制御電流を略一定とし、第
2図実施例においては制御電流にかかわらず第1スイッ
チ素子Q1がオン状態となったときのドレイン、ソース
間抵抗を略一定としているのであり、両者を組み合わせ
て構成してもよいものである。
As described above, in the embodiment of FIG. 1, the control current for turning on the first switching element Q1 is approximately constant, and in the embodiment of FIG. 2, the first switching element Q1 is in the on state regardless of the control current. When this occurs, the resistance between the drain and the source is kept approximately constant, and a combination of both may be used.

[発明の効果1 本発明は上述のように、ドレイン、ソース間に負荷回路
が接続されるMOS型FETよりなる第1スイッチ素子
と、第1スイッチ素子のゲート、ソース間にドレイン、
ソースが並列接続された接合型FETよりなる第2スイ
ッチ素子と、第2スイッチ素子のゲート、ソース間に並
列接続された放電抵抗と、負荷制御電流の増大に伴なっ
て第1スイッチ素子に正のバイアス電圧を印加するとと
もに第2スイッチ素子に負のバイアス電圧を印加する制
御手段とを備え、第1スイッチ素子へのバイアス電圧が
第1スイッチ素子の導通抵抗を所定値以下とするときに
第2スイッチ素子を非導通とする半導体リレーにおいて
、第2スイッチ素子のピンチオフ電圧の温度変化を吸収
する補正手段を設けたので、第1スイッチ素子をオン状
態とするときの制御電流量や第1スイッチ素子がオン状
態となったときのドレイン、ソース間抵抗が周囲温度に
より変化を受けず、略一定値となるという利点を有する
ものである。
[Effect of the Invention 1] As described above, the present invention includes a first switch element made of a MOS FET with a load circuit connected between the drain and the source, a drain between the gate and the source of the first switch element,
A second switch element consisting of a junction FET whose sources are connected in parallel; a discharge resistor connected in parallel between the gate and source of the second switch element; and a control means for applying a negative bias voltage to the second switching element at the same time as applying a negative bias voltage to the second switching element. In a semiconductor relay in which two switch elements are non-conductive, a correction means is provided to absorb temperature changes in the pinch-off voltage of the second switch element, so that the control current amount when turning on the first switch element and the first switch This has the advantage that the resistance between the drain and the source when the element is in the on state does not change due to ambient temperature and remains a substantially constant value.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図は本発
明の池の実施例を示す回路図、第3図は従来例を示す回
路図、第4図は同上の問題点を示す動作説明図である。 B1は第1の太陽電池、B2は第2の太陽電池、LED
は発光ダイオード、Q、は第1スイッチ素子、Q2は第
2スイッチ素子、Rは放電抵抗、Zはツェナーダイオー
ドである。 代理人 弁理士 石 1)長 七 第1図 第2図
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is a circuit diagram showing an embodiment of the pond of the present invention, Fig. 3 is a circuit diagram showing a conventional example, and Fig. 4 is a circuit diagram showing the same problem as above. FIG. B1 is the first solar cell, B2 is the second solar cell, LED
is a light emitting diode, Q is a first switching element, Q2 is a second switching element, R is a discharge resistor, and Z is a Zener diode. Agent Patent Attorney Ishi 1) Chief 7 Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] (1)ドレイン、ソース間に負荷回路が接続されるMO
S型FETよりなる第1スイッチ素子と、第1スイッチ
素子のゲート、ソース間にドレイン、ソースが並列接続
された接合型FETよりなる第2スイッチ素子と、第2
スイッチ素子のゲート、ソース間に並列接続された放電
抵抗と、負荷制御電流の増大に伴なって第1スイッチ素
子に正のバイアス電圧を印加するとともに第2スイッチ
素子に負のバイアス電圧を印加する制御手段とを備え、
第1スイッチ素子へのバイアス電圧が第1スイッチ素子
の導通抵抗を所定値以下とするときに第2スイッチ素子
を非導通とする半導体リレーにおいて、第2スイッチ素
子のピンチオフ電圧の温度変化を吸収する補正手段が設
けられて成ることを特徴とするFETを用いた半導体リ
レー。
(1) MO with a load circuit connected between the drain and source
a first switch element made of an S-type FET; a second switch element made of a junction FET whose drain and source are connected in parallel between the gate and source of the first switch element;
A discharge resistor is connected in parallel between the gate and source of the switch element, and as the load control current increases, a positive bias voltage is applied to the first switch element and a negative bias voltage is applied to the second switch element. control means;
In a semiconductor relay that makes a second switch element non-conductive when a bias voltage to the first switch element makes the conduction resistance of the first switch element less than or equal to a predetermined value, a temperature change in the pinch-off voltage of the second switch element is absorbed. A semiconductor relay using an FET, characterized in that it is provided with a correction means.
JP59213406A 1984-10-12 1984-10-12 Semiconductor relay using fet Pending JPS6192034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59213406A JPS6192034A (en) 1984-10-12 1984-10-12 Semiconductor relay using fet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59213406A JPS6192034A (en) 1984-10-12 1984-10-12 Semiconductor relay using fet

Publications (1)

Publication Number Publication Date
JPS6192034A true JPS6192034A (en) 1986-05-10

Family

ID=16638693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59213406A Pending JPS6192034A (en) 1984-10-12 1984-10-12 Semiconductor relay using fet

Country Status (1)

Country Link
JP (1) JPS6192034A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352809A (en) * 1999-08-06 2001-02-07 Matsushita Electric Works Ltd Illumination sensor and electronic automatic on/off switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352809A (en) * 1999-08-06 2001-02-07 Matsushita Electric Works Ltd Illumination sensor and electronic automatic on/off switch
GB2352809B (en) * 1999-08-06 2001-10-10 Matsushita Electric Works Ltd Illumination sensor and electronic automatic on/off switch
US6670597B1 (en) 1999-08-06 2003-12-30 Matsushita Electric Works, Ltd. Illumination sensor with spectral sensitivity corresponding to human luminosity characteristic

Similar Documents

Publication Publication Date Title
US4754160A (en) Power supply switching circuit
US4303831A (en) Optically triggered linear bilateral switch
US4801822A (en) Semiconductor switching circuit
JPH07161973A (en) Transistor circuit
JPH04102107A (en) Semiconductor integrated circuit
EP0948762B1 (en) Voltage regulator circuits and semiconductor circuit devices
CA1123064A (en) Optically coupled field effect transistor switch
KR101163883B1 (en) Device for providing substantially constant current in response to varying voltage
US7642502B2 (en) Photo relay having an insulated gate field effect transistor with variable impedance
JPS6192034A (en) Semiconductor relay using fet
US5847593A (en) Voltage discharge circuit for a photovoltaic power source
JPH09283756A (en) Analog switch
US3969697A (en) Voltage drop warning apparatus with negative-resistance device
US6466083B1 (en) Current reference circuit with voltage offset circuitry
JPS6377155A (en) Open drain output circuit
JP3714260B2 (en) Semiconductor integrated circuit
CA2183383C (en) An improved power supply regulator
CA1036671A (en) Voltage drop warning apparatus
JPH0365816A (en) Optical coupling type relay circuit
KR20230140381A (en) Voltage detection circuit, charge control circuit, charge and discharge control circuit, and semiconductor device
JP2000100579A (en) Automatic electronic blinker
JPH0653803A (en) Solid relay
JPH0236612A (en) Optical coupling type relay circuit
JPS587853A (en) Semiconductor integrated circuit
JPS6355970A (en) Input protecting circuit