JPS6182246A - Self-diagnosis controlling system in case of rise of system - Google Patents

Self-diagnosis controlling system in case of rise of system

Info

Publication number
JPS6182246A
JPS6182246A JP59204255A JP20425584A JPS6182246A JP S6182246 A JPS6182246 A JP S6182246A JP 59204255 A JP59204255 A JP 59204255A JP 20425584 A JP20425584 A JP 20425584A JP S6182246 A JPS6182246 A JP S6182246A
Authority
JP
Japan
Prior art keywords
memory test
memory
test
key input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59204255A
Other languages
Japanese (ja)
Inventor
Masafumi Tsuru
雅文 津留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP59204255A priority Critical patent/JPS6182246A/en
Publication of JPS6182246A publication Critical patent/JPS6182246A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To shorten a system rise time by checking whether a memory test skip instruction exists or not, in a memory test period, discontinuing its memory test, when it has become significant, and shifting the processing to an IPL. CONSTITUTION:When a power source of a system is turned on, an operating test of a principal LSI and its initializing are executed, and if it is normal, a memory test is executed. When executing the memory test, 16k bytes are one block, data is written (Write) to an effective memory size, its data is read out (Read), and this Read/Write data is compared. In this case, a key input for detecting a memory error and a memory test skip is checked at every 16k bytes. When checking the key input,, an interruption, etc. are used, whether the key input exists or not is checked by reading the contents of a specified flag (register area 23), and when the key input is detected, the memory test is discontinued, and the processing is shifted to an IPL.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はシステム立上げ時における自己診断制御方式に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a self-diagnosis control method at the time of system startup.

〔発明の技術的背景とその間細点〕[Technical background of the invention and its details]

近年、半導体技術の進歩により、マイクロプロセッサ及
びその周辺ファミリーである周辺デバイス制御用のLS
Iが安価に人手出来る様になった。これら既成のLSI
コンポーネントは外部論理回路を付加せずに組合せ可能
でありこれらが持つソフトウェア命令を用いて有機的に
結合することにより比較的高性能なマイクロコンピュー
タシステムを構築することが出来る。
In recent years, due to advances in semiconductor technology, LS for controlling peripheral devices, which are microprocessors and their peripheral families, has increased.
I can now be done cheaply. These ready-made LSIs
The components can be combined without adding an external logic circuit, and by organically combining them using their software instructions, a relatively high-performance microcomputer system can be constructed.

ところで上述したシステムにおいて、電源ON直後シス
テムの自己診断を行なう際、リソースとして供給される
メモリ全てにつき、データのRead / Write
を行ない、そしてそのデータの比較を行なうことにより
正常動作を確認していた。システムは、この自己診断終
了後、プートヌトランプローダを起動しシステムを立上
げる。
By the way, in the above-mentioned system, when performing self-diagnosis of the system immediately after turning on the power, it is necessary to read/write data for all memories supplied as resources.
Normal operation was confirmed by comparing the data. After this self-diagnosis is completed, the system starts up the Poot Nut Trump loader and starts up the system.

一方、最近の16ビツト系パソコン用ソフトウエアが使
用するメモリサイズの増大に伴い、システムメモリの構
成規模が増大する傾向にある。従って電源投入からプー
トストラップローダ起動に至る待ち時間が非常に長くな
るといった欠点を有していた。
On the other hand, as the memory size used by recent 16-bit personal computer software increases, the size of the system memory structure tends to increase. Therefore, there is a drawback that the waiting time from turning on the power to starting the Pootstrap loader is very long.

〔発明の目的〕[Purpose of the invention]

本発明は上記欠点に鑑みてなさtたものであり、システ
ム立上げ時のメモリテストをユーザ制御の下にスキップ
出来る構成とすることにより、システム立上げ時間の短
縮をはかったシステム立上げ時における自己診断制御方
式を提供することを目的とする。
The present invention has been made in view of the above-mentioned drawbacks, and is designed to shorten the system startup time by having a configuration in which the memory test at system startup can be skipped under user control. The purpose is to provide a self-diagnosis control method.

〔発明の概要〕[Summary of the invention]

本発明は上記目的を実現するため、システム立上げ時に
おけるメモリテストをユーザ判断の下でスキップ出来る
構成としたものである。このため、システム内にメモリ
テストのスキップを指示するフラグ(メモリ空間上にソ
フトウェア的に設定されるか、もしくはハードウェア的
にスイッチ等により特定レジスタにセットされても良い
)を付加し、キーボードあるいはスイッチ等により、ユ
ーザがその指示データを設定する。更に、システム内に
付加された処理プログラムにより、メモリテスト期間中
、上記フラグを常時スキャンしてメモリテストスキップ
指示の有無を調べ、有意となったとき、そのメモリテス
トを中断し、IPI、へ処理を移行するものである。
In order to achieve the above object, the present invention has a configuration in which the memory test at the time of system startup can be skipped at the user's discretion. For this reason, a flag (which may be set in the memory space by software or set in a specific register by a switch or the like by hardware) is added to the system to instruct skipping of the memory test, and The user sets the instruction data using a switch or the like. Furthermore, during the memory test period, a processing program added to the system constantly scans the above flag to check for the presence or absence of a memory test skip instruction, and when it becomes significant, the memory test is interrupted and processing is performed to the IPI. It is intended to transfer the

このことによりシステム立上げに要する時間の短縮をは
かることが出来る。
This makes it possible to reduce the time required to start up the system.

〔発明の実施例〕[Embodiments of the invention]

以下1図面を使用して本発明実施例につき詳細に説明す
る。第1図は本発明の実施例を示すブロック図である。
Embodiments of the present invention will be described in detail below using one drawing. FIG. 1 is a block diagram showing an embodiment of the present invention.

図において、1はシステムの制御中枢となるマイクロプ
ロセッサ(μCPU)であり、各種ハードウェアリソー
スが接続される。ハードウェアリソースとして、ここで
は、特にメモリユニット主1表示ユニツ) (CRT)
3、キー♂−ドユニソト4が示されている。上社表示ユ
ニット3.キー?−ドユニント4はキーボード/CRT
インタフェースとなる周辺側御rバイス5を介し、マイ
クロプロセッサ1と接続される。
In the figure, numeral 1 denotes a microprocessor (μCPU) serving as the control center of the system, to which various hardware resources are connected. As a hardware resource, here, in particular, the memory unit (main 1 display unit) (CRT)
3. Key number 4 is shown. Kamisha display unit 3. Key? -Do unit 4 is a keyboard/CRT
It is connected to the microprocessor 1 via a peripheral control device 5 serving as an interface.

第2図にメモリテストzのメモリマンノが示されている
。メセリュニソ)ffには、RA、Mモジュール21.
ROM  T3I0822.レジスタ域23がマツピン
グされる。RA、 Mモジュール2ノ((は、各種プロ
グラムデータが格納され、ROM−BIO822には、
キーが−ド。
FIG. 2 shows the memory test z. RA, M module 21.
ROM T3I0822. Register area 23 is mapped. RA, M module 2 (() stores various program data, ROM-BIO822,
The key is -do.

表示ユニット等入出力デバイスのための物理入出力制御
プログラムが格納さ扛る。又、このROM  BIO8
22には、第3図にフローチャートとして示すテストル
ーチンも格納される。
Physical input/output control programs for input/output devices such as display units are stored. Also, this ROM BIO8
22 also stores a test routine shown as a flowchart in FIG.

尚、レジスタ域23のあるビットはメモリスキノジ指示
のために割付けられであるものとする。
It is assumed that a certain bit of the register area 23 is allocated for the purpose of specifying the memory level.

第3図は本発明実施例の動作を示すフローチャートであ
り、具体的には、ROM  BIO822として提供さ
れるテストルーチンの一部のフローを示す。
FIG. 3 is a flowchart showing the operation of the embodiment of the present invention, and specifically shows the flow of a part of the test routine provided as the ROM BIO 822.

以下、本発明実施例の動作につき詳細に説明する。まず
、システムの電源が投入されると、システムで使用され
る主要LSIの動作テスト及び初期化が行なわれる。こ
れが正常であれば周辺制御デバイス5として示されるキ
ーが−ドインターフェースの動作テストが行なわれる。
Hereinafter, the operation of the embodiment of the present invention will be explained in detail. First, when the system is powered on, the main LSIs used in the system are tested and initialized. If this is normal, an operation test of the keyed interface indicated as peripheral control device 5 is performed.

−この際、異常が検出されると表示ユニット3上にその
旨メンセージが表示される。更に、正常であればメモリ
テストが実行される。
- At this time, if an abnormality is detected, a message to that effect is displayed on the display unit 3. Furthermore, if normal, a memory test is executed.

メモリテストは16にバイトを1ブロンクとし、有効メ
モリサイズ迄データを書込み(Write ) 、その
データを読出しく Read )、このHead /W
rite 7′−夕の比較を行なう。この際、16にバ
イト毎にメモリエラー及びメモリテストスキップを検出
するためのキー人力をチェックする。エラー発生時は、
後続の処理を中止し、メモリエラーが発生したメモリ空
間迄を新しいメモリサイズとし、■p L(finit
ialprogram I、oad ) ヘ処理を移行
する。
For the memory test, write data up to the effective memory size (Write) and read the data (Read) using 16 bytes as one bronch.
Compare rite 7'-night. At this time, a key manual check is performed to detect memory errors and memory test skips every 16 bytes. When an error occurs,
The subsequent processing is canceled, and the memory space up to where the memory error occurred is set as the new memory size, and ■p L (finit
ialprogram I, oad).

ここでのキー人カチェノクは割込み等を使用する。即ち
、メモリテスト中でも有効にキー人力を受付けるものと
し、特定フラグ(レジヌタ域23)の内容を読込むこと
によりキー人力の有無k Nilべている。ここで、キ
ー人力が検出されるとメモリテス)k中断し、I P 
Lへ処理を移行する。キー人力は特定のキーに限らず何
れのキーでもiJ EU=であり、テスト期間中であれ
ば何時でもスキップ可能である。
The key person here uses interrupts, etc. That is, key input is effectively accepted even during a memory test, and the presence or absence of key input is determined by reading the contents of the specific flag (register area 23). Here, when a key human power is detected, the memory test) k is interrupted and the IP
Processing is transferred to L. The key input is iJEU= for any key, not just a specific key, and can be skipped at any time during the test period.

尚、本発明芙施例では、メモリテストヌキノブフラグi
ONする手段としてキーが−ドを用いたが、その他、ス
イッチ等によってハードウェア上の特定レジスタをセン
トし、これをスキ7・プフラグとすることもpJ ?+
1である。
In addition, in the embodiment of the present invention, the memory test nuki knob flag i
Although the - key was used as a means to turn on the switch, it is also possible to set a specific register on the hardware using a switch or the like and use this as the skip flag. +
It is 1.

〔発明の効果〕〔Effect of the invention〕

以上説明の如く本発明によれば、システム立上げ時にお
けるメモリテストヲユーザ判断によりスキップさせるこ
とが可能となり、従ってシステム立上げに要する時間の
犬幅矩縮に寄与する。本発明は電源再投入ケ頻繁に行な
うシステムに用いて特に顕著な効果を得ることが出来る
As described above, according to the present invention, it is possible to skip the memory test at the time of system start-up according to the user's judgment, thus contributing to a reduction in the time required for system start-up. The present invention can obtain particularly remarkable effects when used in a system in which the power is frequently turned on again.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロック図、第2肉は第
1図におけるメモリユニットのメモリマツプを示す図、
第3図は本発明の動作を示すフローチャートである。 1・・・マイクロプロセッサ(μCPU)、考・・・メ
モリユニット、3・・・表示ユニット、4・・・キーデ
ートユニット、5・・・周辺制御デバイス、2ノ・・・
RAMモジュール、 22・・・ROM  BIO8,、?J・・・レジスタ
域。 第1 図 第20 第30
FIG. 1 is a block diagram showing an embodiment of the present invention, the second figure is a diagram showing a memory map of the memory unit in FIG. 1,
FIG. 3 is a flow chart showing the operation of the present invention. 1... Microprocessor (μCPU), consideration... memory unit, 3... display unit, 4... key date unit, 5... peripheral control device, 2...
RAM module, 22...ROM BIO8,...? J...Register area. Fig. 1 Fig. 20 Fig. 30

Claims (1)

【特許請求の範囲】[Claims] 電源投入時、メモリに対しデータのRead/Writ
eを行ない、そのデータ比較を行なうことによってメモ
リテストを行ないIPLを起動してシステム立上げを行
なう情報処理システムにおいて、キーボード等システム
へのデータ入力手段を介して指示される上記メモリテス
トのスキップを一時記憶する手段を備え、メモリテスト
期間中、上記一時記憶手段を常時スキャンすることによ
り、メモリテストスキップ指示の有無を調べ、有意とな
ったときそのメモリテストを中断し、IPLへ処理を移
行することを特徴とするシステム立上げ時における自己
診断制御方式。
Read/Write data to memory when power is turned on
In an information processing system in which a memory test is performed by performing ``e'' and comparing the data, and the system is started by activating an IPL, the above-mentioned memory test can be skipped when instructed via a data input means to the system such as a keyboard. A temporary storage means is provided, and the temporary storage means is constantly scanned during the memory test period to check for the presence or absence of a memory test skip instruction, and when it becomes significant, the memory test is interrupted and processing is shifted to IPL. A self-diagnosis control method at the time of system start-up, which is characterized by:
JP59204255A 1984-09-29 1984-09-29 Self-diagnosis controlling system in case of rise of system Pending JPS6182246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59204255A JPS6182246A (en) 1984-09-29 1984-09-29 Self-diagnosis controlling system in case of rise of system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59204255A JPS6182246A (en) 1984-09-29 1984-09-29 Self-diagnosis controlling system in case of rise of system

Publications (1)

Publication Number Publication Date
JPS6182246A true JPS6182246A (en) 1986-04-25

Family

ID=16487430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59204255A Pending JPS6182246A (en) 1984-09-29 1984-09-29 Self-diagnosis controlling system in case of rise of system

Country Status (1)

Country Link
JP (1) JPS6182246A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578351A (en) * 1978-12-07 1980-06-12 Mitsubishi Electric Corp Testing method of computer
JPS57759A (en) * 1980-06-03 1982-01-05 Nec Corp Logical device
JPS5953952A (en) * 1982-09-20 1984-03-28 Ricoh Co Ltd Self-diagnosing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578351A (en) * 1978-12-07 1980-06-12 Mitsubishi Electric Corp Testing method of computer
JPS57759A (en) * 1980-06-03 1982-01-05 Nec Corp Logical device
JPS5953952A (en) * 1982-09-20 1984-03-28 Ricoh Co Ltd Self-diagnosing device

Similar Documents

Publication Publication Date Title
US5826075A (en) Automated programmable fireware store for a personal computer system
TW571241B (en) Use of other processors during BIOS boot sequence to minimize boot time
US5819087A (en) Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events
US20020095609A1 (en) Multiprocessor apparatus
US7962734B2 (en) Method of restarting a computer platform
TW445416B (en) Upgrade card for a computer system and method of operating the same
JP2004038529A (en) Information processor
JPH0744469A (en) Desktop computer system with zero-voltage system suspend
JPH1083287A (en) Computer system and its operating method
JP2004334486A (en) Starting system using boot code and starting method
TW584800B (en) Method, computer and peripheral/expansion bus bridge for booting up with debug system
US6895517B2 (en) Method of synchronizing operation frequencies of CPU and system RAM in power management process
US7600111B2 (en) Method of restarting a computer platform
JPH0232659B2 (en)
US5432938A (en) Method and system for controlling resume process in computer unit capable of connecting expansion unit
JPS6182246A (en) Self-diagnosis controlling system in case of rise of system
TWI221959B (en) Method and computer system using a debug system to boot up
US7007160B1 (en) System and method for loading an advanced configuration and power interface (ACPI) original equipment manufacturer (OEM) description table
US20080016264A1 (en) Method and system for handling user-defined interrupt request
CN112083965B (en) Method and apparatus for managing computing units operating with different sized instructions
JPS62226356A (en) Initial program loading system
JPH0426913Y2 (en)
JP2500873B2 (en) Micro computer system
JPH0887481A (en) Starting-up method for multiprocessor board
JPH10307650A (en) Information processor