JPS6180920A - チユ−ナ入力整合回路 - Google Patents

チユ−ナ入力整合回路

Info

Publication number
JPS6180920A
JPS6180920A JP20156184A JP20156184A JPS6180920A JP S6180920 A JPS6180920 A JP S6180920A JP 20156184 A JP20156184 A JP 20156184A JP 20156184 A JP20156184 A JP 20156184A JP S6180920 A JPS6180920 A JP S6180920A
Authority
JP
Japan
Prior art keywords
tuner
input
buffer amplifier
attenuator
standing wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20156184A
Other languages
English (en)
Inventor
Toshio Shimura
志村 俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20156184A priority Critical patent/JPS6180920A/ja
Publication of JPS6180920A publication Critical patent/JPS6180920A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は2反射損失を軽減したチューナに係り、特に
チューナが電源によって付勢されているか否かに拘らず
反射損失を軽減し得るチューナ入力整合回路に関する。
〔発明の概要〕
この発明では1例えば、第1図に示すように。
有送信号を双方向減衰器210を介した後に、更に帯域
フィルタを介してバッファ増幅器230 K印加する構
成とし、このバッファ増幅器230に対する電源の付勢
或は遮断に拘らず、電圧定在波比を所定値以下にして反
射損失による入力側への影響を防止する。
〔発明の技術的背景〕
チューナは、伝送信号に対し搬送波を選択抽出し、所定
の放送波を選択する。このためチューナの入力端子側か
ら伝送系を見たインピーダンスとチューナ自身の入力イ
ンピーダンスの整合がとれていないとチューナ自体が不
要波であるスプリアスを発生し2周波数変換に供する混
合回路の周波数変換作用に影響を及ぼすだけでなく、伝
送系の不整合により整合損失が発生する。また、不整合
による反射波は、CATVK代表される有線伝送系の場
合、他の受信機に影響を及ぼすことになるので、チュー
ナの入力整合は他の機器乃至回路に影響を防止する上か
らも十分考慮する必要がある。
第2図は、CATVに用いられるアップダウンチ為−す
の回路の一例を示す。CATVでは伝送チャンネル数が
多く2周波数変換の変換比の問題上、−担保送信号を高
域周波数に変換した後、所定の低域周波数に周波数変換
する所謂アップダウンチューナが用いられる。第2図に
おいて入力端子INに入った多チャンネル信号は、入力
フィルタ1を介して第1混合器2に加えられる。第1混
合器2には、グリスケーラ3によって規定された分周比
に応じた周波数に制御電圧Vtで発振周波数が定まる第
1局部発振回路4の出力が印加されおり、入力信号を高
域周波数fHに周波数変換する。第1の混合器2の出力
信号はフィルタ5を介し第2混合器6に加えられる。第
2の混合器6には第2局部発振器回路7の発振出力が加
えられており、第2混合器6の出力には上記高域周波数
fHK変換されている信号を所定の低周波数に周波数変
換する。
このよ5Kして得られた信号は出力回路8を介し出力端
子0UTK導出され所定の信号が抽出される。
また、CATVでは、第3図に示すようにセンター10
からの多チャンネル信号はケーブル11を介して、−担
分配器12に加えられてここで信号が分岐され各加入者
Tx、 T2.・・・・TIにケーブルC1,C2,・
・・・Cxを介して分配される。そして各端末は上記第
2図に示すアップダクンチェーナを有し、これにより選
局を行なうが、伝送系と上記チューナとの整合が適正に
行なわれていないと、該当チューナは不整合による不要
反射信号を他の加入者或は幹線ケーブルに与えることに
なり、伝送系に対するC/Nを劣化させる臂 原因となる。
このように、チューナ自体のS/Nの劣化を防止し、か
つ他のチューナに対する影響及び伝送系のC/Hの劣化
を抑止する面からもチューナの反射波の発生を抑圧し定
在波比を所定値に設定する必要がある。
〔発明の目的〕
この発明は、上記の点に鑑みてなされたものであり、チ
ューナ自体のS/Nの劣化を防止し。
かつ反射損失によって他の伝送系に対し、チューナが付
勢されていると否かに拘らずC/Nの劣化を及ぼすこと
を防ぎ得るチューナ入力整合回路を提供することを目的
とする。
〔発明の実施例〕
以下、この発明の実施例を図面を参照して説明する。
第4図は、この発明に係るチューナ入力整合回路の一実
施例を示す回路図であり、端子20は入力端子であり、
伝送系からの信号が加えられる端子である。この入力端
子20に入力された信号は2反射損失を防ぐために供す
る抵抗回路網からなる減衰器21.及び帯域通過特性を
規定する帯域通過フィルタ22を介してバッファ増幅器
23を介して出力端子24に導出される。この出力端子
24に導出された信号は2次段の入力同調回路(図示せ
ず。)に加えられる。
なお、バッファ増幅器23は電源端子+BKよって付勢
されるが、付勢時においてはトランジスタQl、Q2に
よるカスケード増幅器によって帯域通過フィルタ22と
後段の入力同調回路側とのインピダ/ス整合がなされる
が、電源を遮断した場合には上記帯域通過フィルタ22
の出力側には抵抗R6,R9,Rxo 、  コンデン
サC4,Cフ、 Caによる受動回路が接続されたこと
になり電源付勢時と電源遮断時とでは上記帯域通過フィ
ルタ22の出力側につながるインピーダンスが異なる。
即ち、チューナ゛の電源を付勢したときと遮断したとき
とで上記帯域通過フィルタの入力側で見た反射損失が異
なる。このため、チューナの電源付勢時に、チューナの
反射損失が抑えられていても電源を遮断した場合には、
上記のようにバッファ増幅器230入力インピーダンス
が異なり反射損失は劣化する問題が発生する。
この反射損失の劣化は、上述のようにCATVのチュー
ナのような場合2分岐線を介して他の加入者のチューナ
に対して妨害を与え、更には幹線系にも影響を及ぼすこ
とになる。
いま、チューナに信号を給電するケーブルの特性インピ
ーダンスをZo、チューナの入力インピーダンスをZL
としたときZO=ZLの関係があるときに整合状態とな
るが、一般にその度合は電圧定在波比(VSWR)で示
される。給電線から入る進行波をViとすると、これが
負荷であるチューナに到達したとき負荷点で反射波Vr
が生ずる場合2両波の干渉により給電線に定在波が発生
するが、整合の状態を表わすパラメータとして、上記定
在波の最大値と最小値の比をとった値がある。この値は
次のような式で与えられる。
ff1l−ffrl  1−IRvl ただしr  Rv =(ZL  ZO)/(ZL + 
ZO)上記定在波比が1のときは完全に整合をとれてい
る状態であり1反射波による定在波は発生しない。従っ
て、定在波は1であることが理想であるが、実用上、V
HF帯で2以下、UHF帯では3以下であることが望ま
しいとされている。
この発明の前提となっている従来のチューナでは、第5
図に示すような周波数特性及び定在波比特性を有し、受
信周波数に対しては減衰量が少なく(第5図(a)受信
周波数の特定は一応はなされて受信周波数帯域に対する
雑音指数NFは保たれているものの、定在波比について
は受信帯域以外の周波数帯については極端に悪化してい
る。この定在波比の劣化は上述したようにケーブルを弁
して接続されている他のチューナに影響を及ぼし、特に
CATVでの双方向通信等におけるPCMデータの送受
信の誤動作にも関係する。
つまり2反射損失による影響を防止するについては2反
射波絶対値のみの減衰だけでなく雑音指数NFの劣化に
ついてもチューナの電源付勢、遮断の両者の場合につい
て考える必要がある。
上記第4図に示したこの発明に係るチューナ入力整合回
路では、先ず、抵抗R1,’R,2,R,Sからなる減
衰器21によって反射波として給電線側に伝わる反射の
絶対値を小さくする。この場合。
記 反射波を減衰するという意味からは、上述減衰器21に
より反射波自体の減衰はなされるが、入力波からみれば
、入力信号が減衰されることにより雑音指数NFは劣化
する。この入力波に対する減衰量に対する補償は後段の
バッファ増幅器23の増幅作用によってなされ出力端2
4では入力波に対してNFの改善された信号を得る。
このNFの改善は、バッファ増幅器22による入力信号
に対する帯域制限を行ない、更にバッファ増幅器23で
帰還増幅することによる。
第6図は、上記減衰器21の減衰量と定在波比。
雑音指数NFとの関係を示す特性図であり1図中、実線
は第4図に示した入力整合回路30の特性を示し、破線
は特性比較のため同図の回路からバッファ増幅器23を
除いた場合の特性を示す。
同図から判るように、バッファ増幅器23を除いた場合
、上記減衰器21による減衰量を増やすと減衰量の増加
にともない雑音指数(NF)は悪くなり(第6図中特性
曲線L)、また定在波比(vswR)は減衰量が少ない
場合に比べると良(なっている第6図特性曲線Nl)。
これに対してバッファ回路23を備えた第4図に示すチ
ューナ入力整合回路30にあっては雑音指数(NF)は
帯域通過フィルタ22及び上記ノくツファ増幅器23に
よって改善され第6図中に実線触で示すよ5に改善され
る。この場合、受信周波数帯域信号は一担減衰器21で
減衰されるが。
このうち帯域通過フィルタ22によりて不要帯域に対し
て 信号が除かれてバッファ増幅器23側に信号が与え
られるので雑音指数A2は、破線示したときに比べて改
善される。定在波比に、ついては1反射損失の原因であ
る反射を上記減衰器21によって減衰できるので、第6
図中の特性曲線N2に示すように定在波比を小さくする
ことができる。
また、上記第4図に示すチューナ入力整合回路において
はチューナ入力整合回路30を付勢する電源の状態によ
らず定在波比を低い値にし得るが、その実測特性を第7
図に示す。図中破線は電源を付勢したとき、実線は電源
を遮断したときの特性を示す。同図(a)は、従来のチ
ューナ回路の周波数一定在波比特性を示す特性図であり
電源の付勢、遮断に拘らず定在波比を2以下に抑えるこ
とをはなし得ていない。これに対し第7図(b)は、上
記第4図によるチューナ入力整合回路の電源を付勢した
場合と遮断した場合の特性を示す。同図から判るよ5に
、電源の付勢、遮断に拘らず定在波比は2以下に抑える
1□ ことができ反射損失を防ぐことができる。
〔発明の効果〕
以上述べたように、この発明によれば、チューナの反射
損失をチューナの電源の付勢或は遮断に拘らず劣化させ
ず、かつ雑音指数についての劣化を防ぎ得るチューナ入
力整合回路を提供し得るものである。
また、この発明に係るチューナ入力整合回路は、CAT
V等の有線伝送によるものに限られず1通常のチューナ
にも適用し得る。
【図面の簡単な説明】
第1図はこの発明の概要を示す回路図、第2図回路ブロ
ック図、第4図はこの発明に係るチューナ入力整合回路
の一実施例を示す回路図、第5図。 第6図、及び第7図は第4図の特性を説明するに供する
特性図である。 21・・・・・・減衰器、22・・・・・・帯域通過フ
ィルタ。 23・・・・・・バッファ増幅器。 −)B−−・−・・バイアス電源。 代理人弁理士  則 近 憲 佑 岬 第1図 第2図

Claims (1)

  1. 【特許請求の範囲】 伝送信号が入力される入力端子と、 この入力端子に接続された双方向性減衰器と、この減衰
    器の出力端に接続された帯域フィルタと、 この帯域フィルタの出力と入力とし、前記帯域フィルタ
    と後段回路との整合動作をするとともに前記帯域フィル
    タの出力を増幅し、バイアス電源が遮断された際に入力
    インピーダンスを定在波比が所定値以下になるように設
    定したバッファ増幅器とを少なくとも具備し、 前記バイアス電源の付勢の有無に拘らず定在波比を所定
    の値以下とし、伝送系に対する不要反射信号による影響
    を抑止したことを特徴とするチューナの入力整合回路。
JP20156184A 1984-09-28 1984-09-28 チユ−ナ入力整合回路 Pending JPS6180920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20156184A JPS6180920A (ja) 1984-09-28 1984-09-28 チユ−ナ入力整合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20156184A JPS6180920A (ja) 1984-09-28 1984-09-28 チユ−ナ入力整合回路

Publications (1)

Publication Number Publication Date
JPS6180920A true JPS6180920A (ja) 1986-04-24

Family

ID=16443091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20156184A Pending JPS6180920A (ja) 1984-09-28 1984-09-28 チユ−ナ入力整合回路

Country Status (1)

Country Link
JP (1) JPS6180920A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04135848U (ja) * 1991-06-11 1992-12-17 株式会社豊田自動織機製作所 トーイングトラクタの輪止め格納装置
EP0823779A2 (en) * 1996-08-09 1998-02-11 Murata Manufacturing Co., Ltd. High-frequency amplifier
JP6498373B1 (ja) * 2018-09-07 2019-04-10 カナレ電気株式会社 同軸コネクタ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04135848U (ja) * 1991-06-11 1992-12-17 株式会社豊田自動織機製作所 トーイングトラクタの輪止め格納装置
EP0823779A2 (en) * 1996-08-09 1998-02-11 Murata Manufacturing Co., Ltd. High-frequency amplifier
JP6498373B1 (ja) * 2018-09-07 2019-04-10 カナレ電気株式会社 同軸コネクタ装置
WO2020049743A1 (ja) * 2018-09-07 2020-03-12 カナレ電気株式会社 同軸コネクタ装置

Similar Documents

Publication Publication Date Title
US4910481A (en) Branching filter
US6567648B1 (en) System combining radio frequency transmitter and receiver using circulator and method for canceling transmission signal thereof
US6738609B1 (en) Receiver and method of receiving
CA2164456C (en) Adaptive method and apparatus for eliminating interference between radio transceivers
AU770637B2 (en) A radio transceiver and a method of preventing transmission spurious response
US5483209A (en) Reception band switching circuit with variable attenuation control
JPH05129976A (ja) 集積形アンテナ/受信機ユニツト
JPS6150523B2 (ja)
US7319850B2 (en) Low noise block downconverter converting received signal to intermediate frequency signal
US4612571A (en) Constant Z bandswitched input filter
US9559746B2 (en) Systems and methods for multi-channel transceiver communications
US5408681A (en) Automatic repeater station for signal transmissions
US5933770A (en) Low distortion tuner-receiver with bridge-type diplexer
US4449108A (en) Band-stop filter for VHF-UHF band
US4850038A (en) Frequency converter
JPH0378329A (ja) 移動体通信設備のrf送受信回路
US5230098A (en) Relay receiver having a variable bandwidth
US20100301970A1 (en) Self-matching band-pass filter and related frequency down converter
US5584064A (en) Converter circuit for satellite broadcasting receivers having mixer isolation
JPS6180920A (ja) チユ−ナ入力整合回路
US4315333A (en) Circuit arrangement for a wide-band VHF-UHF television double superheterodyne receiver
US4843637A (en) Tuner circuit
US4825177A (en) Microwave amplifier and other microwave components
US7236519B2 (en) Transceiving filter and communication device
US6621382B2 (en) Noise filter and high frequency transmitter using noise filter