JPS6180913A - Operation time element circuit - Google Patents

Operation time element circuit

Info

Publication number
JPS6180913A
JPS6180913A JP20305084A JP20305084A JPS6180913A JP S6180913 A JPS6180913 A JP S6180913A JP 20305084 A JP20305084 A JP 20305084A JP 20305084 A JP20305084 A JP 20305084A JP S6180913 A JPS6180913 A JP S6180913A
Authority
JP
Japan
Prior art keywords
time element
circuit
time
element circuit
operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20305084A
Other languages
Japanese (ja)
Inventor
Masaichi Osawa
大沢 正市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP20305084A priority Critical patent/JPS6180913A/en
Publication of JPS6180913A publication Critical patent/JPS6180913A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To obtain an operation time element circuit high in accuracy and fail-safe property by starting simultaneously a digital time element circuit and an analog time element circuit, and determining an operation time element by AND of time element outputs of the two circuits. CONSTITUTION:When a contact 2 is turned on at the time t0, an analog time element circuit A and a digital time element circuit B start its operation, and in the circuit A, the (a) point potential rises by a time constant determined by a resistance R4 and a capacitor C4, and reaches a launch voltage V1 of a time element relay 6 at the time t1. On the other hand, in the circuit B, a clock from an oscillating circuit 3 is counted by a counter 4, and when it reaches a prescribed value, a pulse P1 is supplied to a gate G of a switch element 5 at the time t2 which is after the time t1. When the relay is operated by a single time element output of the circuit B, it is feared that the relay is operated by a wrong output pulse P2 within a prescribed time, but since the relay 6 becomes an operating state by AND of the circuit A and B, a circuit high in fail-safe property is obtained.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、主として、鉄道信号系用として使用される動
作時素回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates primarily to an operating element circuit used for railway signal systems.

従来技術 この種の動作時素回路は、その故障或いは動作異常が、
直接、人身事故等の重大事故につながるため、フェール
セイフ性を満足し、しかも信頼度の高いものであること
が必要である。従来のこの種の動作時素回路としては、
種々のものが提案されているが、デジタル式とアナログ
式とに大別される。デジタル動作時素回路は基本クロッ
クを計数することによって動作時素を定める。第4図は
従来のデジタル動作時素回路の一般的な回路構成を示す
図で、条件入力接点2が閉じると、この接点2を通して
発振回路3及びカウンタ4に直流電源lからの電源が入
力され、動作を開始する。
PRIOR ART This type of elemental circuit during operation is characterized by its failure or malfunction.
Since this can directly lead to serious accidents such as personal injury, it is necessary to satisfy fail-safe properties and be highly reliable. Conventional circuits of this kind during operation are as follows:
Various types have been proposed, but they can be broadly divided into digital types and analog types. The digital operating time element circuit determines the operating time element by counting the basic clock. FIG. 4 is a diagram showing the general circuit configuration of a conventional digital operation element circuit. When the condition input contact 2 is closed, power from the DC power supply 1 is input to the oscillation circuit 3 and the counter 4 through this contact 2. , start working.

そして、カウンタ4が発振回路3から与えられる基本ク
ロックを41数し、その計数値が所定値になると、カウ
ンタ4からスイッチ素子5に対して時素出力が与えられ
、スイッチ素子5がオンになる。この結果、時素リレー
6がカウンタ4の計数値に依存した動作時素で扛上する
こととなる。
Then, the counter 4 counts the basic clock given from the oscillation circuit 3 to 41, and when the counted value reaches a predetermined value, a time element output is given from the counter 4 to the switch element 5, and the switch element 5 is turned on. . As a result, the time element relay 6 is raised at an operating time element dependent on the count value of the counter 4.

次に第5図は従来のアナログ動作時素回路の一般的な回
路構成を示す図で、条件入力用接点2が閉じると、コン
デンサC1が抵抗R1を通して直流電源lの直流電圧に
よって充電されて行く、そして、コンデンサC1の充電
電圧VcがユニジャンクショントランジスタQ1のピー
クポイント電圧に達すると、ユニジャンクショントラン
ジスタQ1が導通し、ベース抵抗R3の両端に電圧が発
生し、この電圧によってスイッチ素子5がトリガされて
オンし1時素リレー6が扛上する。従って1時素リレー
6の動作時素は抵抗R1及びコンデンサC1の時定数に
依存して決定される。
Next, FIG. 5 is a diagram showing the general circuit configuration of a conventional analog operating element circuit. When the condition input contact 2 is closed, the capacitor C1 is charged by the DC voltage of the DC power supply l through the resistor R1. , when the charging voltage Vc of the capacitor C1 reaches the peak point voltage of the unijunction transistor Q1, the unijunction transistor Q1 becomes conductive and a voltage is generated across the base resistor R3, and this voltage triggers the switch element 5. When the power is turned on, the element relay 6 is lifted up. Therefore, the operating time of relay 6 is determined depending on the time constant of resistor R1 and capacitor C1.

従来技術の問題点 上述した従来の動作時素回路の内、デジタル動作時素回
路は、基本クロックの計数によって動作時素を決定する
ものであるため、動作時素を比較的高精度で決定できる
こと、時素設定の自由度が高くその範囲も広くできるこ
と、小型化が容易であること等の長所がある。しかし、
回路が複雑化し簡易性に欠けること、フェールセイフ性
の確保が必ずしも容易ではないこと等の難点がある。
Problems with the Prior Art Among the conventional operating time element circuits mentioned above, the digital operating time element circuit determines the operating time element by counting the basic clock, so the operating time element can be determined with relatively high precision. , it has advantages such as a high degree of freedom in setting time elements, a wide range, and easy miniaturization. but,
There are disadvantages such as the circuit becomes complicated and lacks simplicity, and ensuring fail-safety is not always easy.

一方、アナログ時素回路は時定数回路への電荷の蓄積、
放電を基にして動作時素が定められるものであってデジ
タル式のものとは恰も逆の長所及び短所を有する。即ち
、回路構成が比較的簡単であること、フェールセイフ性
の確保が容易であること等の長所があるが、時素設定の
精度、自由度及び範囲等に関してはデジタル式のものに
劣り、また経年変化による時素変動を招く恐れがある。
On the other hand, analog time element circuits accumulate charge in the time constant circuit,
Since the operating time element is determined based on the discharge, it has advantages and disadvantages that are completely opposite to those of the digital type. In other words, it has advantages such as a relatively simple circuit configuration and easy fail-safety, but it is inferior to the digital type in terms of accuracy, degree of freedom, range, etc. of timeme setting. There is a risk that time element fluctuations may occur due to changes over time.

本発明の目的 本発明は上述する従来の問題点を解決し。Purpose of the invention The present invention solves the above-mentioned conventional problems.

フェイルセイフ性が高く、動作時素を高精度で決定でき
、しかも動作時素設定の自由度が高く、その範囲も広く
取り得る高信頼度の動作時素回路を提供することを目的
とする。
It is an object of the present invention to provide a highly reliable operating element circuit which has high fail-safe properties, can determine operating elements with high precision, has a high degree of freedom in setting operating elements, and can have a wide range.

本発明の構成 と記目的を達成するため、本発明は、条件入力時を基準
にして動作時素が定められる動作時素回路において、f
iii記条件入力により基本クロックの発生及び計数動
作を開始し計数値によって定まる時素を出力するデジタ
ル時素回路と、前記条件入力により時定数充電動作を開
始し時定数によって定まる時素を出力するアナログ時素
回路とを備え、前記2つの時素回路の時素出力の論理積
によって動作時素が決定されることを特徴とする。
In order to achieve the configuration and object of the present invention, the present invention provides an operation element circuit in which an operation element is determined based on the time when a condition is input.
A digital time element circuit that starts generation of a basic clock and a counting operation by inputting the condition described in iii, and outputs a time element determined by the count value; and a digital time element circuit that starts a time constant charging operation by inputting the condition and outputs a time element determined by the time constant. and an analog time element circuit, and the operating time element is determined by the AND of the time element outputs of the two time element circuits.

実施例 第1図は本発明に係る動作時素回路の電気回路図である
0図において、Aはアナログ時素回路、Bはデジタル時
素回路である。前記デジタル時素回路Bは、第4図に示
した従来例と同様に、基本クロックを発生する発振回路
3及びこの発振回路3の基本タロツクを計数して所定の
計数値になった時に計数時素出力を生じるカウンタ4を
備えて構成される。この実施例では、前記発振回路3及
びカウンタ4は、条件入力用接点2を通して直流電源1
に接続された条件入力ライン(イ)−(ロ)間に接続さ
れ、条件入力ライン(イ)及び(ロ)を通して与えられ
る直流電圧によって動作させる回路となっている。カウ
ンタ4の計数時素出力は条件入力ライン(イ)、(ロ)
に直列に挿入接続されたサイリスタ等のスイッチ素子5
のゲートGに入力される。
Embodiment FIG. 1 is an electrical circuit diagram of an operating time element circuit according to the present invention. In FIG. 0, A is an analog time element circuit, and B is a digital time element circuit. Similar to the conventional example shown in FIG. 4, the digital time element circuit B counts the oscillation circuit 3 that generates the basic clock and the basic tarock of this oscillation circuit 3, and starts counting when a predetermined count value is reached. It is configured with a counter 4 that generates an elementary output. In this embodiment, the oscillation circuit 3 and the counter 4 are connected to the DC power source 1 through the condition input contact 2.
The circuit is connected between the condition input lines (a) and (b) connected to the condition input lines (a) and (b), and is operated by the DC voltage applied through the condition input lines (a) and (b). The counting time element output of counter 4 is on the condition input lines (a) and (b)
A switch element 5 such as a thyristor inserted and connected in series to
is input to gate G of.

アナログ時素回路Aは条件入力ライン(イ)または(ロ
)に対して直列に挿入接続された抵抗R4及びこの抵抗
R4の一端aと条件入力ライン(ロ)との間に接続され
たコンデンサC4による時定数回路を備えている。Rs
は放電用抵抗である。前記抵抗R4とコンデンサC4と
の接続点aは当該アナログ時素回路Aの出力端であり、
逆流阻止用のダイオードD1を通して時素リレー6及び
スイッチ素子5に対して直列に接続されている。61及
び62は時素リレー6が扛上した時に閉じる接点で、接
点61は抵抗R4及びダイオードD1の直列回路と並列
に設けられ、接点62は放電用抵抗R5と直列に、かつ
、コンデンサC4と並列に接続されている。
The analog time element circuit A includes a resistor R4 inserted and connected in series to the condition input line (a) or (b), and a capacitor C4 connected between one end a of this resistor R4 and the condition input line (b). Equipped with a time constant circuit. Rs.
is the discharge resistance. The connection point a between the resistor R4 and the capacitor C4 is the output end of the analog time element circuit A,
It is connected in series to the relay 6 and the switch element 5 through a diode D1 for blocking backflow. 61 and 62 are contacts that close when the time relay 6 is lifted up, the contact 61 is provided in parallel with the series circuit of the resistor R4 and the diode D1, and the contact 62 is connected in series with the discharging resistor R5 and with the capacitor C4. connected in parallel.

次に第2図の7−ケンス図を参照して、第1図に示した
動作時素回路の動作を説明する。
Next, the operation of the operating element circuit shown in FIG. 1 will be explained with reference to the 7-ken diagram in FIG.

まず第2図(A)に示すように、 to時に条件入力用
接へ2が閉じて条件が入力されたとすると、このto時
からアナログ時素回路A及びデジタル時素回路Bが動作
を開始する。アナログ時素回路Aでは、第2図(B)に
示すように、抵抗R4及びコンデンサC4で定まる時定
数に従って、コンデンサC4の充電電圧たるa点の電位
がE昇して行き1条件入力時toから時間td1だけ遅
れたt1時に時素リレー6の扛上電圧v1に達する。
First, as shown in Fig. 2 (A), when condition input terminal 2 is closed at to and a condition is input, then analog time element circuit A and digital time element circuit B start operating from this time to. . In analog time element circuit A, as shown in FIG. 2(B), the potential at point a, which is the charging voltage of capacitor C4, increases by E according to the time constant determined by resistor R4 and capacitor C4, and when one condition is input, to At time t1, which is delayed by time td1, the voltage reaching the voltage v1 of the time element relay 6 is reached.

一方、デジタル時素回路Bでは、条件入力と同時に発振
回路3が基本クロックを発生し、その基本クロックをカ
ウタ4で計数する。そして条件が入力されたto時から
時間td2だけ遅れたt2時に、カウンタ4における計
数値が所定の値に達すると、カウンタ4からスイッチ素
子5のゲートGに対し、第2図(C)で示すような計数
時素tdzのパルスP1が与えられる。
On the other hand, in the digital time element circuit B, the oscillation circuit 3 generates a basic clock at the same time as the condition is input, and the counter 4 counts the basic clock. When the count value in the counter 4 reaches a predetermined value at time t2, which is delayed by time td2 from the time to when the condition is input, the counter 4 sends a signal to the gate G of the switch element 5 as shown in FIG. 2(C). A pulse P1 of the counting time element tdz is given.

ここで、時素リレー6はアナログ時素回路Aによるa点
の電位がその扛上電圧71以上に上昇し、かつ、スイッ
チ素子5がデジタル時素回路Bからの出力によってオン
し得る状態になったことを条件にして扛上する。即ち、
時素リレー6はアナログ時素回路Aとデジタル時素回路
Bの時素出力の論理積によって動作するから、動作時素
は両時素回路A、Bの時素出力の論理積によって決定さ
れる0通常は、デジタル時素回路BからパルスP1が出
力されるt2時より、アナログ時素回路Aのa点の電位
が時素リレー6の扛上電圧■1に達する t1時の方が
時間的に早くなるように設定されている。従って、デジ
タル時素回路BからパルスPLが出力される12時には
、アナログ時素回路Aのa点電位は、第2図(B)に示
す如く、既に時素リレー扛上電圧■1に達しており、 
 t2時にスイッチ素子5がオンするのと同時に1時素
リレー6が扛上し、デジタル時素回路Bの計数時素td
zに等しい動作時素Tdが得られる。このように、通常
の動作状態では、精度の高いデジタル時素回路Bの計数
時素tdzによって動作時素Tdを定めるので、動作時
素Tdを高精度で設定することができる。
Here, the time element relay 6 is in a state in which the potential at point a by the analog time element circuit A rises above its rise voltage 71, and the switch element 5 can be turned on by the output from the digital time element circuit B. To be kidnapped on condition that something is done. That is,
Since the time element relay 6 operates by the AND of the time element outputs of the analog time element circuit A and the digital time element circuit B, the operating time element is determined by the AND of the time element outputs of both time element circuits A and B. 0 Normally, time t1, when the potential at point a of analog time element circuit A reaches the voltage ■1 of time element relay 6, is more temporal than time t2, when pulse P1 is output from digital time element circuit B. It is set to be as fast as possible. Therefore, at 12 o'clock when the pulse PL is output from the digital time element circuit B, the potential at point a of the analog time element circuit A has already reached the time element relay pick-up voltage ■1, as shown in FIG. 2(B). Ori,
At the same time as the switch element 5 is turned on at time t2, the 1 hour element relay 6 is lifted up, and the counting time element td of the digital time element circuit B is turned on.
An operating element Td equal to z is obtained. In this way, in the normal operating state, the operating time element Td is determined by the counting time element tdz of the highly accurate digital time element circuit B, so the operating time element Td can be set with high precision.

しかも、デジタル時素回路Bを単独で設けて動作時素を
決定する従来のものと異なって、デジタル時素回路Bの
時素出力とアナログ時素回路Aの時素出力との論理積を
取って動作時素Tdを定めるので、信頼性が高くなる0
例えば、第2図(C)に示すように、デジタル時素回路
Bから誤りパルスP2を生じた場合、それが、アナログ
時素回路Aのa点の電位が時素リレー6の扛上電圧Vl
に達する前であれば、時素リレー6は扛上しないから、
誤った動作時素を出力することがない、つまり、デジタ
ル時、鉛回路Bの異常動作をアナログ時素回路Aによっ
て補うことができるのである3反対に、アナログ時素回
路Aの異常動作により、a点を位が所定の時素より早く
時素リレー扛上電圧v1に到達しても、デジタル時素回
路BからのパルスPLの時素出力に異常がなければ、動
作時素Tdは、やはり、デジタル時素回路Bの計数時素
td2によって定まり、問題を生じない。
Moreover, unlike the conventional method in which the digital time element circuit B is provided independently to determine the operating time element, the time element output of the digital time element circuit B and the time element output of the analog time element circuit A are ANDed. Since the operating time element Td is determined by
For example, as shown in FIG. 2(C), if an error pulse P2 is generated from the digital time element circuit B, it means that the potential at point a of the analog time element circuit A is the voltage Vl of the time element relay 6.
Before reaching , the time element relay 6 will not be lifted, so
There is no possibility of outputting an erroneous operating time element.In other words, in digital mode, the abnormal operation of the lead circuit B can be compensated for by the analog time element circuit A.3On the contrary, due to the abnormal operation of the analog time element circuit A, Even if the point a reaches the time element relay pickup voltage v1 earlier than the predetermined time element, if there is no abnormality in the time element output of the pulse PL from the digital time element circuit B, the operating time element Td will still be , is determined by the counting time element td2 of the digital time element circuit B, and does not cause any problem.

また、アナログ時素回路Aまたはデジタル時素回路Bの
何れかに回路故障を生じた場合は時素リレー6が扛上せ
ず、動作時素Tdが延長される方向となるから、フェイ
ルセイフ性を確保できる。
In addition, if a circuit failure occurs in either the analog time element circuit A or the digital time element circuit B, the time element relay 6 will not be lifted up and the operating time element Td will be extended, so it is fail-safe. can be secured.

上述のようにして時素リレー6が扛上すると、その接点
61が閉じて、時素リレー6がこの接点61を通して自
己保持される。また、接点62が閉じることにより、コ
ンデンサC4に蓄積された電荷が抵抗R5を通して放電
され、次の動作に備える。そして、 t3時に条件入力
用接点2が開いて電源供給が断たれると、時素リレー6
が落下して元の状態に復帰する。
When the time element relay 6 is lifted up as described above, its contact 61 closes and the time element relay 6 is self-held through this contact 61. Furthermore, when the contact 62 closes, the charge accumulated in the capacitor C4 is discharged through the resistor R5, thereby preparing for the next operation. Then, when the condition input contact 2 opens at time t3 and the power supply is cut off, the time element relay 6
falls and returns to its original state.

第3図は本発明に係る動作時素回路の別の実施例を示し
ている。第3図において、第1図と同一の参照符号は同
一性ある構成部分を示している。
FIG. 3 shows another embodiment of the operating element circuit according to the present invention. In FIG. 3, the same reference numerals as in FIG. 1 indicate the same components.

この実施例の特徴は、アナログ時素回路A及びデジタル
時素回路Bの前段に条件入力電圧を安定化するための電
圧安定化回路7を備えること、及びこの電圧安定化回路
7に回路故障等の異常を生じた場合にデジタル時素回路
Bの時素出力を停止する回路8を備えることである。
The feature of this embodiment is that a voltage stabilization circuit 7 is provided in front of the analog time element circuit A and the digital time element circuit B for stabilizing the conditional input voltage, and that this voltage stabilization circuit 7 is free from circuit failures. The present invention is to include a circuit 8 that stops the time element output of the digital time element circuit B when an abnormality occurs.

上述のような電圧安定化回路7を設けると、アナログ時
素回路Aを構成する時定数回路のコンデンサC4に印加
される直流電圧を一定化し、コンデンサの充電電圧たる
a点の電位が時素リレー扛上電圧v1に到達する蒔間、
即ちアナログ時素回路Aの時素tdxを一定化すること
ができる。
When the voltage stabilizing circuit 7 as described above is provided, the DC voltage applied to the capacitor C4 of the time constant circuit constituting the analog time element circuit A is made constant, and the potential at point a, which is the charging voltage of the capacitor, is adjusted to the time element relay. Makima reaches the lifting voltage v1,
That is, the time element tdx of the analog time element circuit A can be made constant.

ところが、電圧安定化回路7に回路故障等を生じた場合
、アナログ時素回路Aに多大な影響を与え、時定数が狂
ってしまう、そこで、その対抗手段として、電圧安定化
回路7に異常を生じた場合にデジタル時素回路Bの時素
出力を停止する回路8を備える。このような回路は例え
ばコンパレータ等によって簡単に実現できる。この実施
例で    1は、電圧安定化回路7より前段の位置か
ら抵抗R6を通して条件入力電圧を導出し、この条件入
力電圧からツェナーダイオードD2等を用いて基準電源
を作り、これをコンパレータ81の入力端に入力する一
方、発振回路3の出力をコンパレータ81の入力端の他
方に入力する。
However, if a circuit failure occurs in the voltage stabilizing circuit 7, it will have a great effect on the analog time element circuit A and the time constant will go out of order. A circuit 8 is provided which stops the time element output of the digital time element circuit B when such occurrence occurs. Such a circuit can be easily realized using, for example, a comparator. In this embodiment, 1 derives a conditional input voltage from a position before the voltage stabilizing circuit 7 through a resistor R6, creates a reference power source from this conditional input voltage using a Zener diode D2, etc., and inputs this to the comparator 81. The output of the oscillation circuit 3 is input to the other input terminal of the comparator 81.

電圧安定化回路7に異常が生じた場合には、コンパレー
タ8の2つの入力端における電圧情報が正常時とは逆に
なるから、これを利用して、コンパレータ8の出力を停
止し、電圧安定化回路7の異常に対処する。コンパレー
タ81の出力が停止すれば動作時素Tdは無限に延長さ
れるから、フェイルセイフである。なお、第3図におい
て、82はインへ−タ、D3、D4はダイオード、R7
〜R1oは抵抗、C5はコンデンサである。
If an abnormality occurs in the voltage stabilization circuit 7, the voltage information at the two input terminals of the comparator 8 will be reversed from the normal state, so this can be used to stop the output of the comparator 8 and stabilize the voltage. To deal with abnormalities in the converter circuit 7. If the output of the comparator 81 stops, the operating time Td is extended infinitely, so it is fail-safe. In addition, in FIG. 3, 82 is an injector, D3 and D4 are diodes, and R7
~R1o is a resistor, and C5 is a capacitor.

本発明の効果 以上述べたように、本発明は、条件入力時を基準ドして
動作時素が定められる動作時素回路において、前記条件
入力により基本クロックの発生及び計数動作を開始し計
数値によって定まる時素を出力するデジタル時素回路と
、前記条件入力により時定数充電動作を開始し時定数に
よって定まる時素を出力するアナログ時素回路とを備え
、前記2つの時素回路の時素出力の論理積によって動作
時素が決定されることを特徴とするから、フェイルセイ
フ性が高く、動作時素を高精度で決定でき、しかも動作
時素設定の自由度が高く、その範囲も広く取り得る高信
頼度の動作時素回路を提供することができる。
Effects of the Invention As described above, the present invention provides an operation time element circuit in which an operation time element is determined with reference to the time when a condition is input, in which basic clock generation and counting operation are started by the condition input, and the count value is a digital time element circuit that outputs a time element determined by the time element, and an analog time element circuit that starts a time constant charging operation in response to the condition input and outputs a time element determined by the time constant; Since the operating time element is determined by the logical product of the outputs, it has a high fail-safe property and can determine the operating time element with high precision, and has a high degree of freedom in setting the operating time element, and its range is wide. It is possible to provide an element circuit with high reliability during operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は未発1!1に係る動作時素回路の電気回路図、
第2図は同じくそのシーケンス図、第3図は同じく別の
実施例における電気回路図、TtS4図は従来のデジタ
ル動作時素回路の電気回路図、第5図は別の従来例にお
けるアナログ動作時素回路の電気回路図である。 2・・・条件入力用接点 3・・・発振回路4・・・カ
ウンタ    5・・eスイッチ素子6・・・時素リレ
― Aφ・・アナログ時素回路 B・・・デジタル時素回路 第1図 第2図 第3図
Figure 1 is an electric circuit diagram of an operating element circuit related to unreleased 1!1,
Fig. 2 is a sequence diagram thereof, Fig. 3 is an electric circuit diagram in another embodiment, TtS4 is an electric circuit diagram of a conventional element circuit in digital operation, and Fig. 5 is an electric circuit diagram in analog operation in another conventional example. It is an electric circuit diagram of an elementary circuit. 2... Contact for condition input 3... Oscillation circuit 4... Counter 5... e-switch element 6... Time element relay Aφ... Analog time element circuit B... Digital time element circuit 1st Figure 2 Figure 3

Claims (4)

【特許請求の範囲】[Claims] (1)条件入力時を基準にして動作時素が定められる動
作時素回路において、前記条件入力により基本クロック
の発生及び計数動作を開始し計数値によって定まる時素
を出力するデジタル時素回路と、前記条件入力により時
定数充電動作を開始し時定数によって定まる時素を出力
するアナログ時素回路とを備え、前記2つの時素回路の
時素出力の論理積によって動作時素が決定されることを
特徴とする動作時素回路。
(1) In an operating time element circuit in which an operating time element is determined based on the time when a condition is input, a digital time element circuit that starts generation of a basic clock and counting operation by the condition input and outputs a time element determined by the count value; , an analog time element circuit that starts a time constant charging operation in response to the condition input and outputs a time element determined by the time constant, and an operating time element is determined by the AND of the time element outputs of the two time element circuits. An operating elemental circuit characterized by:
(2)前記デジタル時素回路は前記条件入力により動作
を開始し基本クロックを発生する発振回路及びこの発振
回路の基本クロックを計数して計数値が予め定められた
値になった時に時素を出力するカウンタを備え、前記ア
ナログ時素回路は前記条件入力ラインに直列に接続され
た抵抗及びこの抵抗を通して充電されるコンデンサによ
って構成される時定数回路を備え、前記デジタル時素回
路の計数時素出力及びアナログ時素回路の時定数時素出
力の論理積によって時素リレーを駆動して動作時素を定
めることを特徴とする特許請求の範囲第1項に記載の動
作時素回路。
(2) The digital time element circuit starts operating in response to the condition input, and includes an oscillation circuit that generates a basic clock, and a time element circuit that counts the basic clock of this oscillation circuit and generates a time element when the counted value reaches a predetermined value. The analog time element circuit includes a time constant circuit constituted by a resistor connected in series with the condition input line and a capacitor charged through the resistor, and the analog time element circuit has a time constant circuit configured to output a counter. 2. The operating time element circuit according to claim 1, wherein the operating time element is determined by driving a time element relay by logical product of the output and the time constant time element output of the analog time element circuit.
(3)前記アナログ時素回路は前記コンデンサの蓄積電
荷を前記時素リレーの一端側に印加し、前記デジタル時
素回路は前記時素リレーに直列に挿入接続された三端子
スイッチ素子のゲートに時素出力を与えることを特徴と
する特許請求の範囲第2項に記載の動作時素回路。
(3) The analog time element circuit applies the accumulated charge of the capacitor to one end of the time element relay, and the digital time element circuit applies the accumulated charge of the capacitor to one end of the time element relay, and the digital time element circuit applies the charge accumulated in the capacitor to the gate of a three-terminal switch element inserted and connected in series to the time element relay. The operating time element circuit according to claim 2, characterized in that it provides a time element output.
(4)条件入力時を基準にして動作時素が定められる動
作時素回路において、前記条件入力により基本クロック
の発生及び計数動作を開始し計数値によって定まる時素
を出力するデジタル時素回路と、前記条件入力により時
定数充電動作を開始し時定数によって定まる時素を出力
するアナログ時素回路と、前記デジタル時素回路及び前
記アナログ時素回路の前段に備えられ、条件入力電圧を
安定化するための電圧安定化回路と、この電圧安定化回
路に異常を生じた場合に前記デジタル時素回路の時素出
力を停止する回路とを備えることを特徴とする動作時素
回路。
(4) In an operating time element circuit in which an operating time element is determined based on the time when a condition is input, a digital time element circuit that starts generation of a basic clock and counting operation by the condition input and outputs a time element determined by the count value; , an analog time element circuit that starts a time constant charging operation in response to the condition input and outputs a time element determined by the time constant, and is provided in the preceding stage of the digital time element circuit and the analog time element circuit to stabilize the condition input voltage. An operating time element circuit comprising: a voltage stabilizing circuit for controlling the voltage stabilizing circuit; and a circuit for stopping the time element output of the digital time element circuit when an abnormality occurs in the voltage stabilizing circuit.
JP20305084A 1984-09-27 1984-09-27 Operation time element circuit Pending JPS6180913A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20305084A JPS6180913A (en) 1984-09-27 1984-09-27 Operation time element circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20305084A JPS6180913A (en) 1984-09-27 1984-09-27 Operation time element circuit

Publications (1)

Publication Number Publication Date
JPS6180913A true JPS6180913A (en) 1986-04-24

Family

ID=16467509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20305084A Pending JPS6180913A (en) 1984-09-27 1984-09-27 Operation time element circuit

Country Status (1)

Country Link
JP (1) JPS6180913A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010174471A (en) * 2009-01-28 2010-08-12 Otis:Kk Sheet material for rain gutter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5492049A (en) * 1977-12-29 1979-07-20 Matsushita Electric Ind Co Ltd Electronic timer
JPS5832352U (en) * 1981-08-20 1983-03-02 有限会社クランプ Scale plate for urine salt measurement in conductivity titrator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5492049A (en) * 1977-12-29 1979-07-20 Matsushita Electric Ind Co Ltd Electronic timer
JPS5832352U (en) * 1981-08-20 1983-03-02 有限会社クランプ Scale plate for urine salt measurement in conductivity titrator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010174471A (en) * 2009-01-28 2010-08-12 Otis:Kk Sheet material for rain gutter

Similar Documents

Publication Publication Date Title
JP3639189B2 (en) Load drive circuit
EP0580923A1 (en) Circuit for detecting voltage variations in relation to a set value, for devices comprising errors amplifiers
US7088083B2 (en) Switching regulator
US4204128A (en) Adjustable time delay relay
US5637980A (en) Battery charging/discharging switching control protective circuit
EP0200533A2 (en) Double integral type A/D converter
JPS58186858A (en) Monitor circuit device for electronic calculation module
JPS6180913A (en) Operation time element circuit
JPH0470869B2 (en)
JP3843332B2 (en) Electromagnetic actuator drive
EP0006287B1 (en) Master-slave flip-flop circuits
JPH0749422Y2 (en) Voltage monitoring circuit
JPH0231590B2 (en) SUITSUCHINGUDENGENSOCHINIOKERUSEIGYOKAIROSOCHI
JPS61199416A (en) Short-circuiting protection circuit
JPS6016129A (en) Power source resetting circuit
JPS6369415A (en) Abnormal voltage protecting circuit
SU1129725A1 (en) Device for shaping unblocking pulse
SU1615865A1 (en) Sawtooth voltage generator
JP2683608B2 (en) on. Delay circuit
JPH0526289B2 (en)
JPS62179094A (en) Relay driving circuit for alarm
SU1179475A1 (en) Transducer for checking thyristors of high-voltage rectifier
KR840000673B1 (en) Power source for a wire-cut electric discharge machine
JPH0139381Y2 (en)
JPH0122367Y2 (en)