JPS6180188A - Drive circuit substratefor display and manufacture thereof - Google Patents

Drive circuit substratefor display and manufacture thereof

Info

Publication number
JPS6180188A
JPS6180188A JP59200621A JP20062184A JPS6180188A JP S6180188 A JPS6180188 A JP S6180188A JP 59200621 A JP59200621 A JP 59200621A JP 20062184 A JP20062184 A JP 20062184A JP S6180188 A JPS6180188 A JP S6180188A
Authority
JP
Japan
Prior art keywords
pattern
film
wiring
address
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59200621A
Other languages
Japanese (ja)
Inventor
修 市川
堂城 政幸
樋口 豊喜
光志 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59200621A priority Critical patent/JPS6180188A/en
Publication of JPS6180188A publication Critical patent/JPS6180188A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はA[スイッチング素子をマトリックス状に配列
してなる表示装置の駆動回路基板およびその製造方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a drive circuit board for a display device in which switching elements are arranged in a matrix, and a method for manufacturing the same.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

エレクトロルミネッセンス、発光ダイオード。 Electroluminescence, light emitting diode.

プラズマ、蛍光表示管、液晶等の表示デバイスは、表示
部の薄型化が可能であり計測戦器、事務慎器やコンピュ
ータ等の端末表示装置あるいは特殊な表示装置への用途
として要求が高まっている。これらの中で薄膜トランジ
スのスイッチング素子マトリックスアレイを用いたエレ
クトロルミネッセンスや液晶表示装置は、低消費電力化
や低コスト化が可能であるために表示デバイスとして注
目され、近年各所で開発されている(例えばIEEET
ransactions on Electron D
evices Vol ED−20、No、 11 、
 Novernber 1973 、 PP 995−
1001 #照)。
Display devices such as plasma, fluorescent display tubes, and liquid crystal display devices can have thinner display parts, and are in increasing demand for use in measurement instruments, office equipment, computers, and other terminal display devices, or special display devices. . Among these, electroluminescence and liquid crystal display devices that use switching element matrix arrays of thin film transistors have attracted attention as display devices because they can reduce power consumption and cost, and have been developed in various places in recent years ( For example, IEEE
transactions on Electron D
evices Vol ED-20, No. 11,
November 1973, PP 995-
1001 #sho).

このようなスイッチングトランジスタの材料としては結
晶、多結晶、アモルファス状態のSt+CdSe 、 
Te 、 CdS等が用いられる。この中でも多結晶半
導体やアモルファス半導体の薄膜技術は、低温プロセス
が可能なためにガラス基板等の比較的低温で取扱うこと
の必要な基板上にもスイッチングトランジスタのアクテ
ィブマトリックス素子を形成することができ、低価格で
大面積の表示装置を実用段階にした。
Materials for such switching transistors include St+CdSe in crystalline, polycrystalline, and amorphous states;
Te, CdS, etc. are used. Among these, thin film technology for polycrystalline semiconductors and amorphous semiconductors allows for low-temperature processes, making it possible to form active matrix elements of switching transistors even on substrates that need to be handled at relatively low temperatures, such as glass substrates. A low-cost, large-area display device has been put into practical use.

第5図は一般的な薄膜トランジスタアレイを用いた表示
装置の等1曲回路である。アドレス配+b4ul)(1
1,、11□、・・・11n)は横方1i」に並ぶ薄膜
トランジスタ(lりのゲート屯極を共通にドライブし、
データ配縁aり(12,、12□・・・12.)は縦方
回に並ぶiJ+摸トランジスタμりのンース猷極に面1
象1西号を与える。薄膜トランジスタ(1謙の各々はア
ドレス配線1υとデータ配@0の各交点に対応した画系
毎に用いられ、谷ドレイン電極は表示素子u9と共にキ
ャパシタζ[滲にも接続されている。表示素子1i□□
□は、例えば液晶やエレクトロルミネッセンス素子であ
る。具体的に液晶表示装置を例にとると、アドレス配e
n (lυ。
FIG. 5 is a circuit diagram of a display device using a general thin film transistor array. address layout + b4ul) (1
1, 11□, . . . 11n) are thin film transistors (1i gate electrodes are commonly driven,
The data wiring a (12,, 12□...12.) is a surface 1 on the first electrode of the iJ + replica transistor μ arranged in the vertical direction.
Give Elephant 1 Nishi. Each of the thin film transistors (1) is used for each picture system corresponding to each intersection of the address wiring 1υ and the data wiring @0, and the valley drain electrode is also connected to the capacitor ζ (display element 1i) along with the display element u9. □□
□ is, for example, a liquid crystal or an electroluminescent element. Taking a liquid crystal display device as an example, address distribution e.
n (lυ.

データ配+JtlJ、トランジスタu四およびキャバ7
りIを集積形成した駆動回′#5基板とこれに対向する
透明屯憾を全面に形成した基板との聞にf夜晶層を挾持
すること6二より構成される。また戚近ではここで使わ
れている薄膜トランジスタのoN−oFF特性等が改善
され補助各社となるヤヤバンタ(lがなくでも実質的(
:は表示素子叫となる液晶自体のもつ容量だけで書込ん
だ画像情報の保持タイムを光分長くとれるようになった
Data distribution + JtlJ, transistor u4 and caber 7
The driving circuit 62 is composed of a drive circuit #5 substrate on which a crystal layer I is integrated and a substrate facing the same on which a transparent layer is formed on the entire surface, and a night crystal layer 62 is sandwiched therebetween. In addition, the ON-oFF characteristics of the thin film transistors used in the thin film transistors used here have been improved, and Yayabanta (Yayabanta), which is a subsidiary company (even without l, is substantially
: It has become possible to retain the written image information for a light minute longer using only the capacity of the liquid crystal itself, which is the main function of the display element.

このようにアクティブマトリックス屋の表示装置はアド
レス配線の走査毎(ニーライン分の画像データを書込む
線順次走査方式で採用すること口より表示素子住9をデ
ユーティ比はぼ100%で駆動することができるために
見易い画像が得られる。
In this way, active matrix display devices adopt a line sequential scanning method in which image data for the knee line is written every time the address wiring is scanned. This allows for easy-to-see images.

ところで薄膜トランジスタを構成する半導体薄膜として
例えばa−8L  (アモルファスシリコン)やP−3
i(ポリシリコン)、絶縁膜として5i02膜(シリコ
ン配化膜)やSiNx膜(シリコン窒化膜入画素電極と
してITO等の透明導颯膜、このITOとオーミック接
触が可能な金属としてMo等が使われている。これらの
4膜の加工は従来のウェットな化学薬品を用いたパター
ン化技術に対し、最近では02.CF、等のガス分囲気
中のプラズマ)二よるCDE  (ケミカル、ドライ、
エツチング)技術が多く用いられるようになり、工程の
簡易化はか9でなく加工種度が改善されている。このよ
うな構造をもつ薄膜トランジスタのマトリックスアレイ
を形成する際には、次のような工程上の問題がちる。
By the way, examples of semiconductor thin films constituting thin film transistors include a-8L (amorphous silicon) and P-3.
i (polysilicon), 5i02 film (silicon disposed film) or SiNx film (silicon nitride film) as the insulating film, transparent conductive film such as ITO as the pixel electrode, and Mo etc. as the metal that can make ohmic contact with the ITO. The processing of these four films has changed from conventional patterning techniques using wet chemicals to CDE (chemical, dry,
Etching) technology has come into widespread use, and not only has the process been simplified, but the degree of processing has been improved. When forming a matrix array of thin film transistors having such a structure, the following process problems arise.

すなわち、下層のアドレス配、諷としてMoを用い、こ
のアドレス配線の所定箇所に絶縁膜としてSiNx膜を
介して付着したasi+dを島状パターン形状とするた
めi: CDEでエツチングを行なうとこのa−81膜
のエツチング終了直後には下層のSIN、膜もエツチン
グされてしまう。このS LNII膜のわずかなエツチ
ングはS LNX m l=ピンホール欠陥を発生させ
るばかりでなく膜厚が薄くなることによって後工程で形
成するデータ配置と、下層アドレス配置、sとの父差部
の浮遊容量が増し4気信号の相互関渉が犬さくなってし
まう。
That is, using Mo as the address wiring in the lower layer, etching is performed using CDE to form an island-like pattern of asi+d attached to predetermined locations of the address wiring through an SiNx film as an insulating film. Immediately after the etching of the 81 film is completed, the underlying SIN and film are also etched. This slight etching of the S LNII film not only causes pinhole defects, but also reduces the thickness of the film, causing problems in the difference between the data layout formed in the subsequent process and the lower layer address layout, s. The stray capacitance increases and the mutual interaction of the four Qi signals becomes weaker.

このような間@に対処し特開昭58−190042号の
薄膜半導体装置や特開昭59−43584号のマトリッ
クス型液晶表示装置あるいはテレビジョン学金誌VoI
 、 38 、 No、 4 、 1984 、 PP
366−370で記載のアモルファスシリコンTPTア
クティブマトリックスを用いたプルカラー液晶テレビで
は絶縁膜を介して直交するX醋酸とY配線との交点にお
ける絶縁膜のピンホールによる配線相互の短絡を防ぐた
めに、半導体薄膜層があるt床では絶縁膜であることを
利用してこれらの交点部の絶縁膜上に手導体薄膜を漬み
重ねる構造をとっている。しかしながら、これらの薄膜
トランジスタの構造は、第6図H1lおよびそのA−A
’祈而面で示すように、例えば絶縁膜(2シを介して互
いに直交するアドレス配d (21a)およびデータ部
域(25a)のそれぞれ所定箇所からゲート電極パター
ン(21b)とソース電極パターン(25b)が6設さ
れていて、この部分にはトランジスタのチャンネル部と
なるパターン(23a)と、アト−レス配J (21a
)とデータ配#1(25a)の交点部分には絶=+ I
ACaととも(1中間層となるパターン(pb)の半4
本薄膜のパターンが形成されるなど複雑な配置パターン
となっている。また凹パターンや曲設パターンがあるた
めに、透過型液晶表示装置に於いては画素類・也−4の
面積が減り明るく見やすい宍示′Jjc装置としての電
化が失なわれる。
To deal with this problem, we have developed the thin film semiconductor device of JP-A-58-190042, the matrix-type liquid crystal display device of JP-A-59-43584, and the Television Science Journal Vol.
, 38, No. 4, 1984, PP
In the pull-color LCD TV using an amorphous silicon TPT active matrix described in No. 366-370, a semiconductor thin film is used to prevent short circuits between the wires due to pinholes in the insulating film at the intersections of the X acetic acid and Y wires that are perpendicular to each other through the insulating film. Taking advantage of the fact that the t-floor is an insulating film, a thin conductor film is layered on top of the insulating film at the intersections of these layers. However, the structure of these thin film transistors is similar to that shown in FIG.
As shown in the figure, for example, a gate electrode pattern (21b) and a source electrode pattern ( 25b) are provided, and this part has a pattern (23a) which becomes the channel part of the transistor, and an address wiring J (21a).
) and data distribution #1 (25a), there is absolutely = + I
With ACa (half 4 of the pattern (pb) that becomes the middle layer)
The pattern of this thin film is formed in a complex arrangement pattern. Furthermore, because of the concave or curved patterns, the area of the pixels in the transmissive liquid crystal display device is reduced, and the electrification of the device as a bright and easy-to-read display device is lost.

更にこれらの複雑なパターンを用いて例えば加Cm X
 15 c77L程の犬面積内を二X=2000 、 
Y=15uOといつた超高密度のアクティブマトリック
ス欣晶聚示装置を構成しようとするとマスクパターンの
作画が困難となるばかりでなく上記した画素の開孔率の
削減されることや、マスク合せを精度よく行うことは困
醋となる。
Furthermore, using these complex patterns, for example, add Cm
15 Within the dog area of about c77L, 2X=2000,
When attempting to construct an ultra-high density active matrix crystal display device with Y = 15uO, it is not only difficult to draw a mask pattern, but also the aperture ratio of the pixels mentioned above is reduced, and mask alignment becomes difficult. It is difficult to do this accurately.

〔発明の目的〕[Purpose of the invention]

この発明は上述した問題(1鑑みなされたもので、多層
配線相互の鷹気的短絡を防止し得る構造であるとともに
、大面積で高密度の表示装置(1汝けるマスクパターン
作画の闇路化を図るばかりでなく表示部の開孔率を高め
て見やすい画像を作9出す堀示装置用駆動回路基板およ
びその製造方法を提供することを目的とする。
This invention was developed in view of the above-mentioned problems (1).It has a structure that can prevent short circuits between multilayer interconnects, and also provides a large-area, high-density display device (1) that prevents mask pattern drawing from occurring in the dark. It is an object of the present invention to provide a drive circuit board for a viewing device and a method for manufacturing the same, which not only improves the aperture ratio of a display section to produce an easy-to-see image.

〔発明の概要〕[Summary of the invention]

すなわち本発明は、表示装置用7駆動回路奉板の基臼と
なる透明ガラス基板の一王l1iIiに接するアドレス
配線と画素1に極が形成されている。このアドレス配線
は所定のくり返し間隔で複数本設けられており、その両
端部のすくなくとも一方では幅の広いアドレス醋酸I1
0パターンを具備している。
That is, in the present invention, poles are formed in the address wiring and the pixel 1 that are in contact with the first layer l1iIi of the transparent glass substrate that is the basis of the seven drive circuit board for the display device. A plurality of these address wirings are provided at predetermined repeating intervals, and at least one of the ends thereof has a wide address wire I1.
It has 0 patterns.

この谷アドレス配5tI10ハターン上の一部および谷
−索電極上乞除く表面全体には絶縁膜がル成されている
。各アドレス配縁上(;はこの絶縁膜を介して半導体薄
膜の島状パターンが複数個形成されている。各半導体薄
膜島状パターン上には下層アドレス配線と直交するデー
タ配線とこのデータ配線に平行する短ざく状のドレイン
電−が形成されている。このデータ起重は所定のくり返
し間隔で複数本設けられておシその両端部のすくなくと
も一方では幅の広いデータ配rvi I10パターンを
有している。又、ドレイン電極の各々は一端部で画素9
他に接触して一気的に接続をなしている。又、上記半導
体薄膜の島状パターンは下層のアドレス配線の延設方間
1ユ沿って形成されておp、このアドレス配線の幅もし
くはこのアドレス配線〇幅よりわずかに広く、かつデー
タ配線のくり返し間隔よりも実質的に短かい所定の長さ
を有している。
An insulating film is formed on a part of the valley address wiring 5tI10 pattern and on the entire surface except for the valley-wire electrode. On each address wiring (; indicates a plurality of semiconductor thin film island patterns are formed through this insulating film.On each semiconductor thin film island pattern, there is a data wiring perpendicular to the lower layer address wiring and a data wiring connected to this data wiring. Parallel short strip-shaped drain electrodes are formed. A plurality of these data stacks are provided at a predetermined repeating interval, and at least one of the ends thereof has a wide data wiring rvi I10 pattern. Each of the drain electrodes has one end connected to the pixel 9.
By contacting another person, a connection is established all at once. The island pattern of the semiconductor thin film is formed along the extension direction of the underlying address wiring, and is slightly wider than the width of the address wiring or the width of the address wiring, and is formed by repeating the data wiring. It has a predetermined length that is substantially shorter than the spacing.

さらにこの表示装置用駆動回路基板とは、周辺部の配線
I10パターンを除く表示部内マトリックスプレイを構
成するアドレス配線、データ配線。
Furthermore, this display device drive circuit board includes address wiring and data wiring that constitute a matrix play within the display section, excluding the wiring I10 pattern in the peripheral area.

ドレインル極1画素電極、薄膜半導体島状パターンおよ
び絶縁膜の開孔パターンの各々が匝−ノくターンのみで
形成されている。
Each of the drain electrode, one pixel electrode, the thin film semiconductor island pattern, and the opening pattern of the insulating film is formed of only a cylindrical turn.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、大面積でかつ超高密鹿のアクティブマ
トリックス表示装置を作るためのマスクパターンの作画
が大幅に簡略で粘るばかりでなく表示部の画素セルの開
孔率を高めることが出来る。
According to the present invention, drawing of a mask pattern for producing a large-area, ultra-high-density active matrix display device is not only significantly simpler and more durable, but also increases the aperture ratio of pixel cells in the display section.

又、アドレス配線と画素電極パターンを同一マスクで作
るためこ工゛程の短縮が図れるととも但相互短絡を防ぐ
ことが出来る。巣には液晶セル注入前の配向処理に際し
てもデータラインおよびドレイン電極が一方回菟二作ら
れているので、このノ(ターン(;沿ってラビング処理
すれば欠陥が発生しない。
Furthermore, since the address wiring and the pixel electrode pattern are made using the same mask, this process can be shortened, and mutual short circuits can be prevented. Since data lines and drain electrodes are formed in the holes during alignment treatment before liquid crystal cell injection, if rubbing treatment is performed along these turns (;), defects will not occur.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の実施例を第1図tar tblを用いて説
明する。
Embodiments of the present invention will be described below using FIG. 1 tartbl.

まず第1の実施例では第3図Halの平面図および第3
図tblの断面図において厚さ約2朋のガラス基板から
なる透明絶縁基板(至)上に約100OAのITOi=
υと約2000 人のMo膜シ4を真空蒸着法やスパッ
タリング法により連続的に付着する。
First, in the first embodiment, the plan view of Hal in FIG.
In the cross-sectional view of Fig.
υ and about 2,000 Mo films 4 are continuously deposited by vacuum evaporation or sputtering.

次にこのMo膜(2ツ上にホトレジスト (図示せず)
を形成して〜Io膜I24および工TO膜(2幻を連続
的にエツチングし約冗μm幅のアドレス配線C23&)
とこのアドレス配線〇端部でマトリックスアレイ表示部
周辺に延役し約200μmのI10パターン(23b)
および画素電極V滲をル成する。
Next, apply a photoresist (not shown) on this Mo film (two layers).
~ Io film I24 and TO film (2 layers are continuously etched to form an address wiring C23 & of approximately 10 μm width)
At the end of this address wiring, an I10 pattern (23b) of about 200 μm extends around the matrix array display area.
and the pixel electrode V infiltration.

次にこのホトレジストを除去したのちこれらの表−一体
にシリコン窒化膜・)四をCVD法により約2000λ
付着させ、ホトレジストのパターンを形成して上記画累
心住(至)上およびアドレス配線I10パターン(xb
)上のシリコン屋化模(至)を除去してそれぞれのMo
膜四を露出させる。このレジストを除去したのち、次(
1約3000^のa−8i腺をCVD法によシ付看させ
、同様のホトレジスト(lA示せず)を用いてa−3t
膜の島状パターンシηを形成する。
Next, after removing this photoresist, a silicon nitride film of approximately 2000λ was deposited on these surfaces by CVD.
A photoresist pattern is formed on the image center and the address wiring I10 pattern (xb).
) on each Mo
Expose the membrane 4. After removing this resist, do the following (
Approximately 3,000 A-8i glands were prepared by CVD and a-3T was prepared using the same photoresist (lA not shown).
An island-like pattern η of the film is formed.

次にこのホトレジストを除去したのち真空蒸着法あるい
はスパッタリング法によυ厚さ1000 AのMO膜1
2Qと厚さ1μmのアルミニウム膜e■を連続して付着
し再びホトレジストのパターンを施こし上記a−8t膜
島状パターン1jrI上を通るデータ配線(30a)お
よびこのデータ配線のI10パターン(28b)と、こ
のデータ配rg <30h)と平行しa−8i膜島状パ
ターン(27)上通り画素電へI2υへ延びる短ぎく状
のドレイン電極−と、上記アドレス配にJiI10パタ
ーン(23b)上のアドレス配ml10竜・占(乙C)
を形成する。
Next, after removing this photoresist, a MO film 1 with a thickness of υ 1000 A is formed by vacuum evaporation or sputtering.
2Q and an aluminum film e2 with a thickness of 1 μm are successively deposited and a photoresist pattern is applied again to form a data wiring (30a) passing over the a-8t film island pattern 1jrI and an I10 pattern (28b) of this data wiring. , a short spiky drain electrode extending to I2υ to the pixel electrode on the a-8i film island pattern (27) parallel to this data wiring (rg<30h), and a short jagged drain electrode on the JiI10 pattern (23b) in the address wiring. Address arrangement ml10 dragon/divine (Otsu C)
form.

このアルミニウム膜(5)およびMog四〇連続エツチ
ングのvAに画素電極シ脅上のMo I屓(24が除去
され、下層のITO膜(21)が4出するまで行なりで
a過形1夜晶表示装置用駆動回路基板を完成する。この
あと、こ・れらの表面にポリイミド鴎脂等を形成し次い
でその表面をラビング処理を施こし、この基板と対問す
る側の基板に透明4屯膜を形成し、2枚の基板のすき間
に液晶を挟持して液晶説示装置を完成する。
This aluminum film (5) and the MoI film (24) on the pixel electrode are removed by continuous etching of 40 vA, and the ITO film (21) below is etched until 40% of the ITO film (21) is exposed. The driving circuit board for the crystal display device is completed. After this, polyimide resin or the like is formed on these surfaces, and then the surface is subjected to a rubbing treatment, and a transparent 4 A screen film is formed and a liquid crystal is sandwiched between the two substrates to complete a liquid crystal display device.

次に、本発明の第2の実施例について説明する。Next, a second embodiment of the present invention will be described.

まず、上述した方法と同様にアドレス配f、、メ(23
a)とアドレス配線の工10パターン(23b)および
画素電極Q4)を形成する。次に約2000^厚のシリ
コン窒化膜7均と約300OA厚のa−8l膜をCVD
法により連続的に付着する。そうしてホトレジストを形
成し画素11滲上およびアドレス配rfM I10パタ
ーン(23b)上のa−8l膜およびシリコン窒化膜(
至)をODE によシエッチングする。
First, address distribution f, , mail (23
a), 10 patterns of address wiring (23b) and pixel electrode Q4) are formed. Next, a silicon nitride film with a thickness of about 2000^ and an A-8L film with a thickness of about 300OA are deposited by CVD.
Continuously adheres by method. Then, a photoresist is formed on the pixel 11 and the address wiring RFMI10 pattern (23b) on the A-8L film and the silicon nitride film (
) is etched by ODE.

次いでホトレジストを除去して再び異なるホトレジスト
を形成してa−81膜をエツチングして下層アドレス配
rd C23&)上セ位置するところにa−8L袂の島
状パターン(ハ)を形成する。この後は第2図1aj 
tb)と同様にMo膜とアルミニウム膜の多層膜からな
るデータ配線、データ配線I104毬、ドレイン奄愼、
アドレス配艇I101E極を形成して表示装置用駆動回
路基板を完成する。
Then, the photoresist is removed, a different photoresist is formed again, and the A-81 film is etched to form an island pattern (c) on the lower layer address layout (C23&) at the upper layer of the A-8L. After this, see Figure 2 1aj
tb), data wiring made of a multilayer film of Mo film and aluminum film, data wiring I104 ball, drain Amami,
The address arrangement I101E pole is formed to complete the display device drive circuit board.

尚、上記実施例で用いているゲート絶縁膜はシリコン窒
化膜に限らず低温CVD法で付ける5i01やスパッタ
リング法で付けるTa0z+ 5lit等の絶縁膜を用
いてもよい。又、アドレス配線として用いているITO
膜上の金属膜はMo i=磯らずCrやTiを用いても
よい。
Note that the gate insulating film used in the above embodiment is not limited to the silicon nitride film, but may also be an insulating film such as 5i01 applied by low-temperature CVD or Ta0z+ 5lit applied by sputtering. Also, ITO used as address wiring
The metal film on the film may be made of Mo i = Isozu Cr or Ti.

さらセ、画素電極の大きさはアドレス配線と電気的隔離
の可能は1.、]隔を保てばデータ配線直下にはみ出す
ようなパターンであっても支11ない。また、アドレス
配腺上に形成される半導体#膜の島状パターンの長さは
、延設上の/4島状パターン相互が接触しない間隔を保
てば、4実上データ配藤のくシ返し間隔に近い長さを有
していてもかまわない。
Moreover, the size of the pixel electrode and the possibility of electrical isolation from the address wiring are 1. , ] If the distance is maintained, there is no problem even if the pattern protrudes directly under the data wiring. In addition, the length of the island pattern of the semiconductor film formed on the address wiring can be determined by maintaining the distance between the extended /4 island patterns so that they do not touch each other. It may have a length close to the return interval.

い。stomach.

従って多少のマスク合せズレが生じても支障なくアクテ
ィブマトリックスアレイを構成することができる。
Therefore, even if some mask misalignment occurs, an active matrix array can be constructed without any problem.

さらに次に本発明の第3の実施例を第2図(a)tb)
Further, the third embodiment of the present invention is shown in Fig. 2 (a) and tb).
.

第3図1a)(b)+および第2図1aj fb)(c
l (di telの変形例を用いて説E3Arる。
Figure 3 la) (b) + and Figure 2 laj fb) (c
I will explain E3Ar using a modification of di tel.

まず第2図1ajの平面図および第21tblの断面図
C二おいて、厚さ約1趨のガラス板からなる透明絶縁性
基板5G上に例えばITO(インジウム・チン・オキナ
イド)の透明4屯膜を真空蒸涜法により約200OA付
層し、この膜上にホトレジストパターンを形成してアド
レス配rg用透明導電膜パターン6υおよび画素電極o
3を落成する。ホトレジストパターンを除去したのちこ
れらの表面上に例えばΔ10からなる不透明金属を真空
蒸着法あるいはスパッタリング法により約1tJOOA
付着し、新たなホトレジストパターンを形成して化学的
エツチング処理を施こしてアドレス配、、j51用不透
明金属パターンい国を作り上げる。再びホトレジストパ
ターンを除去したのち、次に例えばSin:からなる絶
縁膜1541をスパッタリング法やCVD (ケミカル
・ペーパー・デポジション)法により約2(JOIJ 
Aの膜厚で表面上を後う。そうして3度目のホトレジス
トパターンを形成して画素電極(、)lJ上の絶縁膜6
荀に絶縁膜の開孔の□□□を施こす。次にホトレジスト
パターンを除去したのち例えばa−3t(アモルファス
・シリコンン膜からなる半纏体薄膜をCVD法により付
着し、同様に4度目のホトレジストパターンなル成して
半導体薄膜島状パターン61Aを作る。次にこのホトレ
ジストパターンを除去したのちA空蒸着法あるいはスパ
ッタリング法により#さ約1000人のAVIO膜と厚
さ約1μmのアルミニウム膜馨連就して付着し、5度目
のホトレジストパターンを施こしデータ配41.57)
と、このデータ配+J +j7)の凸段部となるソース
眠愼鏝と、半導体薄膜島状パターンリeと画素電極り望
を結ぶドレイン電極(51を形成して、アクティブマト
リックス鳳弄示装置用駆動回路基板を作υ上げることが
できる。
First, in the plan view of FIG. 2 1aj and the cross-sectional view C2 of 21tbl, a transparent 4-layer film of, for example, ITO (indium tin oxide) is coated on a transparent insulating substrate 5G made of a glass plate with a thickness of approximately one line. A layer of about 200 OA was applied using a vacuum evaporation method, and a photoresist pattern was formed on this film to form a transparent conductive film pattern 6υ for address arrangement and a pixel electrode o.
3 was inaugurated. After removing the photoresist pattern, an opaque metal of, for example, Δ10 is deposited on these surfaces by vacuum evaporation or sputtering to approximately 1tJOOA.
A new photoresist pattern is deposited and a chemical etching process is performed to create an opaque metal pattern for the address area. After removing the photoresist pattern again, an insulating film 1541 made of, for example, Sin: is deposited using a sputtering method or a CVD (chemical paper deposition) method.
A film thickness of A is applied to the surface. Then, a third photoresist pattern is formed to form the insulating film 6 on the pixel electrode (, ) lJ.
Make holes □□□ in the insulating film on the shaft. Next, after removing the photoresist pattern, a semi-consolidated thin film made of, for example, a-3T (amorphous silicon film) is deposited by the CVD method, and a fourth photoresist pattern is formed in the same manner to form a semiconductor thin film island pattern 61A. Next, after removing this photoresist pattern, an AVIO film of about 1,000 # and an aluminum film of about 1 μm in thickness were successively deposited using the A blank evaporation method or sputtering method, and a fifth photoresist pattern was applied. Data distribution 41.57)
Then, a drain electrode (51) is formed which connects the source electrode which becomes the convex part of this data arrangement (+J+j7), the semiconductor thin film island pattern area and the pixel electrode area, and forms a drain electrode (51) for the active matrix display device. The drive circuit board can be fabricated.

このあとこれらの表面にポリイミド1封月旨等を被覆し
その表affit=ラビング処理を施こしこの基板と対
向する側の基板に透明導電膜を形して2枚の基板の隙間
に夜晶を挟持すれば透過形の液晶表示装置が完成する。
After that, these surfaces are coated with a polyimide film, etc., and the surfaces are subjected to rubbing treatment, a transparent conductive film is formed on the opposite substrate, and night crystals are formed in the gap between the two substrates. By sandwiching them, a transmissive liquid crystal display device is completed.

次に本発明の第4の実施例について第2図1aj tb
)を用いて説明する。まず上述した方法と同様に絶縁性
基板60上ロ透明導也楓を付)gする。欠にホトレジス
トによりアドレス配艇用透明導−族ハターンOυを形成
する。次に表面にMOj摸を付着してアドレス配味用不
透明金属パターン、、)りをル成し欠いで絶縁膜曽を付
着する。次に手導体薄膜を付着しホトレジストにより半
導体薄膜島状バメーンリ6)を形成する。この後透明感
磁膜を付着し、同様にホトレジストを用いて画素電極Q
シを絶縁膜(2)上(ニル成する。そうして次にへio
とアルミニウムを連続して付着しホトレジストによシデ
ータ配置4Mt57)、ンース屯、四〇會、ドレイン電
極い9)を形成して薄膜トランジスタのマトリックスプ
レイを完成する。尚、この第3図ialおよび第3図(
b)4=おいて画素電4152はアドレス耐酸用込−!
A導磁膜パターンかυ上に絶縁膜Q荀を介して正な9部
分を有している。このようにアドレス配線を幅の広い透
明導磁膜パターンとこれより幅の狭い不透明尋磁膜パタ
ーンとで構成することによって絶縁膜の段切れを防ぐた
めに効果的な膜厚の薄いアドレス配線を得ることができ
、大画面の成木装置においても実質的にこのアドレス配
係の抵抗成分を少なくしかつ画累砥憔l]Ii積すなわ
ち画素セルの開孔率を大きくすることができるものであ
る。
Next, regarding the fourth embodiment of the present invention, FIG.
). First, in the same manner as in the above-mentioned method, a transparent conductive layer is attached to the top of the insulating substrate 60. A transparent conductor group Oυ for address boat arrangement is formed using photoresist. Next, an MOJ pattern is attached to the surface, and an opaque metal pattern for address arrangement is formed, and an insulating film is attached thereto, with the gaps formed. Next, a conductive thin film is deposited and a semiconductor thin film island-shaped barrier 6) is formed using photoresist. After this, a transparent magnetically sensitive film is attached, and the pixel electrode Q is similarly coated with photoresist.
io on the insulating film (2). Then move on to the next step.
and aluminum are successively deposited using photoresist to form the data arrangement 4Mt57), the drain electrodes 9), and complete the matrix play of the thin film transistor. In addition, this Figure 3ial and Figure 3 (
b) At 4=, the pixel voltage 4152 includes address acid resistance -!
The magnetically conductive film pattern A has a positive nine portions on υ with an insulating film Q in between. In this way, by configuring the address wiring with a wide transparent magnetic conductive film pattern and a narrower opaque magnetic film pattern, it is possible to obtain a thin address wiring that is effective in preventing step breaks in the insulating film. Even in large-screen maturing devices, it is possible to substantially reduce the resistance component of this address arrangement and increase the image accumulation product, that is, the aperture ratio of the pixel cells. .

ものである。It is something.

次に本発明の変形例について第4図;a)〜+elを用
いて説明する。第4図talは表示装置用駆動回路基板
の平面図を示すもので、アドレス配鍼用透明導屯膜パタ
ーンリυが短さく状となっておフこの上にアドレス配線
用不透明金属パターン6地が走っている。
Next, a modification of the present invention will be explained using FIG. 4; a) to +el. FIG. 4 tal shows a plan view of the drive circuit board for a display device, in which the transparent conductive film pattern line υ for address wiring is shortened and six opaque metal patterns for address wiring are placed on the bottom. is running.

そうして絶縁膜(図示せず)を介してこのアドレス配+
尿と直交するデータ配、−〇〇は幅のせばい不透明金槌
パターンいj上のみを交差する。この為に、アドレス配
置尿とデーメ配球との交点における浮遊容量を小さくす
ることができる。
This address wiring is then connected via an insulating film (not shown).
The data line perpendicular to urine, -〇〇, intersects only on the narrow opaque hammer pattern. Therefore, the stray capacitance at the intersection between the address placement pitch and the Deme distribution pitch can be reduced.

第4図tb+はアドレス配、−用透明4亀膜〕くターン
φυ上に短ざく状の不透明金属パターン15濠が走って
いる。このアドレス配線と直交するデータ配球は透明導
電膜パターン上のみを交差している。この場合第4図:
a)とは異なり透明尋屯狭の厚さを薄くすることにより
絶縁膜およびデータ耐酸60の取切れをなくすことがで
きる。第4図telおよび第4図(d)に示すようにア
ドレス配扉用不透明雀属)(ターン−〇アドレス配線用
透明4−課パターンのりに対する位置はかならずしも中
心にかさらす揚甘しよっては食み出して形成されていて
もかまわない。
In FIG. 4, tb+ shows an address pattern, and a transparent 4-metal film for - has a short strip-shaped opaque metal pattern 15 running on the turn φυ. The data distribution sphere orthogonal to this address wiring intersects only on the transparent conductive film pattern. In this case, Figure 4:
Unlike in a), by reducing the thickness of the transparent layer, it is possible to eliminate the need to cut off the insulating film and the data acid resistant film 60. As shown in Figure 4 tel and Figure 4 (d), the position relative to the transparent 4-Section pattern glue for address wiring should not necessarily be exposed to the center, so the It does not matter if it is formed protruding.

また、第4図telの断面図に示すように不込明金属パ
ターンー上に透明4転膜バメーン・−υが構成されても
同じ効果が得られる。
Further, as shown in the cross-sectional view of FIG. 4, the same effect can be obtained even if a transparent four-layer membrane -v is formed on the transparent metal pattern.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施クリを示す表示装置用駆動
回路基板の平面図およびそのA−A’、B=B’断直図
、第2図は本発明の第3の実施列を示す表示装置用駆動
回路基板の平面図およびそのA −A’断面図、第3図
は本発明の第4の実施例を示す平面図とそのx −x’
およびY−、Y所−図、第4図は本発明の変形例を示す
平面図およびlO″r−図、第5図及び第6図は従来例
を示す図である。 加、50・・・透明絶縁性基板、 21、51・・・透明4峨莫パターン、22、28.5
3・・・不透明金槌パターン、冴、52・・・画素電極
、 6.54・・・絶縁膜、 26、55・・・絶縁膜の開孔、 27、56・・・半導体薄膜の島状パターン、30a、
57・・・データ配球、 31、59・・・ドレイン砥極、 代理人 弁理士 則 近 恩 右  (ほか1名)第 
2 図 、!50  、j/  、u ′W、3  図 x−x’tlia回    Y−Y”斯由団第4図 第  5  図
FIG. 1 is a plan view of a drive circuit board for a display device showing a first embodiment of the present invention, and its AA', B=B' cut-away view, and FIG. 2 is a third embodiment of the present invention. FIG. 3 is a plan view showing a fourth embodiment of the present invention and its x-x' cross-sectional view.
4 is a plan view showing a modification of the present invention, and FIGS. 5 and 6 are views showing a conventional example.・Transparent insulating substrate, 21, 51...Transparent 4-layer pattern, 22, 28.5
3... Opaque hammer pattern, Sae, 52... Pixel electrode, 6.54... Insulating film, 26, 55... Opening in insulating film, 27, 56... Island pattern of semiconductor thin film ,30a,
57... Data distribution, 31, 59... Drain Togoku, agent Patent attorney Nori Kon On (right) (and 1 other person) No.
2 Figures! 50 , j/ , u'W, 3 Figure x-x'tlia times Y-Y"

Claims (7)

【特許請求の範囲】[Claims] (1)絶縁性基板の一主面上に形成した複数のアドレス
配線と、このアドレス配線上に絶縁膜を介して形成した
複数の半導体薄膜島状パターンと、この半導体薄膜島状
パターンの一方側端部上に形成した前記アドレス配線と
は絶縁膜を介して直交する複数のデータ配線と他方側端
部上に形成した複数のドレイン電極と、このドレイン電
極に電気的接続をなして形成した複数の透明画素電極パ
ターンとにより構成するアクティブマトリックス型の表
示装置用駆動回路基板に於いて、前記アドレス配線は前
記絶縁性基板面上に接する透明導電膜とこの透明導電膜
上に重なる不透明金属膜との二層構造からなることを特
徴とする表示装置用駆動回路基板。
(1) A plurality of address wirings formed on one main surface of an insulating substrate, a plurality of semiconductor thin film island patterns formed on the address wirings with an insulating film interposed therebetween, and one side of the semiconductor thin film island pattern. The address wiring formed on the end includes a plurality of data wirings perpendicular to each other via an insulating film, a plurality of drain electrodes formed on the other end, and a plurality of data wirings formed electrically connected to the drain electrodes. In an active matrix type display drive circuit board comprising a transparent pixel electrode pattern, the address wiring includes a transparent conductive film in contact with the surface of the insulating substrate, an opaque metal film overlapping the transparent conductive film, and A drive circuit board for a display device, characterized by having a two-layer structure.
(2)前記複数の透明画素電極パターンは、前記絶縁性
基板面上に接して設けられており、且つこの透明画素電
極パターンの表面上の一部に不透明金属膜と、この不透
明金属膜を介して前記ドレイン電極が設けられているこ
とを特徴とする特許請求の範囲第1項記載の表示装置用
駆動回路基板。
(2) The plurality of transparent pixel electrode patterns are provided in contact with the surface of the insulating substrate, and an opaque metal film is provided on a part of the surface of the transparent pixel electrode pattern, and an opaque metal film is provided on a part of the surface of the transparent pixel electrode pattern. 2. The drive circuit board for a display device according to claim 1, wherein the drain electrode is provided at the drain electrode.
(3)前記半導体薄膜島状パターンは、前記アドレス配
線上に絶縁膜を介して形成されており、このアドレス配
線の線幅若しくはこのアドレス配線の線幅よりわずかに
広い幅で且つ前記複数のデータ配線のくり返し間隔より
実質的に短かい長さをもつことを特徴とする特許請求の
範囲第1項記載の表示装置用駆動回路基板。
(3) The semiconductor thin film island pattern is formed on the address wiring via an insulating film, and has a line width of the address wiring or a width slightly wider than the line width of the address wiring, and a width of the plurality of data. 2. The drive circuit board for a display device according to claim 1, having a length substantially shorter than the repeating interval of the wiring.
(4)前記画素電極と、前記ドレイン電極と、前記半導
体薄膜島状パターンは四角形パターンのみで構成されて
おり、且つ少なくとも前記駆動回路基板の周囲に具備さ
れる電極端子を除く表示部マトリックスアレイ内におけ
る前記アドレス配線およびデータ配線が凹凸状パターン
を持たない直線パターンであることを特徴とする特許請
求の範囲第1項記載の表示装置用駆動回路基板。
(4) The pixel electrode, the drain electrode, and the semiconductor thin film island pattern are composed of only rectangular patterns, and the pixel electrode, the drain electrode, and the semiconductor thin film island pattern are composed of only rectangular patterns, and at least the electrode terminals provided around the drive circuit board are included in the display matrix array. 2. A drive circuit board for a display device according to claim 1, wherein the address wiring and the data wiring have a straight pattern without a concavo-convex pattern.
(5)前記アドレス配線は透明導電膜のパターンとこの
透明導電膜のパターンよりも幅の狭い不透明金属膜のパ
ターンとの二重構造を有していることを特徴とする特許
請求の範囲第1項記載の表示装置用駆動回路基板。
(5) The address wiring has a double structure of a transparent conductive film pattern and an opaque metal film pattern narrower than the transparent conductive film pattern. A drive circuit board for a display device as described in 1.
(6)前記透明導電膜パターン及び不透明金属膜のパタ
ーンは所定の長さのパターンを複数個組合せて一本のア
ドレス配線を構成していることを特徴とする特許請求の
範囲第1項記載の表示装置用駆動回路基板。
(6) The transparent conductive film pattern and the opaque metal film pattern constitute one address wiring by combining a plurality of patterns of a predetermined length. Drive circuit board for display devices.
(7)絶縁性基板の一主面上に透明導電膜及び第1の金
属膜を順次付着する工程と、この金属膜及び透明導電膜
を写真食刻技術により画素部電極パターンとマトリック
スアレイの内部アドレス配線及びこのアドレス配線から
延設され前記基板上の周辺に具備する電極端子部とを形
成する工程と、これらの表面全体を覆う絶縁膜を付着す
る工程と、この絶縁膜を写真食刻技術により前記画素電
極パターン上および前記アドレス配線の電極端子部上に
開孔を施す工程と、これらパターン表面上に半導体薄膜
を付着する工程と、この半導体薄膜を写真食刻技術によ
り前記アドレス配線の上に位置する複数の島状パターン
とする工程と、この表面上に第2の金属膜を付着する工
程と、この第2の金属膜を写真食刻技術により前記アド
レスラインとは絶縁膜を介して直交し、且つ前記半導体
薄膜の島状パターン上を通るデータ配線及びその取出し
電極と、前記画素電極パターン上の一部より延設され前
記半導体薄膜島状パターンに達するドレイン電極及び前
記アドレス配線の電極端子部の前記絶縁膜の開孔部を覆
う配線パターン形成工程と、この第2の金属膜パターン
をマスクとして前記画素電極パターンの第1の金属膜を
除去し、この画素電極の透明導電膜を露出する工程とか
ら成ることを特徴とする表示装置用駆動回路基板の製造
方法。
(7) A step of sequentially attaching a transparent conductive film and a first metal film on one main surface of an insulating substrate, and forming the inside of the pixel part electrode pattern and matrix array by photolithography. A step of forming an address wiring and an electrode terminal portion extending from the address wiring and provided around the substrate, a step of attaching an insulating film covering the entire surface of these, and a step of depositing this insulating film using a photolithography technique. forming holes on the pixel electrode pattern and on the electrode terminal portions of the address wiring; depositing a semiconductor thin film on the surfaces of these patterns; and depositing this semiconductor thin film on the address wiring by photolithography. a step of forming a plurality of island-like patterns located on the surface, a step of attaching a second metal film on this surface, and a step of attaching the second metal film to the address line through an insulating film by photolithography. Data wiring and its extraction electrode that are perpendicular to each other and pass over the semiconductor thin film island pattern, and a drain electrode that extends from a part of the pixel electrode pattern and reaches the semiconductor thin film island pattern, and the address wiring electrode. A step of forming a wiring pattern to cover the opening of the insulating film of the terminal portion, and removing the first metal film of the pixel electrode pattern using this second metal film pattern as a mask, and removing the transparent conductive film of the pixel electrode. 1. A method of manufacturing a display device drive circuit board, comprising the step of exposing.
JP59200621A 1984-09-27 1984-09-27 Drive circuit substratefor display and manufacture thereof Pending JPS6180188A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59200621A JPS6180188A (en) 1984-09-27 1984-09-27 Drive circuit substratefor display and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59200621A JPS6180188A (en) 1984-09-27 1984-09-27 Drive circuit substratefor display and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS6180188A true JPS6180188A (en) 1986-04-23

Family

ID=16427418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59200621A Pending JPS6180188A (en) 1984-09-27 1984-09-27 Drive circuit substratefor display and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6180188A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63216031A (en) * 1987-03-05 1988-09-08 Mitsubishi Electric Corp Display device
JPS6430272A (en) * 1987-07-27 1989-02-01 Alps Electric Co Ltd Thin film transistor
JPH04186229A (en) * 1990-11-20 1992-07-03 Matsushita Electric Ind Co Ltd Transparent electrode with auxiliary electrode and its manufacture
JPH0690001A (en) * 1991-05-24 1994-03-29 Samsung Electron Co Ltd Thin-film transistor for liquid-crystal display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63216031A (en) * 1987-03-05 1988-09-08 Mitsubishi Electric Corp Display device
JPS6430272A (en) * 1987-07-27 1989-02-01 Alps Electric Co Ltd Thin film transistor
JPH04186229A (en) * 1990-11-20 1992-07-03 Matsushita Electric Ind Co Ltd Transparent electrode with auxiliary electrode and its manufacture
JPH0690001A (en) * 1991-05-24 1994-03-29 Samsung Electron Co Ltd Thin-film transistor for liquid-crystal display device

Similar Documents

Publication Publication Date Title
US20220406875A1 (en) Display substrate and display device
US5828433A (en) Liquid crystal display device and a method of manufacturing the same
US7732266B2 (en) Thin film array panel and manufacturing method thereof
US20210141493A1 (en) Display device having a substantially transparent region in a touch pad
US7221425B2 (en) Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same
US7453537B2 (en) Transflective liquid crystal display device and method for manufacturing the same
JPH04163528A (en) Active matrix display
KR100829785B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
US12022697B2 (en) Display panel, display apparatus, and method of fabricating the display panel
US6411350B2 (en) Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device
US20020075424A1 (en) Liquid cyrstal display device
KR100308367B1 (en) Active matrix substrate
JP2000162647A (en) Thin-film transistor substrate for liquid crystal display device and its production
JPH1124094A (en) Liquid crystal display device
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
JPH05243333A (en) Thin film field-effect transistor substrate
JPS6180188A (en) Drive circuit substratefor display and manufacture thereof
JP2669956B2 (en) Active matrix substrate
KR100776507B1 (en) Liquid Crystal Display Device And Method for Fabricating the same
KR100192507B1 (en) A structure and fabrication method of tft-lcd
KR20220048505A (en) Display device and method of fabricating the same
KR20220072067A (en) Display device and method of fabricating the same
JPS61203484A (en) Drive circuit substrate for display unit and manufacture thereof
JP3484363B2 (en) Liquid crystal display
US20230317908A1 (en) Display device