JPS6179229A - Formation of electrode - Google Patents

Formation of electrode

Info

Publication number
JPS6179229A
JPS6179229A JP20041384A JP20041384A JPS6179229A JP S6179229 A JPS6179229 A JP S6179229A JP 20041384 A JP20041384 A JP 20041384A JP 20041384 A JP20041384 A JP 20041384A JP S6179229 A JPS6179229 A JP S6179229A
Authority
JP
Japan
Prior art keywords
etching
wafer
radical
plasma
excited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20041384A
Other languages
Japanese (ja)
Inventor
Masakazu Furukawa
古川 雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP20041384A priority Critical patent/JPS6179229A/en
Publication of JPS6179229A publication Critical patent/JPS6179229A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

PURPOSE:To form the extra minute pattern having a little plasma damages on a wafer effectively by causing the radical excited by microwaves and the radical excited by laser beams to act on a polycrystalline semiconductor layer. CONSTITUTION:A plasma and the radical which is electrically neutral are produced by introducing an Si(CH3)4 gas from an opening of a transportation pipe 5 and using a microwave for a periphery of a plasma generating chamber 7 from a microwave waveguide 8. Those plasma and radical are introduced into a crystal container 1 in which a semiconductor wafer 3 is placed with being in parallel to the wafer 3 through the transportation pipe. Also, Cl2 gas is introduced into the container 1 through a gas line. Then an etching plane of the wafer 3 is irradiated with vertical laser beams. As a result, the competitive reaction between the deposition action by the radical whose life is prolonged by the microwave and the etching action excited by the laser beams attains the extra minute anisotropic etching of a little damages.

Description

【発明の詳細な説明】 (技術分野) 本発明はVLSI製造工程において好適なゲート電極な
どの電極形成方法に関し、特にサブミクロン領域の超微
細パターンを効率よくエツチングして高い異方性が得ら
れる電極形成方法に関する。
[Detailed Description of the Invention] (Technical Field) The present invention relates to a method for forming electrodes such as gate electrodes suitable for VLSI manufacturing processes, and particularly for efficiently etching ultrafine patterns in the submicron region to obtain high anisotropy. This invention relates to an electrode forming method.

(背景技術およびその問題点) 現在、VLSI工程におけるゲート電極及び配線部の加
工に必要な線幅2μm以下の微細パターンの形成には、
プラズマ中の電界によって加速された反応性イオンによ
り異方性エツチングが行なわれており、このエツチング
をRI E (Reactive  I on  E 
tchino)と呼んでいる。Lノかし、シリコン半導
体基板或いはゲート酸化膜の表面は、この電界によって
加速された反応性イオンによる衝撃によって、大きな損
傷を受けることになる。
(Background technology and its problems) Currently, in order to form fine patterns with a line width of 2 μm or less required for processing gate electrodes and wiring parts in the VLSI process,
Anisotropic etching is performed by reactive ions accelerated by an electric field in plasma, and this etching is performed using RIE (Reactive Ion E).
It is called tchino). The surface of the silicon semiconductor substrate or gate oxide film will be severely damaged by the impact of reactive ions accelerated by this electric field.

第3図(a)、(b)はかかる現象を説明するために、
ゲート電極を形成する肯定を示し、まずシリコン半導体
ウェハ3の表面にゲート酸化膜10を形成する。次いで
ゲート酸化膜1oの表面に多結晶シリコン層20を堆積
し、更にその上にレジスト30を選択的に形成する(第
3図(a))、そして、このレジスト30をマスクとし
て多結晶シリコン層20を反応イオンによりドライエツ
チングし、レジスト30下の多結晶シリコン20をゲー
ト電極とする。(第3図(b))。かかる工ツチング工
程において、ゲート酸化膜10の表面は、反応性イオン
の衝撃によって、損傷を受ける。
In order to explain this phenomenon, FIGS. 3(a) and 3(b) show
The answer is yes to form a gate electrode, and first a gate oxide film 10 is formed on the surface of the silicon semiconductor wafer 3. Next, a polycrystalline silicon layer 20 is deposited on the surface of the gate oxide film 1o, and a resist 30 is selectively formed thereon (FIG. 3(a)). Using this resist 30 as a mask, the polycrystalline silicon layer 20 is deposited. 20 is dry-etched using reactive ions, and the polycrystalline silicon 20 under the resist 30 is used as a gate electrode. (Figure 3(b)). In this etching process, the surface of gate oxide film 10 is damaged by the impact of reactive ions.

また、反応性イオンの帯電に起因すると思われるゲート
酸化膜20の破壊現象が報告されており、更に最近では
電界にJ:って加速されていないプラズマ中にお(プる
シリコン基板10表面の損傷も報告されている。
In addition, a phenomenon of destruction of the gate oxide film 20, which is thought to be caused by the charging of reactive ions, has been reported, and more recently, J Damage has also been reported.

このため、プラズマダメージの発生しないエツチングを
実現させるための一つの方法として、紫外線励起による
ラジカルでのエツチングが提案されている。しかし、こ
のような単なる紫外線照射によるラジカル発生では、異
方的にエツチングすることはできず、異方性エツチング
を実現するには、被エツチング面に垂直な電界を加えて
、反応性イオンを垂直に導入すればよいが、この方法で
はウェハ表面に反応性イオンによる衝撃によって損傷が
できてしまう。
For this reason, etching with radicals excited by ultraviolet rays has been proposed as one method for realizing etching that does not cause plasma damage. However, it is not possible to perform anisotropic etching by simply generating radicals through ultraviolet irradiation. To achieve anisotropic etching, an electric field perpendicular to the surface to be etched is applied to drive the reactive ions vertically. However, in this method, the wafer surface is damaged by the impact of reactive ions.

この光励起による異方性エツチング装置として第2図に
示すものが提案されている。図において、石英容器1内
には支持台2に載置した被エツチング体としてのウェハ
3が装填されている。このウェハ3は例えばシリコン基
板上に多結晶シリコンが堆積している。ウェハ3の表面
にはエツチングに対するマスクとしてのフォトレジスト
4が選択的に形成されている。また、石英容器1の外部
には、水銀ランプ5が設けられており、その照射光はウ
ェハ3と平行となるように設定されている。
As an anisotropic etching device using this optical excitation, the one shown in FIG. 2 has been proposed. In the figure, a wafer 3 as an object to be etched placed on a support stand 2 is loaded in a quartz container 1. As shown in FIG. This wafer 3 has, for example, a silicon substrate on which polycrystalline silicon is deposited. A photoresist 4 is selectively formed on the surface of the wafer 3 as a mask for etching. Further, a mercury lamp 5 is provided outside the quartz container 1, and its irradiation light is set to be parallel to the wafer 3.

かかる装置において容器1内にCI2+ S i  (
CH3)4/H(+混合ガスを導入し、水銀ランプ4か
ら多結晶シリコン3の資料面に平行に水銀ランプ光(波
長253.7nm)を照射することによって、導入した
混合ガスを分解し、側壁保護膜を形成するための薄膜堆
積を生じる一方、同時に多結晶シリコン3の試料面に垂
直にレーザ光(波長308nl)を照射することにより
、光励起されたラジカルによって多結晶シリコン3のエ
ツチングが進行する。このエツチングと薄膜堆積との競
争反応によりエツチングが進行し、エツチングされた側
壁において、この薄膜が保護膜となってアンダカットを
防止し、異方性エツチングが達成される。
In such an apparatus, CI2+ S i (
CH3)4/H(+ mixed gas is introduced, and the introduced mixed gas is decomposed by irradiating mercury lamp light (wavelength 253.7 nm) parallel to the material surface of polycrystalline silicon 3 from mercury lamp 4, While a thin film is deposited to form a sidewall protective film, etching of the polycrystalline silicon 3 progresses due to optically excited radicals by irradiating the sample surface of the polycrystalline silicon 3 with laser light (wavelength 308nl) perpendicularly at the same time. Etching progresses due to a competitive reaction between this etching and the thin film deposition, and on the etched sidewalls, this thin film acts as a protective film to prevent undercuts and achieve anisotropic etching.

ところが、かかるエツチング方法では、ウェハの反りと
、ウェハプロセスの後半において生じる段差により、競
争反応の不均一性が欠点となっている。この原因として
は、横方向からの紫外線照射による堆積はウェハの反り
や段差などにより、光分解の高さが貸なり、堆積速度が
変化することに起因し、更に紫外光の照射される側の面
が堆積速度が速くなるということも掲げられている。
However, such etching methods suffer from non-uniform competitive reactions due to wafer warpage and steps that occur in the latter half of the wafer process. The reason for this is that deposition caused by lateral ultraviolet irradiation increases the height of photodecomposition due to wafer warping or steps, and changes the deposition rate. It is also stated that the deposition rate is faster on the surface.

このため、ウェハ全面を均一にエツチングすることは困
難であり、縮小投影露光装置に見られるようなステップ
動作において、競争反応を制御するには、多くの制御要
素が必要となる。
For this reason, it is difficult to uniformly etch the entire surface of a wafer, and many control elements are required to control the competing reactions in step operations such as those found in reduction projection exposure apparatus.

(目的) イこて本発明は上述した既に提案されているエツチング
方法の問題点に鑑み成されたものであり、マイクロ波に
よって励起され長寿命化されたラジカルによる堆積作用
と、半導体の被エツチング面に垂直に照射されるレーザ
光によって励起されたラジカルによるエツチングとの競
争反応によって、通常のプラズマによる貸方性エツチン
グに見られるプラズマダメージの少ない微細な異方性ド
ライエツチングによる電極形成方法を提供するものであ
る。
(Purpose) The present invention has been made in view of the problems of the etching methods already proposed as described above, and is based on the deposition effect of radicals excited by microwaves and having a longer life, and on the etching of semiconductors. To provide a method for forming electrodes by fine anisotropic dry etching, which causes less plasma damage seen in normal etching using plasma, due to competitive reaction with etching caused by radicals excited by laser light irradiated perpendicularly to the surface. It is something.

(実施例) 以下、本発明についてゲート電極における多結晶シリコ
ンのエツチングを例にとって詳述する。
(Example) Hereinafter, the present invention will be described in detail using etching of polycrystalline silicon in a gate electrode as an example.

第1図は本発明のエツチング方法に係る製造装置を示し
、図において、石英容器1の左側面からは輸送管6が延
長され、その端部は開口している。
FIG. 1 shows a manufacturing apparatus according to the etching method of the present invention. In the figure, a transport pipe 6 extends from the left side of a quartz container 1, and its end is open.

またこの輸送管6の端部近傍にはプラズマ発生室7が設
けられており、その周囲にはマイクロ波導波管8が取付
けられている。
Further, a plasma generation chamber 7 is provided near the end of the transport pipe 6, and a microwave waveguide 8 is attached around the plasma generation chamber 7.

かかる構成において、輸送管6の開孔から5t(CI−
13>4ガスを導入すると共にマイクロ波導波管8から
プラズマ発生室7の外周に対してマイクロ波(2,45
GHz )を使用させて、プラズマ及び電気的に中性な
ラジカルを発生させる。このマイクロ波によって励起さ
れたプラズマは比較的寿命が長いのに対して、ラジカル
は長寿命であり、輸送管5を通って半導体ウェハ3が装
填された反応室である石英容器1内につTハ3に対して
平行に導入される。ウェハ3の表面には第3図(a )
に示すように角層が形成されている。また、容器1には
上記輸送管5とは別にガスラインが設けてあり、これを
経由してC12ガスが導入される。そして容器1の外か
らウェハ3のエツチング面に対して垂直にレーザ光(X
e C又:波長308nm)を照射する。するとマイク
ロ波によって長寿命化されたラジカルによる堆積作用と
、レーザ光によって励起されたラジカルよるエツチング
作用との競争反応により損傷の少ない超微細な異方性エ
ツチングが達成できる。
In this configuration, 5t (CI-
13>4 gas is introduced, and a microwave (2,45
GHz) to generate plasma and electrically neutral radicals. While plasma excited by microwaves has a relatively long life, radicals have a long life, and are transported through a transport pipe 5 into a quartz container 1, which is a reaction chamber loaded with a semiconductor wafer 3. It is introduced parallel to C3. On the surface of wafer 3, there is a
As shown in the figure, the stratum corneum is formed. Further, a gas line is provided in the container 1 separately from the transport pipe 5, and C12 gas is introduced through this line. Then, a laser beam (X
e C (wavelength: 308 nm) is irradiated. Then, ultrafine anisotropic etching with little damage can be achieved through a competitive reaction between the deposition action of radicals whose lifetime has been extended by microwaves and the etching action of radicals excited by laser light.

このとき反応室に導入された長寿命ラジカルは室内で均
一に分布しており、ウェハの反りや段差形状の問題を解
決し、ウェハ全面において均一な異方性のドライエツチ
ングが可能となる。 また、第1図の装置において、レ
ジストを使用しないレーザ光で直接エツチングを行なう
場合には、容器1の外に配置したクロムマスクなどのハ
ードマスクによって、エツチングする箇所に選択的にレ
ーザ光を照射するようにしてもよく、かかる方法によれ
ば、縮小投影露光装置に見られるステッピング動作を適
用してもよい。
The long-lived radicals introduced into the reaction chamber at this time are uniformly distributed within the chamber, which solves the problems of wafer warpage and step shape, and enables uniform anisotropic dry etching over the entire wafer surface. In addition, in the case of direct etching with a laser beam without using a resist in the apparatus shown in FIG. According to such a method, a stepping operation seen in a reduction projection exposure apparatus may be applied.

また、第1図では、発生したラジカルはウェハ3に対し
て横方向から導入しているが、均一性を向上させるため
に、ラジカルを上部から導入するようにしてもよく、そ
の場合にはレーザ光が照射される部分を避けて、石英1
の周囲から照射することにより、照射方向の影響を抑え
ることができる。
Furthermore, in FIG. 1, the generated radicals are introduced from the lateral direction to the wafer 3, but in order to improve uniformity, the radicals may be introduced from above. In that case, the laser Quartz 1, avoiding the part that is irradiated with light.
By irradiating from the surrounding area, the influence of the irradiation direction can be suppressed.

(効果) 以上説明したように、本発明によれば、被エツチング対
象となる半導体ウェハにプラズマダメージの少ない超微
細パターンを効率形成することができる。
(Effects) As described above, according to the present invention, it is possible to efficiently form an ultra-fine pattern with less plasma damage on a semiconductor wafer to be etched.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の形成方法に係るエツチング装置の実施
例を示す図、第2図は従来提案されているエツチング装
置を示す図、第3図(a)、(b)はゲート電極を形成
するため工程順の断面図である。 1・・・・・・石英容器 2・・・・・・支持台 3・・・・・・半導体ウェハ 4・・・・・・マスク 5・・・・・・水銀ランプ 6・・・・・・輸送管 7・・・・・・プラズマ発生室 8・・・・・・マイクロ波導入管 9・・・・・・ガスライン 10・・・・・・ゲート酸化膜 20・・・・・・多結晶シリコン 30・・・・・・レジスト
FIG. 1 is a diagram showing an embodiment of an etching device according to the formation method of the present invention, FIG. 2 is a diagram showing a conventionally proposed etching device, and FIGS. 3(a) and (b) are diagrams showing a method for forming a gate electrode. These are cross-sectional views in the order of steps. 1... Quartz container 2... Support stand 3... Semiconductor wafer 4... Mask 5... Mercury lamp 6...・Transport pipe 7...Plasma generation chamber 8...Microwave introduction pipe 9...Gas line 10...Gate oxide film 20... Polycrystalline silicon 30...Resist

Claims (1)

【特許請求の範囲】[Claims]  半導体ウェハ上に酸化膜を形成し、前記酸化膜上に多
結晶半導体層を堆積した後、前記多結晶半導体層を選択
的にエッチングして残余の多結晶半導体層を電極とする
電極形成方法であつて、前記エッチング手段として、前
記多結晶半導体層にマイクロ波によつて励起されたラジ
カルを作用させると共に、前記マイクロ波によつて励起
されたラジカルによる堆積作用との競争反応によって異
方性のエッチングを行なうようにしたことを特徴とする
電極形成方法。
An electrode forming method in which an oxide film is formed on a semiconductor wafer, a polycrystalline semiconductor layer is deposited on the oxide film, and then the polycrystalline semiconductor layer is selectively etched and the remaining polycrystalline semiconductor layer is used as an electrode. As the etching means, radicals excited by microwaves are applied to the polycrystalline semiconductor layer, and the anisotropic property is created by a competitive reaction with the deposition action of the radicals excited by the microwaves. A method for forming an electrode, characterized in that etching is performed.
JP20041384A 1984-09-27 1984-09-27 Formation of electrode Pending JPS6179229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20041384A JPS6179229A (en) 1984-09-27 1984-09-27 Formation of electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20041384A JPS6179229A (en) 1984-09-27 1984-09-27 Formation of electrode

Publications (1)

Publication Number Publication Date
JPS6179229A true JPS6179229A (en) 1986-04-22

Family

ID=16423904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20041384A Pending JPS6179229A (en) 1984-09-27 1984-09-27 Formation of electrode

Country Status (1)

Country Link
JP (1) JPS6179229A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125829A (en) * 1987-06-26 1989-05-18 Yuzo Mori No-strain precision processing by radical reaction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125829A (en) * 1987-06-26 1989-05-18 Yuzo Mori No-strain precision processing by radical reaction

Similar Documents

Publication Publication Date Title
US10811256B2 (en) Method for etching a carbon-containing feature
US4687544A (en) Method and apparatus for dry processing of substrates
EP0714119B1 (en) Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
US4609428A (en) Method and apparatus for microwave plasma anisotropic dry etching
US5593539A (en) Plasma source for etching
US9340877B2 (en) Method and system for modifying photoresist using electromagnetic radiation and ion implantation
TW567394B (en) Apparatus for processing a photomask, method for processing a substrate, and method of employing a plasma reactor to etch a thin film upon a substrate
US5112645A (en) Phototreating method and apparatus therefor
JPS58177472A (en) Reactive ion etching device
JPS6179229A (en) Formation of electrode
JPH08238426A (en) Energy beam processing method
JPS60260131A (en) Anisotropic dry-etching
JPS6179231A (en) Formation of emitter electrode
JPS62232927A (en) Method and device for dry etching
KR20000063075A (en) Method for reducing topography dependent charging effects in a plasma enhanced semiconductor wafer processing system
JPH06252097A (en) Plasma etching device
JP2615070B2 (en) Etching method
JPH0618187B2 (en) Semiconductor substrate processing method
JP2966036B2 (en) Method of forming etching pattern
JPS62237729A (en) Dry etching method for silicon oxide
KR102443773B1 (en) Line edge roughness improvement with photon-assisted plasma process
JPS6354728A (en) Etching method
JP2968138B2 (en) Dry etching method
JPH0712033B2 (en) Fine pattern formation method by ion beam
JPS6132523A (en) Removing process of organic film