JPS6177450A - Interface converter - Google Patents

Interface converter

Info

Publication number
JPS6177450A
JPS6177450A JP59197798A JP19779884A JPS6177450A JP S6177450 A JPS6177450 A JP S6177450A JP 59197798 A JP59197798 A JP 59197798A JP 19779884 A JP19779884 A JP 19779884A JP S6177450 A JPS6177450 A JP S6177450A
Authority
JP
Japan
Prior art keywords
signal
series
interface
parallel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59197798A
Other languages
Japanese (ja)
Other versions
JPH0426263B2 (en
Inventor
Yuji Ishikawa
裕次 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59197798A priority Critical patent/JPS6177450A/en
Publication of JPS6177450A publication Critical patent/JPS6177450A/en
Publication of JPH0426263B2 publication Critical patent/JPH0426263B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Abstract

PURPOSE:To attain effective transmission of a signal of the V24 200 series standards by introducing an interface converter between a CPU and an NCU. CONSTITUTION:The CPU11 transmits a parallel signal 23 of the V24 200 series to the interface converter 20. The converter 20 analysis the V24 200 series signal 23, encodes it and outputs the result as a V24 100 series signal 43. The signal 43 subjected to the V24 100 series is transmitted by using modulator- demodulators 91,92. The singal 23 outputted from a network controller NCU14 and transmitted to the interface converter 20 is converted into the V24 100 series signal and then transmitted conversely, and inverted by the interface converter 20 into the original V24 200 series signal 23 and given to the CPU 11.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、中央制御装置(CPU)と、公衆網に接続さ
れた網制御装@ (NCU)とを、インタフェースする
のだ用いられるインタフェース変換装置に関し、特に2
国際型信心話諮問委員会(CCITT)勧告V、2=1
の200シリーズの信号の情報を前記公衆網を用いて伝
送する際に用いられるインタフェ−ス変換装置に関する
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is an interface conversion method used to interface a central control unit (CPU) and a network control unit (NCU) connected to a public network. Regarding equipment, especially 2
Consultative Committee on International Style Devotion (CCITT) Recommendation V, 2=1
The present invention relates to an interface conversion device used when transmitting information of 200 series signals using the public network.

〔従来の技術〕[Conventional technology]

CPUと端末装置(DTE)間でデータ通信を行う場合
−,公衆網が利用出来ると、 CPU 、 DTE間に
個個にケーブル等での接続が必要ではなくなシ、公衆網
が代行してくれるので、公衆網が発達している地域では
、公衆網の利用は計9知れない利点をデータ通信システ
ムに与える。
When performing data communication between the CPU and the terminal equipment (DTE), if a public network is available, there is no need to connect each CPU and DTE with cables, etc., and the public network will do it for you. Therefore, in areas where public networks are well-developed, the use of public networks provides a total of 9 incalculable advantages to data communication systems.

CPUとDTEとの間のデータ通信に公衆網を利用それ
ぞれ、網制御装置(NCU) 14及び15が必要とな
る。なお、16及び17はCCITT勧告の100シリ
ーズの信号(直列信号)の伝送ライン、18及び19は
CCITT勧告の200シリーズの信号(並列信号)の
伝送ライン、21及び22はそれぞれ変復調装置(MO
DEM)である。
A public network is used for data communication between the CPU and the DTE, and network control units (NCUs) 14 and 15 are required, respectively. In addition, 16 and 17 are transmission lines for 100 series signals (serial signals) recommended by CCITT, 18 and 19 are transmission lines for 200 series signals (parallel signals) recommended by CCITT, and 21 and 22 are respectively transmission lines for modulation/demodulation equipment (MO).
DEM).

ここで、 CPU 11とNCU 14及び公衆網12
との距離が大きくかけ離れている場合についての投資効
果を考えた場合、第3図のシステム構成が最良のもので
はなく、第4図に示すシステム構成の方が検針効果が上
がる場合がある。即ち、第4図ではMODEM 21が
NCU l 4と実質的に同じ位置に   □ある。
Here, CPU 11, NCU 14 and public network 12
When considering the investment effect in the case where there is a large distance between the two, the system configuration shown in Figure 3 is not the best, and the system configuration shown in Figure 4 may have a better meter reading effect. That is, in FIG. 4, MODEM 21 is located at substantially the same position as NCU l4.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第4図に示す様なCPU 11とNCU 21及び公衆
、間12との間の距離りが長いシステムにおいては。
In a system as shown in FIG. 4, where the distance between the CPU 11, NCU 21, and the public 12 is long.

従来技術では、V、24の100シリーズで規定されて
いる信号は、 MODEM 21等を用いて伝送可能で
ある。しかしながら、V、24の200シリーズで規定
されている信号は、並列信号であるので。
In the prior art, signals specified in the 100 series of V, 24 can be transmitted using MODEM 21 or the like. However, the signals specified in the 200 series of V, 24 are parallel signals.

距離りが長くなる如つれてデータ特性が悪化し。As the distance increases, the data characteristics deteriorate.

しかも・ゼラレルラインをひくことができる距離には限
度がある。v、24の200シリーズの信号を効果的に
伝送する装置は知られていない。
Moreover, there is a limit to the distance that the Zerarel Line can be drawn. No device is known that effectively transmits the 200 series signals of V,24.

本発明の目的は、上記のCPUとNCU及び公衆網との
間に大きな距離が有る場合に、V、24の200シリー
ズの並列信号情報を効果的に伝送出来る装置を提供する
ことにある。
An object of the present invention is to provide a device that can effectively transmit V.24 200 series parallel signal information when there is a large distance between the CPU, NCU, and public network.

以下余日 〔問題点を解決するための手段〕 本発明は、V、24の200シリーズの並列信号な■、
24の100シリーズの直列信号に変換し。
In the following, [Means for solving the problem] The present invention is a parallel signal of 200 series of V, 24,
Convert to 24 100 series serial signals.

又、 V、 24(7) 100 シIJ−、etD直
列信号ヲV、24の200シリーズの並°列信号に変換
することを特徴とするインタフェース変換装置である。
The present invention is also an interface conversion device characterized in that it converts a V, 24 (7) 100 SIJ-, etD serial signal into a 200 series parallel signal of V, 24.

即ち9本発明によれば、第1の並列信号を受ける第1の
入力端及び第2の並列信号を出力するための第1の出力
端を有する第1のインタフェース回路と、第1の直列信
号を受ける第2の入力端及び第2の直列信号を出力する
ための第2の出力端ヲ有スる第2のインタフェース回路
と、前記第1の入力端の前記第1の並列信号を前記第1
のインタフェース回路によりレベル変換した第3の並列
信号を受け、対応する直列信号に符号化して出力する符
号化回路と、前記第2の入力端の前記第1の直列信号を
前記第2のインタフェース回路によりレペル変換した第
3の直列信号を受け、対応する並列信号に復号して出力
する復号化回路とを有し、前記第2のインタフェース回
路は、前記符号化回路の出力信号をレベル変換して前記
第2の直列信号として前記第2の出ツJ端に出力し、前
記第1のインタフェース回路は、前記復号化回路の出力
信号をレベル変換して前記第2の並列信号として前記第
1の出力端に出力することを特徴とする・インタフェー
ス変換装置が得られる。
That is, according to the present invention, a first interface circuit having a first input terminal for receiving a first parallel signal and a first output terminal for outputting a second parallel signal; a second interface circuit having a second input for receiving the first parallel signal and a second output for outputting a second serial signal; 1
an encoding circuit that receives a third parallel signal level-converted by the interface circuit, encodes it into a corresponding serial signal, and outputs it; a decoding circuit that receives a third serial signal that has been level-converted, decodes it into a corresponding parallel signal, and outputs it, and the second interface circuit level-converts the output signal of the encoding circuit. The second serial signal is outputted to the second output J terminal, and the first interface circuit converts the level of the output signal of the decoding circuit and outputs it as the second parallel signal to the first output terminal. An interface conversion device is obtained which is characterized by outputting to the output terminal.

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図を参11σすると2本発明の一実施例によるイン
タフェース変換装置20ば、V、24の200シリーズ
の信号である第1の並列信号21を受ける第1の入力端
[Nlと、V、24の200シリーズの信号である第2
の並列信号22を出力するための第1の出力端OUT 
lとを有する第1のインタフェース回路(V、24の2
007リ一ズインタフエース回路):3】と、y、24
の100シリーズの(8号である第1の直列信号41を
受ける第2の入力端IN2と、 V、 24)100 
シリースノ信号である第2の直列信号42を出力するた
めの第2の出力端OUT 2とを有する第2のインタフ
ェース回路(V、24の100シリーズインタフェース
回路)52とを有している。
Referring to FIG. 1, 11σ indicates that the interface conversion device 20 according to an embodiment of the present invention has a first input terminal [Nl, V, The second, which is the 200 series signal of 24
The first output terminal OUT for outputting the parallel signal 22 of
a first interface circuit (V, 2 of 24) with
007 Liz interface circuit): 3] and y, 24
a second input terminal IN2 receiving the first series signal 41 which is (No. 8) of 100 series, V, 24) 100
A second interface circuit (V, 24 100 series interface circuit) 52 has a second output terminal OUT 2 for outputting a second serial signal 42 which is a series signal.

CPU等よシ出力されたV、24の200シリーズの並
列信号21は、V、 24の200シリ一ズインタフエ
ース回路31に入力され1次の符号化回路61が論理的
に処理しゃすいTTLレベル等の信号(第3の並列信号
)63に変換され、符号化回路61へ送出される。この
符号化回路61では、インタフェース回路31より送ら
れて来た。200ンリーズの並列信号情報63を解析し
、あらかじめ取シ決めた符号化規則にのっとfi、V、
24の100シリーズの送信データとしてインタフェー
スがとれる様な直列信号に符号化し、V、24の100
ンリーズインタフエース回路52に送る。
The parallel signal 21 of the 200 series of V, 24 outputted from the CPU etc. is input to the 200 series interface circuit 31 of V, 24, and is converted to a TTL level that is easy to logically process by the primary encoding circuit 61. etc. (third parallel signal) 63 and sent to the encoding circuit 61. In this encoding circuit 61, the signal is sent from the interface circuit 31. The parallel signal information 63 of 200 lines is analyzed and fi, V,
V, 24 100 series is encoded into a serial signal that can be interfaced as transmission data of 24 100 series.
The output signal is sent to the printer's interface circuit 52.

■、24・100シリーズインタフェース回路52は符
号化回路61の出力信号をレベル変換して第2の直列信
号42として第2の出力端OUT 2に出力する。
(2) The 24/100 series interface circuit 52 converts the level of the output signal of the encoding circuit 61 and outputs it as a second serial signal 42 to the second output terminal OUT 2.

逆に、V、24の100ノリーズインタフエース回路5
2に入力された直列のv、24の100シリーズ信号情
報4■は2次の復号化回路81が処理できるレベルの信
号(第3の直列信号)83に変換され、復号化回路81
へ送出される。復号化回路81では、この直列信号83
を解析し1元のV、24の200ンリーズの並列信号に
復号し。
Conversely, V, 24 100 Norise interface circuit 5
The serial v, 24 100 series signal information 4■ inputted to the second decoding circuit 81 is converted into a signal (third serial signal) 83 at a level that can be processed by the secondary decoding circuit 81.
sent to. In the decoding circuit 81, this serial signal 83
is analyzed and decoded into a parallel signal of 1 element V and 24 200 elements.

■、24の200シリ一ズインタフエース回路31等に
対してインタフェースが出来るようにレベル変換を行い
、第2の並列信号22として第1の出力端OUT 1よ
りCPU等に送出する。
(2) Level conversion is performed so that it can interface with the 200 series interface circuit 31 of 24, etc., and the signal is sent as a second parallel signal 22 from the first output terminal OUT 1 to the CPU, etc.

第2図に本発明のインタフェース変換装置20を用いた
システム構成図を示す。第2図において。
FIG. 2 shows a system configuration diagram using the interface conversion device 20 of the present invention. In fig.

23は第1図の信号21及び22を伝送するための信号
線の集合を表わし、43は第1図の信号41及び42を
伝送するための信号線の集合を表わしている。
23 represents a set of signal lines for transmitting the signals 21 and 22 in FIG. 1, and 43 represents a set of signal lines for transmitting the signals 41 and 42 in FIG.

NCU 14を制御し、公衆網12を介して端末装置(
図示せず)とデータ通信を行う為、 CPU 11は、
V、24の200シリーズの並列信号を本発明によるイ
ンタフェース変換装置20に送出する。
It controls the NCU 14 and connects the terminal device (
(not shown), the CPU 11
200 series of parallel signals of V, 24 are sent to an interface conversion device 20 according to the invention.

このインタフェース変換装置20では、既述したように
、伝送されて東たv、24の200ノリ一ズ信号を解析
し、符号化し、これを■、24の100シリーズ信号の
送信データ信号として出力する。
As described above, this interface conversion device 20 analyzes and encodes the transmitted 200-series signal of V, 24, and outputs it as a transmission data signal of the 100-series signal of V, 24. .

■、24の100シリーズに符号化された信号は。■, the signal encoded into 24 100 series.

変復調装置(MODEM) 91及び92等を用いるこ
とにより、伝送可能となり1本発明によるインタフェー
ス変換装#20に伝送される。なお、 MODEM91
及び92間は有線回線で接続されている。このインタフ
ェース変換装置20では、伝送されだv、24の100
シリーズ信号の送信データ内に符号化されていたV、2
4の200シリ一ズ信号の情報を復号し、V、24の2
00シリ一ズ信号として。
By using modulation/demodulation equipment (MODEM) 91 and 92, etc., transmission becomes possible and is transmitted to interface conversion equipment #20 according to the present invention. In addition, MODEM91
and 92 are connected by a wired line. In this interface conversion device 20, 100 of 24
V,2 encoded in the transmission data of the series signal
Decode the information of the 200 series signal of 4, V, 2 of 24
As a 00 series signal.

NCU 14へ出力する。Output to NCU 14.

逆K 、 NCU 14より出力され、インタフェース
変換装置20へ伝送されるv、24の200シIJ−ス
言号も同様の手段にてこのインタフェース変換装置20
内でV、24の100シリーズ信号に変換され、変復調
装置92及び91を通シ、インタフェース変換装行20
へ伝送され、このインタフェース変換装置ξ20内で再
び元のV、24の200シリーズの信号に変換され、 
CPU 11へ伝送される。
The 200-series IJ-language of v, 24 output from the NCU 14 and transmitted to the interface converter 20 is also converted to this interface converter 20 by the same means.
V, 24 is converted into a 100 series signal in the interface converter 20 through the modem and modulators 92 and 91.
is transmitted to the interface converter ξ20 and converted back to the original 200 series signal of V,24,
It is transmitted to the CPU 11.

以上の動作によ944図に示したシステム構成において
もデータ通信が可能となることがわかる。
It can be seen that the above operation enables data communication even in the system configuration shown in FIG. 944.

〔発明の効果〕〔Effect of the invention〕

以上説明し/とように本発明によれば、 CPUとNC
U及び公衆網との間に尺きな距離が有る場合に。
As explained above, according to the present invention, the CPU and the NC
When there is a considerable distance between U and the public network.

■、24の20 (1/l)−ズの並列信号情報を効果
的に伝送出東乙、「ツタフェース変換装置が得られる。
(2) Effectively transmits parallel signal information of 20 (1/l) of 24.

更に1本発明によるインタフェース変換装置を公衆網に
投資した費用の削減という効果をもたらす・
Furthermore, the interface conversion device according to the present invention has the effect of reducing the cost of investing in a public network.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(は本発明の一実施例によるインタフェース変換
装置を示したブロック図、第2図は本発明のインタフェ
ース変換装置を用いて構成した。 CPUとNCUとの距離が長い場合の公衆網を利用した
時の/ステムを示したブロック図、第3図は。 CPUと端末装置(DTE)との間のデータ通信を行う
時に、公衆網を利用した時のシステムを示したブロック
図、第4図は、 CP[JとNCUとの間の距離が長い
場合の従来のシステムを示したブロック図である。 第3図において。 20・・・インタフェース変換装置、31・・・V、2
4の200シリ一ズインタフエース回路、52・・・v
、24の100シリーズインタフェース回路、+61・
・・符号化回路、81・・・復号化回路。
Fig. 1 is a block diagram showing an interface conversion device according to an embodiment of the present invention, and Fig. 2 is a block diagram showing an interface conversion device according to an embodiment of the present invention. Figure 3 is a block diagram showing the system when used. Figure 4 is a block diagram showing the system when the public network is used for data communication between the CPU and the terminal equipment (DTE). The figure is a block diagram showing a conventional system when the distance between CP[J and NCU is long. In Fig. 3. 20...Interface conversion device, 31...V, 2
4 200 series interface circuits, 52...v
, 24 100 series interface circuits, +61・
... Encoding circuit, 81... Decoding circuit.

Claims (1)

【特許請求の範囲】 1、第1の並列信号を受ける第1の入力端及び第2の並
列信号を出力するための第1の出力端を有する第1のイ
ンタフェース回路と、第1の直列信号を受ける第2の入
力端及び第2の直列信号を出力するための第2の出力端
を有する第2のインタフェース回路と、前記第1の入力
端の前記第1の並列信号を前記第1のインタフェース回
路によりレベル変換した第3の並列信号を受け、対応す
る直列信号に符号化して出力する符号化回路と、前記第
2の入力端の前記第1の直列信号を前記第2のインタフ
ェース回路によりレベル変換した第3の直列信号を受け
、対応する並列信号に復号して出力する復号化回路とを
有し、前記第2のインタフェース回路は、前記符号化回
路の出力信号をレベル変換して前記第2の直列信号とし
て前記第2の出力端に出力し、前記第1のインタフェー
ス回路は、前記復号化回路の出力信号をレベル変換して
前記第2の並列信号として前記第1の出力端に出力する
ことを特徴とするインタフェース変換装置。 2、第1及び第2の並列信号がCCITT勧告V.24
の200シリーズの信号であり、第1及び第2の直列信
号がCCITT勧告V.24の100シリーズの信号で
ある特許請求の範囲第1項記載のインタフェース変換装
置。
[Claims] 1. A first interface circuit having a first input terminal for receiving a first parallel signal and a first output terminal for outputting a second parallel signal; and a first serial signal. a second interface circuit having a second input terminal for receiving the first parallel signal and a second output terminal for outputting a second serial signal; an encoding circuit that receives a third parallel signal level-converted by the interface circuit, encodes it into a corresponding serial signal, and outputs it; and a second interface circuit that encodes the first serial signal at the second input terminal. a decoding circuit that receives a level-converted third serial signal, decodes it into a corresponding parallel signal, and outputs the same; The output signal is output as a second serial signal to the second output terminal, and the first interface circuit converts the level of the output signal of the decoding circuit and outputs it as the second parallel signal to the first output terminal. An interface conversion device characterized by outputting. 2, the first and second parallel signals comply with CCITT Recommendation V. 24
200 series signals, and the first and second series signals comply with CCITT Recommendation V. The interface conversion device according to claim 1, wherein the interface conversion device is a 100 series signal of 24.
JP59197798A 1984-09-22 1984-09-22 Interface converter Granted JPS6177450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59197798A JPS6177450A (en) 1984-09-22 1984-09-22 Interface converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59197798A JPS6177450A (en) 1984-09-22 1984-09-22 Interface converter

Publications (2)

Publication Number Publication Date
JPS6177450A true JPS6177450A (en) 1986-04-21
JPH0426263B2 JPH0426263B2 (en) 1992-05-06

Family

ID=16380524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59197798A Granted JPS6177450A (en) 1984-09-22 1984-09-22 Interface converter

Country Status (1)

Country Link
JP (1) JPS6177450A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115648A (en) * 1990-08-31 1992-04-16 Fujitsu Denso Ltd Converting system for terminal interface

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149505A (en) * 1978-05-17 1979-11-22 Hitachi Ltd Signal transmission system
JPS5691574A (en) * 1979-12-25 1981-07-24 Fujitsu Ltd Connection control system of data transmission system
JPS5729139A (en) * 1980-06-16 1982-02-17 Minnesota Mining & Mfg Asynchronous multplexer system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149505A (en) * 1978-05-17 1979-11-22 Hitachi Ltd Signal transmission system
JPS5691574A (en) * 1979-12-25 1981-07-24 Fujitsu Ltd Connection control system of data transmission system
JPS5729139A (en) * 1980-06-16 1982-02-17 Minnesota Mining & Mfg Asynchronous multplexer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115648A (en) * 1990-08-31 1992-04-16 Fujitsu Denso Ltd Converting system for terminal interface

Also Published As

Publication number Publication date
JPH0426263B2 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
EP0282102A3 (en) Binary data communication system
JPS6177450A (en) Interface converter
JPS60500316A (en) Secondary channel method and device
JPH0426264B2 (en)
KR960014320B1 (en) Autochanging system in a facsimile
JPS58194447A (en) Polarity controlling system for burst transmission
JP3247220B2 (en) Communication control device
JPS62269538A (en) Interface system
SU661543A1 (en) Device for interfacing central computer with peripheral digital computers
JPS61123281A (en) Color facsimile communication system
JPS62214750A (en) Communication control equipment
JPS60182850A (en) Facsimile equipment
JPH01119148A (en) Facsimile converter
JPH0223867B2 (en)
JPH022283A (en) Line terminator
JPH1116076A (en) Signal transmission system
WO1999048180A3 (en) Interface module and method for use in sending digitized data
JPS58139551A (en) Circuit controller
JPS63250263A (en) Facsimile communication control equipment
JPH03296347A (en) Data transmitter
JPS6010870A (en) Composite facsimile system
JPH04361324A (en) Code converting device
JPH11225349A (en) Subscriber connecting device
JPH04296157A (en) Facsimile data editing system
JPH0818547A (en) Ping-pong transmission control system