JPS6175479A - Driving method of switched capacitor filter - Google Patents

Driving method of switched capacitor filter

Info

Publication number
JPS6175479A
JPS6175479A JP19733984A JP19733984A JPS6175479A JP S6175479 A JPS6175479 A JP S6175479A JP 19733984 A JP19733984 A JP 19733984A JP 19733984 A JP19733984 A JP 19733984A JP S6175479 A JPS6175479 A JP S6175479A
Authority
JP
Japan
Prior art keywords
clock
frequency
changed
filter
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19733984A
Other languages
Japanese (ja)
Other versions
JPH0314365B2 (en
Inventor
Mitsuyasu Kido
三安 城戸
Tomio Chiba
千葉 富雄
Hiroyuki Kudo
博之 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19733984A priority Critical patent/JPS6175479A/en
Publication of JPS6175479A publication Critical patent/JPS6175479A/en
Publication of JPH0314365B2 publication Critical patent/JPH0314365B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To vary respective characteristic constants of a switched capacitor filter independently by varying only a clock frequency. CONSTITUTION:A gain coefficient H as one of characteristic constants of a band-pass filter BPF is expressed by an equation. When B, B', and B'' are selected with selection S1, S2, and S3, clocks CK31, CK32, and CK33 appear at clock input terminals phi1, phi2, and phi3. When the frequency of the clock CK33 is fS, a frequency-gain characteristic is V1. On the other hand, when C'' is selected with the selection switch S3 with the output of the 3rd counter 403, clocks CK31', CK32', and CK33' appear at the clock input terminals phi1, phi2, and phi3. Consequently, a gain characteristic V2 is obtained and only a coefficient H has a half characteristic. Namely, the clock frequency fS3 is a half as high as a basic clock frequency fS, so it is substituted in the equation to vary only the coefficient H.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、スイツチト・キヤパシタ・フィルタに係シ、
特にクロック周波数のみにより特性定数を任意独立に変
更するに好適なスイツチト・キヤパシタ・フィルタの駆
動方法に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a switch capacitor filter.
In particular, the present invention relates to a method for driving a switched capacitor filter suitable for arbitrarily and independently changing characteristic constants only by clock frequency.

〔発明の背景〕[Background of the invention]

まず、スイツチト・キヤパシタによる等価抵抗について
簡単に説明する。
First, the equivalent resistance due to the switch capacitor will be briefly explained.

第1E(a)〜(d)はスイツチト・キヤパシタによっ
て如何に等価抵抗が得られるかを原理的に説明するため
のものである。第1図において、端子■。
Parts 1E(a) to 1E(d) are intended to explain in principle how equivalent resistance can be obtained by a switched capacitor. In Figure 1, terminal ■.

■での電圧をそれぞれN’t 、 Vzとして第1図(
a)のようにMO8T等のアナログスイッチ(以下、ス
イッチという。)8Wzをオンした状態では、キャパシ
タCには、Q2=Cv2で表わされる電荷Q!が充電さ
れていることになる。この状態で次に、第1図(b)の
ようにスイッチSW2をオンさせると、キャパシタCの
電荷は、Ql=CvlとなF)、Qt とQzの差の電
荷ΔQが端子■よシ流れ込むことになる。すなわち、電
荷ΔQは以下のようになる。
Figure 1 (
When the analog switch (hereinafter referred to as switch) 8Wz such as MO8T is turned on as shown in a), the capacitor C has a charge Q! expressed as Q2=Cv2. is being charged. In this state, when the switch SW2 is turned on as shown in Fig. 1(b), the charge on the capacitor C becomes Ql=Cvl (F), and the charge ΔQ, which is the difference between Qt and Qz, flows into the terminal ■. It turns out. That is, the charge ΔQ is as follows.

ΔQ−(h −Qz =C(Vt −Vx )  ”・
・・・・(1)ここで、再び第1図(C)に示すように
スイッチSWzがオンされれば、キャパシタCの電荷は
Qz=CVzとなり式a)に示す電荷ΔQと同量の電荷
がキャパシタCから端子■に流出することは明らかであ
る。
ΔQ-(h-Qz=C(Vt-Vx)"・
(1) Here, if the switch SWz is turned on again as shown in FIG. 1(C), the charge on the capacitor C becomes Qz=CVz, and the charge is the same as the charge ΔQ shown in equation a). It is clear that the current flows from the capacitor C to the terminal ■.

したがって、周期Tで上記動作を繰返すようにすれば、
周期Tで電荷4QがキャパシタCを介し移動することに
な)、結果的に端子■から端子■には式0)で示される
電流iが平均的に流れることになるものである。
Therefore, if the above operation is repeated with a period T,
Charge 4Q moves through capacitor C with period T), and as a result, current i expressed by equation 0) flows from terminal 2 to terminal 2 on an average basis.

1=jQ/T=C(Vl−Vz)/T   ・−・・+
(2)一方、同図(d)に示すように抵抗凡の両端台々
における電圧がそれぞれvl 、V、である場合、抵抗
Rに流れる電流i3は以下のようになる。
1=jQ/T=C(Vl-Vz)/T ・-・・+
(2) On the other hand, when the voltages at both ends of the resistor R are vl and V, respectively, as shown in FIG. 2(d), the current i3 flowing through the resistor R is as follows.

i n = (Vl−V2 )/R−・”・”−(3)
ここでi=i、とすれば、式(2)、(3)よシ以下の
式(4)が得られる。
in = (Vl-V2)/R-・”・”-(3)
If i=i, then the following equation (4) is obtained from equations (2) and (3).

几=T/C=1/(fC)     ・・・・・・・・
・・・・・・・(4)但し、fはスイッチング周波数で
ある。
几=T/C=1/(fC)・・・・・・・・・
(4) However, f is the switching frequency.

このように、スイツチト・キヤパシタによる等価抵抗は
キャパシタCの容量値(C)とスイッチングの周期Tと
の比で決定され、周期Tを変えることによりキャパシタ
Cの容量値を変えることなく等価抵抗を自白に変化させ
得るものである。
In this way, the equivalent resistance of a switched capacitor is determined by the ratio between the capacitance value (C) of capacitor C and the switching period T, and by changing the period T, the equivalent resistance can be determined without changing the capacitance value of capacitor C. It can be changed to

以上述べたスイツチト・キヤパシタ回路は基本的な回路
であるが、実際には寄生容量の影響を受けにくい第1図
(e)、 (f)に示す回路などが用いられる。第1図
(帆(f)中φはクロック中の反転されたものを示す。
The switched capacitor circuit described above is a basic circuit, but in reality, circuits such as those shown in FIGS. 1(e) and 1(f), which are less susceptible to the effects of parasitic capacitance, are used. In FIG. 1 (f), φ indicates an inverted version of the clock.

以上のスイツチト・キヤパシタ回路をフィルタ回路の抵
抗要素に用いて作られたのがスイツチト・キヤパシタ・
フィルタである。スイツチト・キヤパシタ・フィルタは
その用途によってフィルタ特性定数を任意に変更する必
要がある場合がある。
The switch capacitor circuit was created by using the above switch capacitor circuit as the resistance element of the filter circuit.
It's a filter. Depending on the application of the switched capacitor filter, it may be necessary to arbitrarily change the filter characteristic constants.

−従来、スイツチト・キヤパシタ・フィルタの特性定数
を可変する方法として、例えば特開昭55−12322
6号公報に示されるように、各スイッチング素子の切換
周期を設定してフィルタ特性を可変するものが知られて
いる。しかしながら、この方法では、特性定数を独立に
変更するためには、スイッチ群を全て、個々に制御しな
ければならない不具合があった。
- Conventionally, as a method of varying the characteristic constant of a switched capacitor filter, for example,
As shown in Japanese Patent No. 6, a filter is known in which the switching period of each switching element is set to vary the filter characteristics. However, this method has the disadvantage that all the switch groups must be individually controlled in order to change the characteristic constants independently.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、フィルタの各特性定数をクロック周波
数のみにて独立に変更できるスイツチト・キヤパシタ・
フィルタの駆動方法を提供するにらる。
The purpose of the present invention is to provide a switch capacitor that allows each characteristic constant of a filter to be changed independently only by changing the clock frequency.
Niraru provides a method for driving the filter.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明は、スイツチト・キ
ヤパシタ・フィルタの特性定数である中心周波数J’O
+選択度Q、利得係数Hをクロック周波数のみにて任意
独立に変更できるように、スイッチ群を大きく3分割し
、これらを独立に制御するようにしたものである。
In order to achieve the above object, the present invention aims to improve the center frequency J'O, which is a characteristic constant of a switched capacitor filter.
+The switch group is roughly divided into three, and these are controlled independently so that the selectivity Q and gain coefficient H can be arbitrarily and independently changed only by the clock frequency.

すなわち本発明は、所定周波数のクロック信号により駆
動されるアナログスイッチおよびコンデンサからなる複
数のスイツチト・キヤパシタ回路を当該フィルタ回路の
抵抗要素として用いたスイツチト・キヤパシタ・フィル
タにおいて、前記複数のスイツチト・キヤパシタ回路を
複数のグループに分割し、変更すべきフィルタ特性定数
の特性式に含まれるクロック周波数要素を各グループ毎
に変更することKよシ轟該フィルタの一の特性定数を個
々独立して変更し、併せて前記変更されるクロック周波
数要素と同一要素を含む他の特性定数を追従して変更さ
せることを特徴とするものである。
That is, the present invention provides a switched capacitor filter in which a plurality of switched capacitor circuits each including an analog switch and a capacitor driven by a clock signal of a predetermined frequency are used as resistance elements of the filter circuit. is divided into a plurality of groups, and the clock frequency element included in the characteristic expression of the filter characteristic constant to be changed is changed for each group.One characteristic constant of the filter is individually changed, The present invention is also characterized in that other characteristic constants including the same element as the clock frequency element to be changed are changed accordingly.

〔発明の実施例〕[Embodiments of the invention]

次に、本発明によるスイツチト・キヤパシタ・フィルタ
の駆動方法の各実施例を図面に基づいて説明する。
Next, embodiments of a method for driving a switched capacitor filter according to the present invention will be described with reference to the drawings.

一第1実施例− 第1図〜第5図に本発明の第1の実施例を示す。1.First embodiment- A first embodiment of the present invention is shown in FIGS. 1 to 5.

第1図に示すように、スイツチト・キヤパシタ等価抵抗
SC1はス゛イツチS W t = 8 Wsおよびコ
ンデンサCrtによ多構成される。他のスイツチト・キ
ヤパシタ等価抵抗802 、SCm 、SC4も同様で
ある。Cs 、Cxは積分コンデンサ100および20
0は演算増幅器である。スイツチト・キヤパシタ・フィ
ルタは、いわばアクティブ・7イルタの抵抗要素をスイ
ツチト・キヤパシタ等価抵抗で置換えたものに等しい。
As shown in FIG. 1, the switched capacitor equivalent resistance SC1 is composed of a switch S W t =8 Ws and a capacitor Crt. The same applies to the other switched capacitor equivalent resistances 802, SCm, and SC4. Cs, Cx are integrating capacitors 100 and 20
0 is an operational amplifier. A switched capacitor filter is equivalent to replacing the resistance element of an active 7-ilter with a switched capacitor equivalent resistance.

スイッチ8Wt及び8W2は、クロック入力端子φlが
@1#のときにONL、スイッチ8 W 1及びSWa
はクロック入力端子φlが11”のときにONする。ス
イッチSWa及び8W7はクロック入力端子φ2が11
”のときにONL、スイッチ8Ws及びSW会はクロッ
ク入力端子φ2が@1”のときKONする。さらに、ス
イッチ8W、、。
Switches 8Wt and 8W2 are ONL when clock input terminal φl is @1#, switches 8W1 and SWa
is turned on when the clock input terminal φl is 11". The switches SWa and 8W7 are turned on when the clock input terminal φ2 is 11".
When the clock input terminal φ2 is @1, ONL, the switch 8Ws, and the SW circuit are turned on. Furthermore, switch 8W...

5W12 m 8W1g及びswl、はクロック入力端
子φ3が11”のときにONL、スイッチ5W1s 。
5W12m 8W1g and swl are ONL when the clock input terminal φ3 is 11", and the switch 5W1s.

5Ws4. SW1?及び5Wtaはクロック入力端子
φ3が@1”のときにONする。すなわち、スイツチト
・キヤパシタ等価抵抗SC1及びSC2は独立したクロ
ックをクロック入力端子φ1とφ1及びφ2とφ鵞に与
えることによって動作し、SCsとSC4が同じクロッ
クをクロック入力端子φ3及びφ1に与えることにより
動作するようになっている。
5Ws4. SW1? and 5Wta are turned ON when the clock input terminal φ3 is @1''. In other words, the switched capacitor equivalent resistors SC1 and SC2 operate by applying independent clocks to the clock input terminals φ1 and φ1 and φ2 and φ1. SCs and SC4 operate by applying the same clock to clock input terminals φ3 and φ1.

第1図に示す回路は、100の演算増幅器の出力が2次
のバンドパスフィルタの出力となシ、200の演算増幅
器の出力が2次のローパスフィルタの出力となるもので
ある。
In the circuit shown in FIG. 1, the output of the operational amplifier 100 is the output of a second-order bandpass filter, and the output of the operational amplifier 200 is the output of the second-order low-pass filter.

まず、バンドパスフィルタに関して説明する。First, the bandpass filter will be explained.

次式にバンドパスフィルタの伝達関数を示す。The following equation shows the transfer function of the bandpass filter.

但し、 ω0 :角周波数 Q :選択度 H:利得係数 第1図の回路において、SCt〜SCaに示ススイツチ
ト・キヤパシタ等価抵抗を実現するために与えるクロッ
クをクロック入力端子φ1とφ1、φ2とφ2及びφ3
とφ3の3組のグループに分割して与える。これより、
バンドパスフィルタの特性定数は次式で表わすことがで
きる。
However, ω0 : Angular frequency Q : Selectivity H : Gain coefficient In the circuit of FIG. φ3
and φ3 are divided into three groups and given. Than this,
The characteristic constant of the bandpass filter can be expressed by the following equation.

ここで、第1図の回路において、1.1はクロック入力
端子φl及びφ1に与えるクロック周波数、L2はクロ
ック入力端子φ2及びφ2に与えるクロック周波数、f
、3はクロック入力端子φ3及びφ3に与えるクロック
周波数である。さらに、クロック入力端子φ1はφ1に
対して、φ2はφ2に対して、φ3はφ3に対して、そ
れぞれ反転したクロックを与えることを示すものである
Here, in the circuit of FIG. 1, 1.1 is the clock frequency applied to the clock input terminals φl and φ1, L2 is the clock frequency applied to the clock input terminals φ2 and φ2, f
, 3 are clock frequencies given to the clock input terminals φ3 and φ3. Further, the clock input terminal φ1 provides an inverted clock to φ1, φ2 to φ2, and φ3 to φ3.

まず、中心周波数foを変更する場合について説明する
。上記(6)式に着目すると、中心周波数f0はコンデ
ンサCr3 s Cr4 m c、  及びC2の関数
であシ、また、クロック周波数faxの関数で表わされ
る。すなわち、中心周波数foを任意に変更するために
は、(6)式のパラメータであるコンデンサCrs s
 Cr4 s c、及びC2の値を変更するほかに、ク
ロック周波数fsaを任意に変更することにより変更可
能であることが理解できる。上述したクロック周波数f
msは(′1)式よシ選択度Qのパラメ゛−夕でもある
ことから、同時に選択度Qも変更することになる。よっ
て、選択度Qを変えずに中心周波数foのみを変更する
ためには、1.2もfaxに合わせて変更させなければ
ならない。さらに、f、!を変更すると、(8)式よシ
利得係数Hも変更することになるので、f、幕もLsに
合わせて変更させなければならない。以上のことを考慮
して、第2図(a)に中心周波数foのみを変更させる
ための、クロックの配線図を示す。
First, the case of changing the center frequency fo will be explained. Focusing on the above equation (6), the center frequency f0 is expressed as a function of the capacitors Cr3 s Cr4 m c and C2, and also as a function of the clock frequency fax. That is, in order to arbitrarily change the center frequency fo, the capacitor Crs s which is a parameter of equation (6)
It can be understood that in addition to changing the values of Cr4 sc and C2, it can be changed by arbitrarily changing the clock frequency fsa. The clock frequency f mentioned above
Since ms is also a parameter of the selectivity Q according to equation ('1), the selectivity Q is also changed at the same time. Therefore, in order to change only the center frequency fo without changing the selectivity Q, 1.2 must also be changed to match the fax. Furthermore, f,! If you change , you will also change the gain coefficient H according to equation (8), so you will also have to change f and curtain according to Ls. Considering the above, FIG. 2(a) shows a clock wiring diagram for changing only the center frequency fo.

第2図(a)において、クロック入力端子φ亀。In FIG. 2(a), the clock input terminal φ turtle.

φ2及びφ3に、第3図に示す基本クロック周波数f、
のクロックCK sを与え、φ1.φ2及びφ3 K、
クロックCKsを反転させたクロックCK4を与える。
For φ2 and φ3, the basic clock frequency f shown in FIG.
The clock CK s of φ1. φ2 and φ3 K,
A clock CK4 is provided by inverting the clock CKs.

このときの周波数−ゲイン特性を第4図(a)のVtに
示す。第4図(a)のvlには、中心周波数foが10
0Hzの例を示した。これに対して、周波数がif、の
クロックCKs。
The frequency-gain characteristic at this time is shown by Vt in FIG. 4(a). In vl in FIG. 4(a), the center frequency fo is 10
An example of 0Hz is shown. On the other hand, the clock CKs whose frequency is if.

CK aをそれぞれφl、φ2.φ3とφ1.φ2゜φ
3に与えると、第4図(a)のv2に示すように、中心
周波数foのみが第4図(a)のvlに対して1倍の5
0Hzになる。このことはクロック周波数に代入すると
foが1倍になることは容易に理解できる。さらに、周
波数が2f、のクロックCKs。
CK a as φl, φ2 . φ3 and φ1. φ2゜φ
3, as shown in v2 in Fig. 4(a), only the center frequency fo is 5 which is 1 times vl in Fig. 4(a).
It becomes 0Hz. It is easy to understand that if this is substituted for the clock frequency, fo becomes 1 times. Furthermore, a clock CKs with a frequency of 2f.

CKzをφ1.φ2.φ3とφ1.φ2.φ3に与える
と、第4因(尋のv3に示すように、中心周波数foが
第4図(a)のV、に対して2倍の200H2となる。
CKz to φ1. φ2. φ3 and φ1. φ2. When given to φ3, the fourth factor (as shown in v3 in the fathom), the center frequency fo becomes 200H2, which is twice V in FIG. 4(a).

これも(6)式にφ3及びφ3のクロック周波数を代入
することによ’)、foが2倍になることよシ明らかで
ある。以上よシ、クロック入力端子φ1.φ2及びφ3
とφ1.φ2及びφ3にそれぞれ同じ周期のクロックを
与え、このクロックの周波数を可変させることにより、
中心周波数foのみを任意に可変できることが理解でき
るであろう。
It is also clear that fo can be doubled by substituting φ3 and the clock frequency of φ3 into equation (6). Confirming the above, the clock input terminal φ1. φ2 and φ3
and φ1. By giving clocks with the same period to φ2 and φ3 and varying the frequency of this clock,
It will be understood that only the center frequency fo can be arbitrarily varied.

第1表に以上説明したクロック入力端と、クロックとの
関係およびその効果の対応関係を示す。
Table 1 shows the relationship between the clock input terminals explained above, the clock, and the correspondence of their effects.

第工表 次に選択度Qのみを変更する場合の例について説明する
Next, an example of changing only the selectivity Q will be explained.

上記(7)弐に着目すると、選択度Qはクロック周波数
Lx及びfmsの関数で表わすことができる。
Focusing on (7) 2 above, the selectivity Q can be expressed as a function of the clock frequency Lx and fms.

すなわち選択度Qを任意に変更するためには、f ml
及びfaxを任意に変更することにより達成できるもの
である。しかしながら、f、3を変更すると、中心周波
数f、までも変更してしまうので、選択度Qのみを変更
するためにはfaxを変更するとよい。しかし、f、2
は上述したとう)、利得係数Hにも関係してしまうので
、f、1もf12に合わせて変更させなければならない
。第2図(b)にQのみを変更させるための、クロック
の配線図を示す。
That is, in order to arbitrarily change the selectivity Q, f ml
This can be achieved by arbitrarily changing the fax number and fax number. However, changing f,3 also changes the center frequency f, so in order to change only the selectivity Q, it is better to change the fax. However, f,2
(as described above) is also related to the gain coefficient H, so f,1 must also be changed in accordance with f12. FIG. 2(b) shows a clock wiring diagram for changing only Q.

第2図(b)においてクロック入力端子φ1.φ2及び
φ3に、クロックCKgを与え、φ1.φ2及びφ3に
クロックCK+t−与えたときの周波数−ゲイン特性を
第4図(b)のvlに示す。これは、第4図(a)のv
lと全く同じである。これに対して、クロック入力端子
φ1及びφ2にクロックCKs。
In FIG. 2(b), clock input terminal φ1. Clock CKg is applied to φ2 and φ3, and φ1. The frequency-gain characteristic when the clock CK+t- is applied to φ2 and φ3 is shown in vl in FIG. 4(b). This is v in Figure 4(a).
It is exactly the same as l. On the other hand, clock CKs is applied to clock input terminals φ1 and φ2.

φ1及びφ2にクロックCKsを与え、さらにφ3にク
ロックCK1%  φ3にクロックCKzを与えると第
4図(b)の■2′に示すように選択度Qのみが2倍の
特性を得ることができる。さらに、φ3及びφ3をその
ままにしてφ1及びφ2にクロックCK1、φ1及びφ
2にクロックCK 2をそれぞれ与えると第4図(b)
のV3’に示すように選択度Qのみが1倍の特性を得る
ことができる。以上よシ、クロック端子φlと、φ2及
びφ1とφ2をベアにしてクロックを任意に可変するこ
とばよ)、選択度Qのみを任意に可変することが理解で
きる。以上に説明した各クロック入力端子とクロックの
関係およびその効果の対応関係を第2表に示す。
By applying a clock CKs to φ1 and φ2, and further applying a clock CK1% to φ3 and a clock CKz to φ3, it is possible to obtain a characteristic in which only the selectivity Q is doubled, as shown in ■2' in Fig. 4(b). . Furthermore, leaving φ3 and φ3 as they are, clocks CK1, φ1 and φ2 are applied to φ1 and φ2.
When clock CK 2 is applied to 2 and 2, the result is shown in Fig. 4(b).
As shown in V3', only the selectivity Q can obtain a characteristic of 1 times. From the above, it can be understood that by making the clock terminals φl, φ2, and φ1 and φ2 bare, the clock can be arbitrarily varied, and only the selectivity Q can be arbitrarily varied. Table 2 shows the relationship between each clock input terminal and the clock described above and the correspondence of their effects.

第2表 次に利得係数Hのみを変更する場合の例について説明す
る。上記(8)弐に着目すると、利得係数Hはクロック
周波数Lt及びLxの関数である。すなわち、利得係数
Hを任意に変更するためには、Lx及びf、2を任意に
変更することにより達成できるものである。さらに(8
)式よりLtのみを任意に変更することにより、独立に
利得係数Hが変更できる。このときのクロックの配線図
を第2図(e)に示す。
Table 2 Next, an example in which only the gain coefficient H is changed will be explained. Focusing on (8) 2 above, the gain coefficient H is a function of the clock frequencies Lt and Lx. That is, the gain coefficient H can be arbitrarily changed by arbitrarily changing Lx and f,2. Furthermore (8
) By arbitrarily changing only Lt, the gain coefficient H can be changed independently. The wiring diagram of the clock at this time is shown in FIG. 2(e).

クロック周波数Ltはバンドパスフィルタの特性式の利
得係数Hのみに関するため、fm 1を任意に可変する
ことにより利得係数Hを任意に独立に可変できる。第1
図の回路のクロック入力端子φ1.φ2.φ3及びφ1
.φ2.φ3にそれぞれクロックCKs及びCK4を与
えたときの周波数−ゲイン特性を第4図(C)のvlに
示す。これは、第4図(荀のvlと全く同じである。こ
れに対し、クロック入力端子φ2.φ3及びφ2.φ3
にそれぞれ基本クロックである周波数f、のCK3及び
CK4を与え、φ1及びφ1に周波数がΣf1のクロッ
クCKs及びCKaを与えると、第4図(C)のv2“
に示すように、利得係数Hが7倍となる。
Since the clock frequency Lt relates only to the gain coefficient H of the characteristic equation of the bandpass filter, the gain coefficient H can be arbitrarily and independently varied by arbitrarily varying fm1. 1st
Clock input terminal φ1 of the circuit shown in the figure. φ2. φ3 and φ1
.. φ2. The frequency-gain characteristics when clocks CKs and CK4 are applied to φ3 are shown in vl in FIG. 4(C). This is exactly the same as vl in FIG.
When CK3 and CK4 of frequency f, which are basic clocks, are given to , respectively, and clocks CKs and CKa of frequency Σf1 are given to φ1 and φ1, v2" in FIG. 4(C) is given.
As shown in , the gain coefficient H becomes 7 times.

さらに、φ1及びφlに周波数2f、のクロックCK1
及びCKzを与えると、第4図(c)cD V 3“に
示すように、利得係数Hが2倍となる。以上よ)、φ1
及びφlのクロック周波数を任意に可変することにより
、利得係数Hのみを任意に可変できることが理解できる
。以上に説明した各クロック入力端子とクロックとの関
係およびその効果の対応関係を第3表に示す。
Furthermore, a clock CK1 with a frequency of 2f is applied to φ1 and φl.
and CKz, the gain coefficient H doubles as shown in Fig. 4(c) cD V 3''.
It can be understood that by arbitrarily varying the clock frequency of and φl, only the gain coefficient H can be arbitrarily varied. Table 3 shows the relationship between each clock input terminal and the clock described above and the correspondence of their effects.

第3表 以上は第1図の回路におけるバンドパスフィルタについ
て説明したが、次にローパスフィルタに関して述べる。
Although the bandpass filter in the circuit shown in FIG. 1 has been described above in Table 3, the lowpass filter will now be described.

ローパスフィルタの伝達関数を次式に示す。The transfer function of the low-pass filter is shown in the following equation.

ω0 :角周波数     ゛ Q :選択度 H:利得係数 ローパスフィルタの特性定数であるしゃ断周波tlf、
はバンドパスフィルタについての(6)式と全く同様に
示されるので、foをf、に置き換えて(6)式を流用
する。また、選択度Qは(7)式と全く同じである。た
だし、利得係数Hはローパスフィルタの場合、次式で表
わすことができる。
ω0: Angular frequency ゛Q: Selectivity H: Cutoff frequency tlf, which is a characteristic constant of the gain coefficient low-pass filter,
is expressed in exactly the same way as Equation (6) for a bandpass filter, so Equation (6) is used by replacing fo with f. Moreover, the selectivity Q is exactly the same as the equation (7). However, in the case of a low-pass filter, the gain coefficient H can be expressed by the following equation.

まず、しゃ断層波数f、のみを変更する場合の例につい
て説明する。
First, an example will be described in which only the cutoff wave number f is changed.

(6)式に着目すると、バンドパスフィルタと全く同様
に、クロック周波数faxを任意に変更することによ)
、シゃ断層波数f。を任意に変更できる。
Focusing on equation (6), just like the bandpass filter, by arbitrarily changing the clock frequency fax)
, shear fault wave number f. can be changed arbitrarily.

第5図(a)に、しゃ断層波数f、を任意に変更した周
波数−ゲイン特性を示す。すなわち、第1図の回路にお
いて、クロック入力端子φl、φ2及びφ3にクロック
CKs、φtmφ2及びφ3にクロックCK4を与えた
時の特性v4に対して、φ1.φ2及びφ3にクロック
CKs、  φ1゜φ2及びφ3にクロックCKaを与
えた特性はVsとなシ、しゃ断層波数f、が1倍になる
。さらに、φl、φ2及びφ3に周波数が2f、のクロ
ックCKtを与え、φl、φ2及びφ3にクロックC1
を反転させたクロックCK2をそれぞれ与えた特性はv
6となり、しゃ断層波数f、が2倍になることを示して
いる。以上の関係をまとめて第4表に示す。
FIG. 5(a) shows frequency-gain characteristics when the cutoff layer wave number f is arbitrarily changed. That is, in the circuit of FIG. 1, for the characteristic v4 when the clock CKs is applied to the clock input terminals φl, φ2 and φ3, and the clock CK4 is applied to the clock input terminals φtmφ2 and φ3, φ1. The characteristics in which the clock CKs is applied to φ2 and φ3, and the clock CKa is applied to φ1° and φ2 and φ3 are Vs, and the cutoff layer wave number f becomes 1 times. Furthermore, a clock CKt with a frequency of 2f is applied to φl, φ2, and φ3, and a clock C1 is applied to φl, φ2, and φ3.
The characteristics of each inverted clock CK2 are v
6, indicating that the cutoff wave number f is doubled. The above relationships are summarized in Table 4.

第4表 次に、選択度Qのみを変更する場合の例について説明す
る。(7)式に着目すると、バンドパスフィルタと全く
同様に、第1図の回路のクロック入力端子φ1とφ2及
びφ1とφ2をベアにしてクロックを任意に可変するこ
とにより選択度Qのみが任意に可変できる。第5図(b
)に、選択度Qを任意に変更した周波数−ゲイン特性を
示す。
Table 4 Next, an example in which only the selectivity Q is changed will be described. Focusing on equation (7), just like the bandpass filter, only the selectivity Q can be changed arbitrarily by leaving the clock input terminals φ1 and φ2 and φ1 and φ2 bare in the circuit shown in FIG. 1 and varying the clock arbitrarily. It can be changed to Figure 5 (b
) shows the frequency-gain characteristics with the selectivity Q arbitrarily changed.

すなわち、第5図(b)のv4に示した特性に対し、ク
ロック入力端子φ1及びφ2にクロックCKs、φl及
びφ2にクロックCKaを与えた特性はV5′となシ、
選択度Qは2倍になる。さらに1φl及びφ3にクロッ
クCK*、φ1及びφ2にクロックCK2をそれぞれ与
えた特性はv6′となシ、この場合の選択度Qはv4に
対してΣ倍になることがわかる。以上の関係t−まとめ
て第5表に示す。
That is, with respect to the characteristic shown by v4 in FIG. 5(b), the characteristic when the clock CKs is applied to the clock input terminals φ1 and φ2, and the clock CKa is applied to φl and φ2 is V5'.
Selectivity Q is doubled. Furthermore, it can be seen that the characteristic when clock CK* is applied to 1φl and φ3, and clock CK2 is applied to φ1 and φ2, respectively, is v6', and the selectivity Q in this case is Σ times that of v4. The above relationships t are summarized in Table 5.

第5表 次に、利得係数Hのみを変更する場合の例について説明
する。
Table 5 Next, an example in which only the gain coefficient H is changed will be described.

α0式に着目すると、利得係数Hはクロック周波数fa
+及びf、4の関数である。利得係数Hを任意に変更す
るためには、f、1及びf64を任意に変更すればよい
。さらに、利得係数Hのみを独立に変更する場合は、(
6)、 (7)および(10式よりクロック周波数Lx
のみを変更することにより可能なことは言うまでもない
。第5図(C)に利得係数Hのみを変更した例を示す。
Focusing on the α0 formula, the gain coefficient H is the clock frequency fa
+ and f, a function of 4. In order to arbitrarily change the gain coefficient H, f, 1 and f64 may be changed arbitrarily. Furthermore, when changing only the gain coefficient H independently, (
6), (7) and (10), the clock frequency Lx
Needless to say, it is possible to do this by changing only the following. FIG. 5(C) shows an example in which only the gain coefficient H is changed.

すなわち、第5図(C)の■4に示した特性に対し、ク
ロック入力端子φ1にクロックCK5、φ1にクロック
CK aを与えた特性は第5図(C)のV5“となシ、
利得係数Hがi倍になる。
That is, with respect to the characteristics shown in 4 in FIG. 5(C), the characteristics when clock CK5 is applied to clock input terminal φ1 and clock CKa is applied to φ1 are as shown in V5'' in FIG. 5(C).
The gain coefficient H is multiplied by i.

さらに、クロック入力端子φ1にクロックCK1、φ1
にクロックcKzを与えた特性はv6“とな)、利得係
数Hは2倍になる。以上の関係を第6表に示す。
Furthermore, a clock CK1, φ1 is input to the clock input terminal φ1.
When the clock cKz is applied to , the characteristic is v6''), the gain coefficient H is doubled. The above relationship is shown in Table 6.

第6表 なお、本発明の一実施例であるパイクワット形フィルタ
のみならず、リープフロッグ形フィルタについても同様
にしてクロック周波数を制御することによ#)H以外(
Hl)の任意のフィルタ特性を得ることができる。
Table 6 Note that the clock frequency can be controlled in the same manner not only for the piquat type filter which is an embodiment of the present invention but also for the leapfrog type filter.
Any filter characteristic of Hl) can be obtained.

サラニハ、ローパスフィルタ、バンドパスフィルタのみ
ならず、バイパスフィルタについても同様にして、クロ
ック周波数を制御することにより任意のフィルタ特性を
得ることができる。
By controlling the clock frequency, arbitrary filter characteristics can be obtained not only for Saraniha filters, low-pass filters, and band-pass filters, but also for bypass filters as well.

かくして、本実施例によれば、フィルタの特性定数であ
る中心周波数及びしゃ断周波数for選択度Q、利得係
数Hが外部クロックにより任意に可変できる。このフィ
ルタをLS・1化した場合、従来、作シ込んだフィルタ
の特性は中心周波数のみしか可変できなかったのに対し
て、任意に特性定数が可変でき、特性変更に十分対応で
きる。また、回路定数であるコンデンサの容量値は変わ
らないので、特性定数変更用のコンデンサを付加しない
ですむ。よってチップ面積が小さくてすみ、高集積化で
き、さらに、コンデンサ切換用の制御端子が不要である
ので、不要なビン数を削減できる。
Thus, according to this embodiment, the center frequency, cutoff frequency for selectivity Q, and gain coefficient H, which are characteristic constants of the filter, can be arbitrarily varied by the external clock. When this filter is made into LS/1, whereas in the past, only the center frequency could be varied in the characteristics of a manufactured filter, the characteristic constants can be changed arbitrarily, and it is possible to sufficiently respond to changes in characteristics. Furthermore, since the capacitance value of the capacitor, which is a circuit constant, does not change, there is no need to add a capacitor for changing the characteristic constant. Therefore, the chip area is small, high integration is possible, and since no control terminal for switching capacitors is required, the number of unnecessary bins can be reduced.

−第2実施例− 第6図〜第9図に本発明の第2の実施例を示す。-Second example- A second embodiment of the present invention is shown in FIGS. 6 to 9.

この第2の実施例において第1図〜第5図に示す部分と
同−又は重複する部分には同一の符号を附して以下説明
する。
In this second embodiment, the same or overlapping parts as those shown in FIGS. 1 to 5 are given the same reference numerals and will be described below.

この第2の実施例はスイツチト・キヤパシタ・フィルタ
の特性定数である中心周波数fl)1選択度Q、利得係
数Hをクロック周波数のみにて任意に独立に、1ケ所で
変更できるように、スイッチ群を大きく3分割し、クロ
ック周波数の変更を優先度を持たせて制御するようにし
たものであシ、スイツチト・キヤパシタ・フィルタ自体
については第1の実施例と同じなので説明は省略する。
This second embodiment uses a group of switches so that the characteristic constants of the switched capacitor filter, such as the center frequency (fl)1 selectivity Q and gain coefficient H, can be arbitrarily and independently changed in one place using only the clock frequency. The switching capacitor filter is roughly divided into three parts, and changes in clock frequency are controlled with priority.The switched capacitor filter itself is the same as in the first embodiment, so a description thereof will be omitted.

第6図において、300はクロック信号発生回路を示し
ておシ、基本クロック周波数f、を発生する。この基本
クロック信号は継続接続された第1カウンタ401、第
2カクンタ402、第3カウンタ403によ)順次分周
され、各手動切換選択スイッチ81 s 82 e s
sおよびインバータ500を介して各スイツチト・キヤ
パシタ等価抵抗回路5C1s 8Cx 、8Cs 、S
C4のクロック入力端子φ1.φ1.φ2.φ2.φ3
.φ3される。
In FIG. 6, numeral 300 indicates a clock signal generation circuit which generates a basic clock frequency f. This basic clock signal is sequentially frequency-divided by the continuously connected first counter 401, second counter 402, and third counter 403, and the frequency of each manual changeover selection switch 81 s 82 e s
s and each switched capacitor equivalent resistance circuit 5C1s 8Cx , 8Cs , S via the inverter 500
C4 clock input terminal φ1. φ1. φ2. φ2. φ3
.. It is φ3.

まず、中心周波数f、を変更する場合について説明する
。上記(6)式に着目すると、中心周波数f0はコンデ
ンサCr3 、0v4 、CI及びC2の関数であ)、
また、クロック周波数Lsの関数で表わされる。すなわ
ち、中心周波数foを任意に変更するためには、(6)
式のパラメータであるコンデンサCra g Cr4、
Ct及びC2の値を変更するほかに、クロック周波数f
asを任意に変更することによυ変更可能であることが
理解できる。上述したクロック周波数faxは(′I)
式よシ選択度Qのパラメータでもあることから、同時に
選択度Qも変更することになる。よって、選択度Qを変
えずに中心周波数f、のみを変更するためには、1.2
もfaxに合わせて変更させなければならない。さらに
、1.2を変更すると、(8)式より利得係数Hも変更
することになるので、fmsもLsに合わせて変更させ
なければならない。
First, the case of changing the center frequency f will be explained. Focusing on the above equation (6), the center frequency f0 is a function of the capacitors Cr3, 0v4, CI and C2),
Further, it is expressed as a function of the clock frequency Ls. That is, in order to arbitrarily change the center frequency fo, (6)
Capacitor Cra g Cr4, which is a parameter of Eq.
In addition to changing the values of Ct and C2, the clock frequency f
It can be understood that υ can be changed by arbitrarily changing as. The clock frequency fax mentioned above is ('I)
Since the formula is also a parameter for the selectivity Q, the selectivity Q will also be changed at the same time. Therefore, in order to change only the center frequency f without changing the selectivity Q, 1.2
must also be changed to match the fax. Furthermore, if 1.2 is changed, the gain coefficient H will also be changed according to equation (8), so fms must also be changed in accordance with Ls.

そこで、クロック信号を分周するカウンタ401140
2.403を縦続接続し、さらに第1カウンタ401の
出力をクロック入力端子φ3及びφ3に与えるようにす
る。すなわち、クロック入力端子φ3及びφ3の周波数
を変更すると、次段以降のカウンタ402,403は上
記変更に追従するため、自動的にその出力周波数が変更
される。よって、中心周波数foのみが独立に1ケ所で
変更できる。以下に第7図に示すクロック波形を用いて
詳細に説明する。
Therefore, a counter 401140 that divides the clock signal is used.
2.403 are connected in cascade, and the output of the first counter 401 is applied to the clock input terminals φ3 and φ3. That is, when the frequencies of the clock input terminals φ3 and φ3 are changed, the counters 402 and 403 in the next stage and subsequent stages follow the above change, so that their output frequencies are automatically changed. Therefore, only the center frequency fo can be changed independently at one location. This will be explained in detail below using the clock waveform shown in FIG.

第6図の回路において、選択スイッチ81゜S2及びS
3で、カウンタ401,402及び403の出力OB、
B’及びB //を選択することによりクロック入力端
子φ1.φ2及びφ3に第7図(a) K示すクロック
CKtt 、 CK12及びCKtaが与えられ、また
石、6及び11−にはクロック(’Ktt 、 CK1
2及びCKssをインバータ500により反転されて与
えられるものとする。ここでは、クロックCKnの周波
数をf、とする。このときの周波数−ゲイン特性を第8
図(a)のVxK示す。第8図(a)のvlには、中心
周波数foが100HzO例を示した。これに対して、
選択スイッチS1により、第1段の中力よ#)Cを選択
すると第7図(l:0に示すクロックCKo’ 、CK
12’及びCKss’周波数はCKII’に従いそれぞ
れ7倍になる。このときの周波数−ゲイン特性は第8図
(a)のv2に示すよりに、中心周波数foのみが第8
図(a)のVsに対して1倍の50 Hzになることが
明らかである。このことは、クロック周波数J’ssが
基本クロック周波数f、の1倍であるから、(6)式に
代人することによプ容易に理解できる。
In the circuit of FIG. 6, selection switches 81°S2 and S
3, the output OB of counters 401, 402 and 403,
By selecting B' and B //, the clock input terminals φ1. Clocks CKtt, CK12 and CKta shown in FIG. 7(a) K are given to φ2 and φ3, and clocks ('Ktt, CK1
2 and CKss are inverted and provided by the inverter 500. Here, the frequency of the clock CKn is assumed to be f. The frequency-gain characteristic at this time is
Figure (a) shows VxK. vl in FIG. 8(a) shows an example in which the center frequency fo is 100 HzO. On the contrary,
When the selection switch S1 selects the first stage's neutral power (#)C, the clocks CKo' and CK shown in FIG.
12' and CKss' frequencies are each multiplied by 7 according to CKII'. The frequency-gain characteristic at this time is shown in v2 in Fig. 8(a), where only the center frequency fo is at the 8th
It is clear that the frequency becomes 50 Hz, which is one times the Vs in FIG. This can be easily understood by substituting equation (6) since the clock frequency J'ss is one time the basic clock frequency f.

次に選択度Qのみを変更する場合の例について説明する
。上記(7)式に着目すると、選択度Qはクロック周波
数fas及びfmsの関数で表わすことができる。すな
わち選択度Qを任意に変更するためには、f、2及びf
axを任意に変更することにより達成できるものである
。しかしながら、f、3を変更すると、中心周波数fo
までも変更してしまうので、選択度Qのみを変更するた
めには、f、2を変更するとよい。しかし、f、2は上
述したとうり、利得係数Hにも関係してしまうので、j
’slもJ’ m zに合わせて変更させなければなら
ない。
Next, an example of changing only the selectivity Q will be described. Focusing on the above equation (7), the selectivity Q can be expressed as a function of the clock frequencies fas and fms. That is, in order to arbitrarily change the selectivity Q, f, 2 and f
This can be achieved by arbitrarily changing ax. However, if we change,f,3, the center frequency fo
Therefore, in order to change only the selectivity Q, it is better to change f,2. However, as mentioned above, f,2 is also related to the gain coefficient H, so j
'sl must also be changed to match J' m z.

そこで、第6図の回路において、第2カウ/り402の
出力をクロック入力端子φ、及びφ2に与えるようにす
る。すなわち、クロック入力端子φ2及びφ2に与える
周波数を変更すると、第3カウンタ403は上記変更に
追従するため自動的に周波数が変更され、選択度Qのみ
が独立に1ケ所で変更できる。以下に第7図に示すクロ
ック波形を用いて詳細に説明する。
Therefore, in the circuit shown in FIG. 6, the output of the second counter 402 is applied to the clock input terminals φ and φ2. That is, when the frequency applied to the clock input terminals φ2 and φ2 is changed, the frequency of the third counter 403 is automatically changed to follow the above change, and only the selectivity Q can be changed independently at one place. This will be explained in detail below using the clock waveform shown in FIG.

第1図の回路において選択スイッチSl、82及びS3
でカウンタ401,402及び403の出力より、B、
B’及びB“を選択することによってクロック入力端子
φ1.φ2及びφ3に第7図(C)に示すクロックCK
zt 、 CKzz及びCKxsが与えられる。ここで
クロックCKuの周波数をf。
In the circuit of FIG. 1, selection switches Sl, 82 and S3
From the outputs of counters 401, 402 and 403, B,
By selecting B' and B", the clock CK shown in FIG. 7(C) is input to the clock input terminals φ1, φ2, and φ3.
zt, CKzz and CKxs are given. Here, the frequency of the clock CKu is f.

とする。このときの周波数−ゲイン特性を第8図(b)
のvlに示す。これに対して、選択スイッチS2により
、第2カウンタ402の出力よりC′を選択するとφ1
.φ雪及びφ3に第7図(中に示すクロックCKxi 
、 CKzx’  及びCKzs’ が与えられる。こ
れにより第8図(b)のV2’に示すように選択度Qの
みが2倍の特性を得ることができる。
shall be. The frequency-gain characteristics at this time are shown in Figure 8(b).
It is shown in vl. On the other hand, when C' is selected from the output of the second counter 402 by the selection switch S2, φ1
.. Figure 7 (clock CKxi shown in
, CKzx' and CKzs' are given. This makes it possible to obtain a characteristic in which only the selectivity Q is doubled, as shown by V2' in FIG. 8(b).

このことは、クロック周波数faxが基本タロツク周波
数1.01倍であるから、(7)式に代入することによ
)、容易に理解しうる。
This can be easily understood by substituting into equation (7) since the clock frequency fax is 1.01 times the basic tally clock frequency.

次に、利得係数Hのみを変更する場合の例について説明
する。上記(8)式に着目すると、利得係数Hはクロッ
ク周波数f81のみを任意に変更することにより、独立
に1ケ所で利得係数Hが変更できる。
Next, an example in which only the gain coefficient H is changed will be described. Focusing on the above equation (8), the gain coefficient H can be independently changed at one location by arbitrarily changing only the clock frequency f81.

そこで、第6図の回路において、第3カクンタ403の
出力をクロック入力端子φ1及びφ1に与えるようにす
る。すなわち、第3カウンタ403の出力は、クロック
入力端子φ1及びφlにしか与えていなhので、クロッ
ク入力端子φ1及びφ1に与える周波数のみが独立に変
更できることを表わしてhる。よって、(8)式よシ、
利得係数Hのみが独立に変更できる。以下に第7図に示
すクロック波形を用いて詳細に説明する。
Therefore, in the circuit shown in FIG. 6, the output of the third kakunta 403 is applied to the clock input terminals φ1 and φ1. That is, since the output of the third counter 403 is applied only to the clock input terminals φ1 and φ1, h indicates that only the frequencies applied to the clock input terminals φ1 and φ1 can be changed independently. Therefore, formula (8),
Only the gain factor H can be changed independently. This will be explained in detail below using the clock waveform shown in FIG.

第6図の回路において、選択スイッチS1゜S2及びS
2よ、9、B、B’及びB“を選択することによりクロ
ック入力端子φ1.φ2及びφ3に第7図(e)K示す
りo7りCKst 、 CKaz及びCKssが与えら
れる。ここでクロックCKssの周波数をf、とする。
In the circuit of FIG. 6, selection switches S1, S2 and S
By selecting 2, 9, B, B', and B'', CKst, CKaz, and CKss are applied to the clock input terminals φ1, φ2, and φ3 as shown in FIG. 7(e)K. Here, the clock CKss Let the frequency of be f.

このときの周波数−ゲイン特性を第8図(C)のVlに
示す。これに対して、選択スイッチS3により第3カク
ンタ403の出力よJ)C//l−選択するとクロック
入力端子φ1.φ2及びφ8に第7図(f)に示すクロ
ックCKst 、 CKaz及びCKssが与えられる
。これよプ、第8図(C)の■2に示すように利得係数
Hのみが1倍の特性を得ることができる。
The frequency-gain characteristic at this time is shown at Vl in FIG. 8(C). On the other hand, when the selection switch S3 selects the output of the third capunter 403, the clock input terminal φ1. Clocks CKst, CKaz and CKss shown in FIG. 7(f) are applied to φ2 and φ8. From this, it is possible to obtain a characteristic in which only the gain coefficient H is 1 times, as shown in (2) of FIG. 8(C).

このことは、クロック周波数Lxが基本クロック周波数
f、の1倍であるから、(8)式に代入することにより
理解しうる。
This can be understood by substituting into equation (8) since the clock frequency Lx is one time the basic clock frequency f.

以上のように、クロック周波数を変更するのに優先度を
持たせることにより、フィルタの特性定数が独立に1ケ
所で変更できる。すなわち、要約すると% fo変更用
のクロック周波数を変更すると、Q及びH変更゛用のク
ロック周波数も変更される。また、Q変更用のクロック
周波数を変更すると、H変更用のクロック周波数は同様
に変更されるが、fo変更用のクロック周波数は変更さ
れない。H変更用のクロック周波数を変更しても、fo
及びQ変更用のクロック周波数は変更されない。
As described above, by giving priority to changing the clock frequency, the characteristic constant of the filter can be changed independently at one location. That is, to summarize, when the clock frequency for changing %fo is changed, the clock frequency for changing Q and H is also changed. Furthermore, when the clock frequency for changing Q is changed, the clock frequency for changing H is similarly changed, but the clock frequency for changing fo is not changed. Even if you change the clock frequency for H change, fo
And the clock frequency for Q change is not changed.

第4図に本発明のクロック周波数変更の優先度を示した
包含図を示す。
FIG. 4 is an inclusive diagram showing the priority of changing the clock frequency according to the present invention.

本発明の実施例で述べたバンドパスフィルタ以外のロー
パスフィルタ及びバイパスフィルタ等にも十分適用でき
る。
The present invention can be sufficiently applied to low-pass filters, bypass filters, etc. other than the band-pass filters described in the embodiments of the present invention.

さらに、パイクワット形フィルタのみならず、リープフ
ロック形フィルタについても同様に適用できることはも
ちろんである。
Furthermore, it goes without saying that the invention can be applied not only to piquat type filters but also to leapflock type filters.

〔発明の効果〕〔Effect of the invention〕

以上述べた如く、本発明によれば、クロック周波数のみ
を変更することにより、スイツチト・キヤパシタ・フィ
ルタの各特性定数を独立に変更することができる。
As described above, according to the present invention, each characteristic constant of the switched capacitor filter can be changed independently by changing only the clock frequency.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はスイツチト・キヤパシタ・フィルタの例を示す
回路図、第2図は第1図の実施例を示すブロック図で(
a)は中心周波数f、のみを変更する場合のブロック図
、(b)は選択度Qのみを変更する場合のブロック図、
(C)は利得Hのみを変更する場合のブロック図、第3
図は各クロック入力端子に与えるクロック信号のタイム
チャート、第4図(a)はバンドパスフィルタの中心周
波数foの変化を示す特性図、(b)はその選択度Qの
変化を示す特性図、(C)はその利得Hの変化を示す特
性図、第5図(a)はローパスフィルタのしゃ新局波数
f、の変化を示す特性図、(b)はその選択度Qの変化
を示す特性図、(C)はその利得Hの変化を示す特性図
、第6図は第2の実施例を示すブロック図、第7図は各
ブロック入力端子に与えるクロック信号のタイムチャー
ト、第8図(a)はバンドパスフィルタの中心周波数f
、の変化を示す特性図、Φ)はその選択度Qの変化を示
す特性図、(C)はその利得Hの変化を示す特性図、第
9図は優先庇を示す説明図、第10図はスイッチ“ト・
キャパシタ等価抵抗の説明図である。 SC1〜SC4・・・スイツチト・キヤパシタ等価抵抗
、S Wl−S Wzo・・・アナログスイッチ、CF
1〜C74・・・コンデンサ、CL 、 C2・・・積
分コンデンサ、卒2図 (b、1 (C〕 F?ezuency                
     Hre+1ueThcy    −第6図 CKI3’ CK23′ 茅8図 も10図
Figure 1 is a circuit diagram showing an example of a switched capacitor filter, and Figure 2 is a block diagram showing the embodiment of Figure 1.
(a) is a block diagram when only the center frequency f is changed; (b) is a block diagram when only the selectivity Q is changed;
(C) is a block diagram when only the gain H is changed;
The figure is a time chart of the clock signal applied to each clock input terminal, FIG. 4(a) is a characteristic diagram showing changes in the center frequency fo of the bandpass filter, and FIG. (C) is a characteristic diagram showing the change in the gain H, FIG. , (C) is a characteristic diagram showing the change in the gain H, FIG. 6 is a block diagram showing the second embodiment, FIG. 7 is a time chart of the clock signal applied to each block input terminal, and FIG. 8 ( a) is the center frequency f of the bandpass filter
, Φ) is a characteristic diagram showing changes in selectivity Q, (C) is a characteristic diagram showing changes in gain H, FIG. 9 is an explanatory diagram showing priority eaves, FIG. 10 is the switch
FIG. 3 is an explanatory diagram of capacitor equivalent resistance. SC1~SC4...Switch capacitor equivalent resistance, S Wl-S Wzo...Analog switch, CF
1~C74... Capacitor, CL, C2... Integrating capacitor, Figure 2 (b, 1 (C) F?Ezuency
Hre+1ueThcy - Figure 6 CKI3'CK23' Kaya Figure 8 also Figure 10

Claims (1)

【特許請求の範囲】[Claims] 1、所定周波数のクロツク信号により駆動されるアナロ
グスイツチおよびコンデンサからなる複数のスイツチト
・キヤパシタ回路を当該フイルタ回路の抵抗要素として
用いたスイツチト・キヤパシタ・フイルタにおいて、前
記複数のスイツチト・キヤパシタ回路を複数のグループ
に分割し、変更すべきフイルタ特性定数の特性式に含ま
れるクロツク周波数要素を各グループ毎に変更すること
により当該フイルタの一の特性定数を個々独立して変更
し、併せて前記変更されるクロツク周波数要素と同一要
素を含む他の特性定数を追従して変更させることを特徴
とするスイツチト・キヤパシタ・フイルタの駆動方法。
1. In a switched capacitor filter in which a plurality of switched capacitor circuits each consisting of an analog switch and a capacitor driven by a clock signal of a predetermined frequency are used as resistance elements of the filter circuit, the plurality of switched capacitor circuits are By dividing the filter into groups and changing the clock frequency element included in the characteristic expression of the filter characteristic constant to be changed for each group, one characteristic constant of the filter is individually changed, and at the same time, the characteristic constant of the filter is changed individually. A method for driving a switched capacitor filter, characterized in that a clock frequency element and other characteristic constants having the same element are changed in accordance with the same.
JP19733984A 1984-09-20 1984-09-20 Driving method of switched capacitor filter Granted JPS6175479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19733984A JPS6175479A (en) 1984-09-20 1984-09-20 Driving method of switched capacitor filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19733984A JPS6175479A (en) 1984-09-20 1984-09-20 Driving method of switched capacitor filter

Publications (2)

Publication Number Publication Date
JPS6175479A true JPS6175479A (en) 1986-04-17
JPH0314365B2 JPH0314365B2 (en) 1991-02-26

Family

ID=16372823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19733984A Granted JPS6175479A (en) 1984-09-20 1984-09-20 Driving method of switched capacitor filter

Country Status (1)

Country Link
JP (1) JPS6175479A (en)

Also Published As

Publication number Publication date
JPH0314365B2 (en) 1991-02-26

Similar Documents

Publication Publication Date Title
JPS62245813A (en) Method and circuit for multiplexing capacitive device
US4626808A (en) Electrical filter circuit for processing analog sampling signals
JPH0215708A (en) Switched capacitor amplifier circuit
CA1159910A (en) Switched-capacitor cosine filter
RU2144213C1 (en) Integration circuit with frequency modulation
CA1149479A (en) Low sensitivity switched-capacitor ladder filter using monolithic mos chip
US4558292A (en) Low pass filter
CA1233890A (en) Decimating filter
US4779056A (en) Active filter
US5376891A (en) Phase-sensitive rectifier arrangement with integration effect
JPS6175479A (en) Driving method of switched capacitor filter
US4677322A (en) Frequency comparator circuits
US4559498A (en) Symmetrical integrator and application of said integrator to an electric filter
JPS62145927A (en) Data converter
JPS5836849B2 (en) switch capacitor filter
JPS639683B2 (en)
JPS62209913A (en) Switched capacitor filter
JPS6138884B2 (en)
US4538113A (en) Switched capacitor filter
JPH01303913A (en) Switched capacitor filter circuit
JP2000151358A (en) Filter device
JPS61224610A (en) Switched capacitor filter
JPH01258188A (en) Adder
JP3802968B2 (en) Bandpass filter device
JPH0113246B2 (en)