JPS6175463A - Information processing system - Google Patents
Information processing systemInfo
- Publication number
- JPS6175463A JPS6175463A JP19611884A JP19611884A JPS6175463A JP S6175463 A JPS6175463 A JP S6175463A JP 19611884 A JP19611884 A JP 19611884A JP 19611884 A JP19611884 A JP 19611884A JP S6175463 A JPS6175463 A JP S6175463A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- microprocessor
- memory
- processor
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、複数の情報処理装置を有する情報処理システ
ムに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information processing system having a plurality of information processing devices.
従来、高度なデータ処理機能を実現するために、それぞ
れマイクロプロセッサを有する複数のデータ処理装置を
用いて情報処理システムが構成されている。このような
システムでは、ハードウェアの障害、雑音、ファームウ
ェアのバグ等によりシステムがダウンしたとき、システ
ムダウンの原因となった情報を何も表示しないかまたは
表示部を制御しているマイクロプロセッサを備えたデー
タ処理装置だけの情報を表示している。Conventionally, in order to realize advanced data processing functions, information processing systems have been configured using a plurality of data processing devices each having a microprocessor. In such systems, when the system goes down due to hardware failure, noise, firmware bugs, etc., the information that caused the system down may not be displayed or the microprocessor controlling the display may not be displayed. Displays information only for the data processing device that has been installed.
このように、従来のシステムにおいては、システムダウ
ン時に、全てのデータ処理装置の内部状態を示す状態情
報が得られないため、障害原因の発見が困難であるとと
もに発見に多（の時間を要するという欠点がある。In this way, in conventional systems, when a system goes down, status information indicating the internal status of all data processing devices cannot be obtained, making it difficult to discover the cause of the failure and requiring a lot of time. There are drawbacks.
本発明の目的は上述の欠点を除去したシステムを提供す
ること忙ある。The object of the invention is to provide a system which eliminates the above-mentioned drawbacks.
本発明のシステムは、複数の情報処理装置から構成され
該複数の情報処理装置の少なくとも１つが表示手段を有
する情報処理システムにおいて、前記各情報処理装置は
、自装置内の異常を検出する検出手段と、外部割込みの
発生または該検出手段による異常の検出に応答して起動
される異常処理ノ゛−グラムを記憶した記憶手段と、前
記異常処理プログジムを実行する実行手段と、前記異常
処理プログラムを実行する前記実行手段の制御に基づい
て自装置内の内部状態を示す状態情報を収集し収集した
該状態情報を前記表示手段を有する前記情報処理装置に
送信する送信手段とをそれぞれ眞え、前記状態情報を前
記表示手段に表示する。The system of the present invention is an information processing system comprising a plurality of information processing apparatuses, and at least one of the plurality of information processing apparatuses has a display means, wherein each of the information processing apparatuses has a detection means for detecting an abnormality within its own apparatus. a storage means for storing an abnormality processing program activated in response to the occurrence of an external interrupt or detection of an abnormality by the detection means; an execution means for executing the abnormality processing program; and an execution means for executing the abnormality processing program. transmitting means for collecting state information indicating an internal state within the device itself based on the control of the executing means and transmitting the collected state information to the information processing apparatus having the display means; Status information is displayed on the display means.
次に本発明について図面を誹照して詳細に説明する。Next, the present invention will be explained in detail with reference to the drawings.
第１図を参照すると、本発明の一実施例は、第１のデー
タ処理装ｆｆ１ｉｌｏｏと、第２のデータ処理装置２０
０とから構成され、第１のデータ処理装置１００は、マ
イクロプロセッサ１と、表示制御部２と、キーボード制
御部３と、キーボード４と、表示部５と、記憶部（以下
、メモリと称す）６と、送（を部７と、受信ｓ８とを含
み、第２のデータ処ｉＭ装置２００は、送信部９と、受
信部１０と、マイクロプロセッサ１１と、メモリ１２と
、入出力（Ｉｌｏ）制御部１３および１４と、外部割込
み発生機能部１５とを含む。Referring to FIG. 1, one embodiment of the present invention includes a first data processing device ff1iloo and a second data processing device 20.
The first data processing device 100 includes a microprocessor 1, a display control section 2, a keyboard control section 3, a keyboard 4, a display section 5, and a storage section (hereinafter referred to as memory). The second data processing iM device 200 includes a transmitter 9, a receiver 10, a microprocessor 11, a memory 12, and an input/output (Ilo). It includes control units 13 and 14 and an external interrupt generation function unit 15.
マイクロプロセッサ１は、表示制御ｓ２を介して表示部
５を、また、キーボード制御ｓ３を介してキーボード４
を制御しており、さらに、送信部７および受信部８を介
してマイクロプロセッサ１１とデータの送受信を行う。The microprocessor 1 controls the display unit 5 via the display control s2 and the keyboard 4 via the keyboard control s3.
It also sends and receives data to and from the microprocessor 11 via the transmitter 7 and receiver 8.
メモリ６にはマイクロプロセッサ１のだめのシステムプ
ログラムとアプリケージＭノブログラムとが格納され、
システムプログラムは、自装置内の異常を検出するプロ
グラムロジックとこの異常検出に応答して起動される異
常処理プログラムとを含む。The memory 6 stores the system program of the microprocessor 1 and the application M program.
The system program includes program logic that detects an abnormality within the device itself and an abnormality processing program that is activated in response to the abnormality detection.
また、マイクロプロセッサ１１は、送信＋４９、受信部
１０を介してマイクロプロセッサ１とデータの送受信を
行なう。Ｉ１０制御部１３および１４は、マイクロプロ
セッサ１１により制御される各種の１１０の制御部であ
る。メモリ１２にはマイクロプロセッサ１１のためのシ
ステムプログラム力＠ｆｆｉすれ、システムプログラム
は自装置内の異常を検出するプログラムロジックとこの
異常検出に応答して起動される異常処理プログラムとを
含む。Further, the microprocessor 11 transmits and receives data to and from the microprocessor 1 via the transmitter +49 and the receiver 10. The I10 control units 13 and 14 are various 110 control units controlled by the microprocessor 11. The memory 12 contains a system program for the microprocessor 11, and the system program includes program logic for detecting an abnormality within the device itself and an abnormality processing program activated in response to the abnormality detection.
通常のシステム動作時は、マイクロプロセッサ１および
マイクロプロセッサ１１は共に以下に示すような処理を
行なう。すなわち、各プロセッサは、自プロセッサ内の
内部処理を独立に行ない、内部処理の結果、相手のプロ
セッサに処理を依頼する必要が生じたとき、送信部を介
して相手のプロセッサにデータを転送するとともに相手
のプロセッサにソフトウェア割込みをかける。割込みな
゛かけられた相手のプロセッサは、受信したデータに基
づいて処理を実行し、処理完了後、結果を処理要求元プ
ロセッサに通知し、元の処理に戻る。During normal system operation, microprocessor 1 and microprocessor 11 both perform the following processing. In other words, each processor independently performs internal processing within its own processor, and when it becomes necessary to request processing from the other processor as a result of the internal processing, it transfers data to the other processor via the transmitter. Issues a software interrupt to the other party's processor. The other processor to which the interrupt was applied executes processing based on the received data, and after completing the processing, notifies the processing requesting processor of the result and returns to the original processing.
第２図はマイクロプロセッサ１がマイクロプロセッサ１
１に処理を依頼したときの例を示す７町チヤートである
。In Figure 2, microprocessor 1 is microprocessor 1.
This is an example of a 7-town chart when requesting processing to 1.
このようにしてシステム全体の処理が実行される。In this way, the processing of the entire system is executed.
各プロセッサのファームウェアには異常を判断し異常処
理へ処理を分岐するプログラムロジックが必要箇所にう
めこまれている。ファームウェアで異常を検出したとき
は、このプログラムロジックにより異常処理プログラム
へ処理が渡される。The firmware of each processor has program logic embedded in necessary locations to determine an abnormality and branch processing to abnormality processing. When the firmware detects an abnormality, the program logic passes the processing to the abnormality processing program.
マイクロプロセッサ１１側で異常が検出された場合を例
にとって以下で動作を説明する。The operation will be described below, taking as an example a case where an abnormality is detected on the microprocessor 11 side.
異常検出に応答して、異常処理プログラムに基づいて次
のような処理が頓次実行される。In response to the abnormality detection, the following processes are executed as needed based on the abnormality processing program.
ステップ１：の処理で異常と判断したメモリ１２内の記
憶領域のデータをメモリ１２内の作業用記憶領域に移す
。The data in the storage area in the memory 12 determined to be abnormal in the process of step 1: is moved to the working storage area in the memory 12.
ステップ２：送信ｓ９を介して作業用記憶領域のデータ
に異常終了要求を示す識別情報を付加して、マイクロプ
ロセッサ１側に送信する。Step 2: Add identification information indicating an abnormal termination request to the data in the working storage area and transmit it to the microprocessor 1 via transmission s9.
ステップ３：受信部１０を介してマイクロプロセッサ１
から異常終了要求受付は完了を通知されると全処理を終
了する。Step 3: Microprocessor 1 via receiver 10
When the abnormal termination request reception is notified of completion, all processing ends.
この・とき、マイクロプロセッサ１側の動作は以下のよ
うになる。At this time, the operation on the microprocessor 1 side is as follows.
ステップ１：受信部８は、受信データをチェックし、そ
の識別情報が異常終了要求を示しているか否かの判断を
行う。Step 1: The receiving unit 8 checks the received data and determines whether the identification information indicates an abnormal termination request.
ステップ２：異常終了要求を示していれば、メモＩ７６
に記憶された異常処理プログラムを起動する。そうでな
げれば通常の処理が実行される。Step 2: If it indicates an abnormal termination request, note I76
Starts the abnormality handling program stored in the . Otherwise, normal processing is performed.
ステップ３：起動されたマイクロプロセッサ１側の異常
処理プログラムは次の順序で処理を行う。Step 3: The activated abnormality processing program on the microprocessor 1 side performs processing in the following order.
ステップ３−にマイクロプロセッサ１の実行中の処理を
中断し、このときのマイクロプロセッサ１内の全レジス
タの内容とそのときの処理に使用していたメモリ６内の
記憶領域の内容とを表示制御部２を介して表示部５に表
示する。この時点で操作者は異常が発生したことを認知
できる。In step 3-, the process being executed by the microprocessor 1 is interrupted, and the contents of all registers in the microprocessor 1 at this time and the contents of the storage area in the memory 6 used for the process at that time are controlled to be displayed. It is displayed on the display section 5 via the section 2. At this point, the operator can recognize that an abnormality has occurred.
ステップ３−２：受信部８で受信したデータを表示用に
編集してメモリ６内の作業用記憶領域に格納する。Step 3-2: The data received by the receiving unit 8 is edited for display and stored in the working storage area in the memory 6.
ステップ３−３：送信部７を介してマイクロプロセッサ
ｌｌＩＣ異常終了要求受付汁完了を通知する。Step 3-3: Notify via the transmitter 7 that the microprocessor IC has completed receiving the abnormal termination request.
ステップ３−４：キーボード４からの入力を待つ。Step 3-4: Wait for input from the keyboard 4.
ステップ３−５＝画面切り換えコマンドがキーボード４
から入力されると作業用記憶領域の内容を表示制御部２
を介して表示部５に表示する。すなわち、マイクロプロ
セッサ１１側のデータが表示される。Step 3-5 = Screen switching command is on keyboard 4
When an input is received from the control unit 2, the contents of the working storage area are displayed.
It is displayed on the display section 5 via. That is, data on the microprocessor 11 side is displayed.
ステップ３−６＝ステップ３−４に戻る。Step 3-6=Return to step 3-4.
結果、キーボード４からのコマンド入力により表示部に
マイクロプロセッサ１側のデータとマイクロプロセッサ
ｌｌ側のデータとが交互に表示される。As a result, data on the microprocessor 1 side and data on the microprocessor 11 side are alternately displayed on the display section by command input from the keyboard 4.
第３図に以上の動作の概要フローを示す。FIG. 3 shows an outline flow of the above operation.
以上の例は各マイクロプロセッサの異常゛を判断するプ
ログラムロジックにより異常が検出できた場合である。The above example is a case where an abnormality can be detected by the program logic that determines the abnormality of each microprocessor.
このプログラムロジックで異常を検出できずに１システ
ムが無応答状態になったときのデータ採取の手段として
、強制外部割込み発生機能部１５が設けである。強制外
部割込み発生機能部１５により、マイクロプロセッサＩ
ＩＫ割込みがかけられると、異常処理プログ２ムが直接
起動される。異常処理プログラムが起動されたあとの動
作は上述の場合と同様である。A forced external interrupt generation function section 15 is provided as a means for collecting data when one system becomes unresponsive because the program logic cannot detect an abnormality. The forced external interrupt generation function section 15 allows the microprocessor I
When an IK interrupt is issued, the abnormality handling program 2 is directly activated. The operation after the abnormality processing program is started is the same as in the above case.
以上の説明は、マイプロセッサｌｌ側に障害が発生した
ときを例にして行なったが、マイクロプロセッサｌ側に
異常が発生した場合も同様である。The above explanation has been made using the case where a failure occurs on the my processor 1 side as an example, but the same applies when an abnormality occurs on the microprocessor 1 side.
また、３個以上のマイクロプロセッサで構成される場合
もキーボードと表示部とを制御しているマイクロプロセ
ッサに対して他のマイクロプロセッサが異常の発生を通
知するよ５にすれば２個のマイクロプロセッサで構成さ
れた場合と同様の処理となる。In addition, even if the configuration is made up of three or more microprocessors, the other microprocessors will notify the microprocessor that controls the keyboard and display of the occurrence of an abnormality. The process is the same as when configured with .
以上、本発明には、システムに異常が発生したときに、
表示手段を持たないマイクロプロセッサ側の内部状態情
報を表示できるため異常の発生原因の調査が容易になる
という効果がある。As described above, in the present invention, when an abnormality occurs in the system,
Since internal status information on the microprocessor side, which does not have a display means, can be displayed, it is possible to easily investigate the cause of an abnormality.
また、特別の障害解析用機器をシステムに接続しなくと
も必要最低限のデータをその場で採取できるため、分散
した場所で不定期的に発生するような障害に対して有効
である。Additionally, because the minimum necessary data can be collected on the spot without the need to connect special failure analysis equipment to the system, it is effective against failures that occur irregularly in dispersed locations.
第１図は、本発明の一実施例を示すブロック図、第２図
は、通常のシステム動作を示す流れ図およ 。
び第３図は、異常発生時の各マイクロプロセッサの動作
を示す流れ図である。
図において、１・・・・・・マイクロプロセッサ、２・
・・・・・表示制御部、３・・・・・・キーボード制御
部、４・・・・・・キーボード、５・・・・・・表示部
、６・・・・・・メモリ、７・・・・・・送（！ｒ＃、
８・・・・・・受信部、９・・・・・・送信部、１０・
・・・・・受信部、１１・・・・・・マイクロプロセッ
サ、１２・・・・・・メモリ、１３・・・・・・Ｉ１０
制御部、１４・・・・・・ｌ１０ＦＩｉＩＪ御部、１５
・・・・・・強制外部割込み発生機能部。
代理人 弁理士 内 原 、 、入
°＼−一
ｚＯ
第 １ 図
裂２ 図FIG. 1 is a block diagram illustrating one embodiment of the present invention, and FIG. 2 is a flow diagram illustrating normal system operation. and FIG. 3 are flowcharts showing the operations of each microprocessor when an abnormality occurs. In the figure, 1... microprocessor, 2...
... Display control section, 3 ... Keyboard control section, 4 ... Keyboard, 5 ... Display section, 6 ... Memory, 7.・・・・・・Send (!r#,
8... Receiving section, 9... Transmitting section, 10.
...Receiving unit, 11...Microprocessor, 12...Memory, 13...I10
Control section, 14...l10FIiIJ control section, 15
...Forced external interrupt generation function block. Agent Patent Attorney Uchihara
Claims (1)
の少なくとも１つが表示手段を有する情報処理システム
において、前記各情報処理装置は、自装置内の異常を検
出する検出手段と、外部割込みの発生または該検出手段
による異常の検出に応答して起動される異常処理プログ
ラムを記憶した記憶手段と、前記異常処理プログラムを
実行する実行手段と、前記異常処理プログラムを実行す
る前記実行手段の制御に基づいて自装置内の内部状態を
示す状態情報を収集し収集した該状態情報を前記表示手
段を有する前記情報処理装置に送信する送信手段とをそ
れぞれ備え、前記状態情報を前記表示手段に表示するこ
とを特徴とする情報処理システム。In an information processing system composed of a plurality of information processing apparatuses, at least one of which has a display means, each of the information processing apparatuses has a detection means for detecting an abnormality in its own apparatus, and a detection means for detecting an abnormality in its own apparatus, and a detection means for detecting the occurrence of an external interrupt. or based on the control of a storage means storing an abnormality processing program started in response to the detection of an abnormality by the detection means, an execution means for executing the abnormality processing program, and the execution means for executing the abnormality processing program. transmitting means for collecting state information indicating an internal state within the own device and transmitting the collected state information to the information processing device having the display means, and displaying the state information on the display means. An information processing system characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19611884A JPS6175463A (en) | 1984-09-19 | 1984-09-19 | Information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19611884A JPS6175463A (en) | 1984-09-19 | 1984-09-19 | Information processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6175463A true JPS6175463A (en) | 1986-04-17 |
| JPH022180B2 JPH022180B2 (en) | 1990-01-17 |
Family
ID=16352537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19611884A Granted JPS6175463A (en) | 1984-09-19 | 1984-09-19 | Information processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175463A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0738957A2 (en) | 1995-04-18 | 1996-10-23 | Fuji Xerox Co., Ltd. | Job scheduling system for print processing |
| USRE37657E1 (en) | 1994-05-19 | 2002-04-16 | Beloit Technologies, Inc. | Support or pressure roll for a paper roll winder |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054261A (en) * | 1973-09-10 | 1975-05-13 | ||
| JPS5178153A (en) * | 1974-12-27 | 1976-07-07 | Fujitsu Ltd | |
| JPS57191757A (en) * | 1981-05-21 | 1982-11-25 | Nec Corp | Trouble reporting system for multiprocessor system |
-
1984
- 1984-09-19 JP JP19611884A patent/JPS6175463A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054261A (en) * | 1973-09-10 | 1975-05-13 | ||
| JPS5178153A (en) * | 1974-12-27 | 1976-07-07 | Fujitsu Ltd | |
| JPS57191757A (en) * | 1981-05-21 | 1982-11-25 | Nec Corp | Trouble reporting system for multiprocessor system |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE37657E1 (en) | 1994-05-19 | 2002-04-16 | Beloit Technologies, Inc. | Support or pressure roll for a paper roll winder |
| EP0738957A2 (en) | 1995-04-18 | 1996-10-23 | Fuji Xerox Co., Ltd. | Job scheduling system for print processing |
| US6213652B1 (en) | 1995-04-18 | 2001-04-10 | Fuji Xerox Co., Ltd. | Job scheduling system for print processing |
| US7148991B2 (en) | 1995-04-18 | 2006-12-12 | Fuji Xerox Co., Ltd. | Job scheduling system for print processing |
| US7630092B1 (en) | 1995-04-18 | 2009-12-08 | Fuji Xerox Co., Ltd. | Job scheduling system for print processing |
| US7884960B2 (en) | 1995-04-18 | 2011-02-08 | Fuji Xerox Co., Ltd. | Job scheduling system for print processing |
| US7978355B2 (en) | 1995-04-18 | 2011-07-12 | Fuji Xerox Co., Ltd. | Job scheduling system for print processing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022180B2 (en) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6260160B1 (en) | Remote troubleshooting of a computing device | |
| JPH01293450A (en) | Troubled device specifying system | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JPS6175463A (en) | Information processing system | |
| JPH02151926A (en) | Terminal equipment switching system | |
| JP2921105B2 (en) | Modem with condition diagnosis function | |
| US6480466B1 (en) | Terminal switching apparatus and method | |
| JP3031050B2 (en) | Fault diagnosis device | |
| JP2871920B2 (en) | Abnormality detection device for elevator control device | |
| JP2513070B2 (en) | Elevator signal transmission device | |
| JPS62105243A (en) | Recovery device for system fault | |
| KR100257162B1 (en) | Method and apparatus for supervising relative system in duplex system | |
| JPH053486A (en) | Data transmitter system | |
| JP2564982B2 (en) | General-purpose interface controller | |
| JPS60245348A (en) | Diagnosing method of transmission controlling system | |
| JPS61199133A (en) | System for diagnosing remotely computer | |
| JPH05183610A (en) | Test execution system for communication processing unit | |
| JPH0638603B2 (en) | Communication line scheduling device | |
| JPH0574257B2 (en) | ||
| JPS62173540A (en) | Maintenance system for information processing system | |
| JPH02310755A (en) | Health check system | |
| JPH04329378A (en) | Automatic test system for power source control device | |
| JPH0474246A (en) | Diagnostic system for terminal equipment | |
| JPH0130336B2 (en) | ||
| JPH01149557A (en) | Modem |