JPS6174406A - Differential amplifier circuit - Google Patents

Differential amplifier circuit

Info

Publication number
JPS6174406A
JPS6174406A JP59197311A JP19731184A JPS6174406A JP S6174406 A JPS6174406 A JP S6174406A JP 59197311 A JP59197311 A JP 59197311A JP 19731184 A JP19731184 A JP 19731184A JP S6174406 A JPS6174406 A JP S6174406A
Authority
JP
Japan
Prior art keywords
transistor
collector
transistors
voltage
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59197311A
Other languages
Japanese (ja)
Inventor
Yoshitomo Ueno
上野 良友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59197311A priority Critical patent/JPS6174406A/en
Publication of JPS6174406A publication Critical patent/JPS6174406A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To attain ease of setting of a bias to the next stage and to obtain a large amplification factor by constituting a differential output type differential amplifier circuit through the combination of two active load circuits comprising current mirror circuits n opposite direction substantially. CONSTITUTION:When a positive input signal is fed to a transistor (TR) 11, a collector voltage Vc1 of the TR11 is dropped, a collector voltage Vc2 of a TR12, resulting that the forward voltage drop VF1 of a TR16 is increased and a forward voltage drop VF2 of a TR18 is reduced. Then since a collector-emitter voltage VCE of a TR17 whose base is common to that of the TR16 is decreased, the voltage VF2 of the TR18 is decreased further and a collector-emitter voltage VCE of the TR19 is increased conversely, then the voltage Vc1 of the TR11 is decreased further. The gain is increased by forming a current mirror circuit while adding the TRs17, 19 to the TRs 16, 18. Then the bias current of the next stage is set by the TR16, 18 of diode connection connected to the collector of the TR11, 12 so as to obtain stable operation.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばモノリシックIC化する場合等に用い
て好適な差動増幅回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a differential amplifier circuit suitable for use, for example, in the case of fabricating a monolithic IC.

〔従来の技術〕[Conventional technology]

斯の種差動増幅回路としては、従来種々のものが提案さ
れているが、第9図〜第11図もその一例である。すな
わち、第9図において、差動増幅器を構成するトランジ
スタ(1) 、 (21を設け、これらトランジスタの
各ベースを入力端子+31 、 (4) K接続し、各
エミッタを共通接続し、定電流源(5)を介して負の電
源端子−VIJに接続する。またトランジスタ(1)。
Various types of differential amplifier circuits have been proposed in the past, and the ones shown in FIGS. 9 to 11 are examples thereof. That is, in FIG. 9, transistors (1) and (21) constituting a differential amplifier are provided, the bases of these transistors are connected to the input terminals +31 and (4)K, their emitters are commonly connected, and a constant current source is connected. (5) is connected to the negative power supply terminal -VIJ through the transistor (1).

(2)の各コレクタを夫々ダイオード接続構成とされた
トランジスタ+61 、 f力を介して正の電源端子+
VCCに接続する。そしてトランジスタ(1)及び(2
)のコレクタ側より夫々出力端子(81、(91を取り
出す。
The collectors of (2) are respectively connected to the positive power supply terminal +61 through the transistor +61 having a diode-connected configuration, and the f-power.
Connect to VCC. and transistors (1) and (2
Output terminals (81 and (91) are taken out from the collector side of ), respectively.

また、IEIO図においては、差動増幅器を構成するト
ランジスタ(11、(21の各コレクタを夫々抵抗器α
α、αυを介して正の電源端子+VCCK接続し、トラ
ンジスタ(1) 、 +21のコレクタ側より出力端子
(8)。
In the IEIO diagram, the collectors of transistors (11 and (21) constituting the differential amplifier are connected to resistors α, respectively.
Connect the positive power supply terminal +VCCK through α and αυ, and output terminal (8) from the collector side of transistors (1) and +21.

(9)を取り出すようKする。K to take out (9).

ところが、第9図の場合、次段との直結には向いている
が利得が大きくとれないという欠点があシ1、一方第1
0図の場合は、利得は一応充分にとれるが抵抗負荷のた
めに次段との直結化が難しく、プッシュプル構成の出力
段を簡単に直結化できないという欠点がある。そこでこ
れらの両者の利点をもつものとして、第11図のような
ものが考えられる。すなわち、第11図において、トラ
ンジスタ(1) 、 +21の各コレクタ側に夫々設け
られたダイオード接続構成のトランジスタ(6) 、 
(7)のベース同士を相互接続し、その共通接続点を夫
々抵抗器(101、αDを介してトランジスタ(6) 
、 (71の各コレクタ側に接続するものである。
However, in the case of Fig. 9, although it is suitable for direct connection with the next stage, it has the disadvantage of not being able to obtain a large gain.
In the case of FIG. 0, the gain can be sufficiently obtained, but it is difficult to connect directly to the next stage due to the resistive load, and there is a drawback that the output stage of the push-pull configuration cannot be easily connected directly. Therefore, a device as shown in FIG. 11 can be considered as having both of these advantages. That is, in FIG. 11, transistors (1), transistors (6) with diode connection configuration provided on the collector sides of +21,
The bases of (7) are interconnected, and the common connection point is connected to the transistor (6) via the resistor (101 and αD).
, (connected to each collector side of 71).

このようにしてこの回路の場合、利得が大きくとれ且つ
次段の直結が容易である。ところがこの回路の場合、大
きな利得を得るためには抵抗器aα。
In this way, this circuit can provide a large gain and can be easily connected directly to the next stage. However, in the case of this circuit, in order to obtain a large gain, the resistor aα is required.

(illの抵抗値として数百にΩ以上が必要となり、従
ってモノリシックIC化する上で精度の高い高抵抗は大
きな面積を必要とするためIC化した場合に高価になる
という不都合があった。
(Ill requires a resistance value of several hundred ohms or more, and therefore, when fabricated into a monolithic IC, a highly accurate high resistance requires a large area, resulting in an inconvenience that it becomes expensive when fabricated into an IC.

また、上述の第9図〜第11図の回路に言えることであ
るが、利得を大きくするためには、定電流源(5)の電
流を太くすればよいが、しかじ差動増幅器を構成してい
るトランジスタ(1) 、 +21のペース電流が増加
するために多段の直結回路を構成する時には不利となシ
且つコレクタ電流としての消費電流が増加するという不
都合も有る。
Also, as can be said of the circuits shown in FIGS. 9 to 11 above, in order to increase the gain, it is sufficient to increase the current of the constant current source (5); Since the pace current of the transistors (1) and +21 increases, this is disadvantageous when constructing a multi-stage directly connected circuit, and there is also the disadvantage that current consumption as a collector current increases.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この発明は斯る点に鑑みてなされたもので、構成簡単に
してIC化が可能で、%に低電圧駆動の際に好適な差動
増幅回路を提供するものである。
The present invention has been made in view of these points, and provides a differential amplifier circuit that has a simple structure, can be integrated into an IC, and is suitable for extremely low voltage driving.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は差動増幅器を構成する第1及び第2のトラン
ジスタαυ、α2と、これらのトランジスタαυ、az
の主電極すなわちコレクタ側に夫々接続され、カレント
ミラー回路を構成する第1のダイオードとしてのトラン
ジスタαeと第3のトランジスタαD及び第2のダイオ
ードとしてのトランジスタa&と第4のトランジスタσ
9とを備え、第1及び第4のトランジスタan 、 a
tiの主電極すなわちコレクタ側より第1の出力を取り
出し、第2及び第3のトランジスタa’a 、 anの
主電極すなわちコレクタ側より第2の出力を取り出すよ
うに構成している。
This invention relates to first and second transistors αυ, α2 constituting a differential amplifier, and these transistors αυ, az
A transistor αe and a third transistor αD as a first diode, a transistor a& as a second diode, and a fourth transistor σ are connected to the main electrode or collector side of the transistor and constitute a current mirror circuit.
9, the first and fourth transistors an, a
The first output is taken out from the main electrode or collector side of the transistor ti, and the second output is taken out from the main electrode or collector side of the second and third transistors a'a and an.

〔作用〕[Effect]

差動増幅器を構成するトランジスタαB、a2のペース
に差動入力信号を供給し、トランジスタαυのコレクタ
側よりトランジスタα11 、 (19の増幅率とトラ
ンジスタaeの動作抵抗に実質的に依存した大きな利得
の第1の出力を取り出し、一方のトランジスタα2のコ
レクタ側よりトランノスタuz 、 (17)の増幅率
とトランジスタαεの動作抵抗に実質的に依存した大き
な利得の第2の出力を取り出す。この際に第1の出力が
供給される次段のバイアス電流は、トランジスタαυの
コレクタ側に設けられたダイオード接続のトランジスタ
止の順方向降下電圧によって実質的に決定され、一方第
2の出力が供給される次段のバイアス電流は、トランジ
スタα2のコレクタ側に設けられたダイオード接続のト
ランジスタαgの頭方向降下電圧によって実質的に決定
される。りまりこれによってダイオード負荷の特徴であ
る次段に対するバイアスの設定、が容易であることと能
動負荷の特徴である大きな増幅度が得られることの両者
を併せもったプッシュプル型の差動増幅回路が構成され
る。
A differential input signal is supplied to the transistors αB and a2 that constitute the differential amplifier, and from the collector side of the transistor αυ, the transistors α11 and (19) have a large gain that substantially depends on the amplification factor and the operating resistance of the transistor ae. The first output is taken out, and a second output with a large gain that substantially depends on the amplification factor of the transnostar uz, (17) and the operating resistance of the transistor αε is taken out from the collector side of one transistor α2. The bias current of the next stage to which the first output is supplied is substantially determined by the forward drop voltage of the diode-connected transistor stop provided on the collector side of the transistor αυ, while the bias current of the next stage to which the second output is supplied is The bias current of the stage is substantially determined by the voltage drop in the head direction of the diode-connected transistor αg provided on the collector side of the transistor α2.This sets the bias for the next stage, which is a characteristic of a diode load. A push-pull differential amplifier circuit is constructed, which has both the ease of operation and the ability to obtain a large amplification degree, which is a characteristic of active loads.

〔実施例〕〔Example〕

以下、この発明の一実施例を第1図〜第8図に基づいて
詳しく説明する。
Hereinafter, one embodiment of the present invention will be described in detail based on FIGS. 1 to 8.

第1図はこの発明の基本回路を示すもので、同図におい
て、差動増幅器を構成する第1及び第2のトランジスタ
α1) 、 f1?Jを設け、これらのトランジスタ(
Ill 、 a’aの各ペースを入力端子(13、(1
41に接続し、各エミッタを共通接続して定電流源α9
を介して負の電源端子−VEEに接続する。またトラン
ジスタαυのコレクタ側を第1のダイオードとしてのト
ランジスタαeのコレクターエミッタを介して正の電源
端子子VCCに接続する。そして、トランジスタaeの
ペース−コレクタは相互接続する。つまリドラン・ゾス
タαeはダイオードとして使用される。またこのトラン
ジスタ161に対応して第・3のトランジスタαηを設
け、両トランジスタの各ペースを相互接続する。トラン
ジスタ(Inのエミッタを正の電源端子+ VCCti
c接続し、そのコレクタをトランジスタa2のコレクタ
側に接続する。つま)、トランジスタα61 、 an
によってカレントミラー回路を構成している。
FIG. 1 shows the basic circuit of the present invention, and in the same figure, first and second transistors α1) and f1? that constitute a differential amplifier are connected to each other. J and these transistors (
Each pace of Ill, a'a is input to the input terminal (13, (1
41, and connect each emitter in common to create a constant current source α9.
Connect to the negative power supply terminal -VEE via. Further, the collector side of the transistor αυ is connected to the positive power supply terminal VCC via the collector emitter of the transistor αe serving as a first diode. The pace-collector of transistor ae is then interconnected. In other words, Ridran Zosta αe is used as a diode. Further, a third transistor αη is provided corresponding to this transistor 161, and the respective paces of both transistors are interconnected. Connect the emitter of the transistor (In to the positive power supply terminal + VCCti
c connection, and its collector is connected to the collector side of transistor a2. ), transistor α61, an
This constitutes a current mirror circuit.

またトランジスタ(1zのコレクタ側を第2のダイオー
ドとしてのトランジスタa8のコレクターエミッタを介
して正の電源端子+vcc K接続し、このトランジス
タαaのペース−コレクタを相互接続する。つま)、ト
ランジスタUはダイオードとじて使用される。またこの
トランジスタαgに対応して第4のトランジスタ(19
を設け、両トランジスタの各ペースを相互接続する。ト
ランジスタσ9のエミッタを正の電源端子+vcc K
接続し、そのコレクタをトランジスタαυのコレクタ側
に接続する。つまシ、トランジスタa&、σ9は上述と
は別のカレントミラー回路を構成している。そしてトラ
ンジスタaυ、(C9の各コレクタの共通接続点より出
力端子醸を取り出し、一方トランジスタα2.αηの各
コレクタの共通接続点より出力端子Q1Jを取り出す。
In addition, the collector side of the transistor (1z is connected to the positive power supply terminal +VCC K via the collector emitter of the transistor a8 as a second diode, and the pace and collector of this transistor αa are interconnected), and the transistor U is a diode. It is used as a closure. Also, a fourth transistor (19
and interconnect each pace of both transistors. Connect the emitter of transistor σ9 to the positive power supply terminal +vcc K
and its collector is connected to the collector side of the transistor αυ. The knob, transistors a&, and σ9 constitute a current mirror circuit different from the one described above. Then, the output terminal Q1J is taken out from the common connection point between the collectors of the transistors aυ and (C9), and the output terminal Q1J is taken out from the common connection point between the collectors of the transistors α2 and αη.

いま、無信号時のトランジスタσυ、σ2の各コレクタ
電圧をVCl + ”C2、各コレクタ電流をIC1l
IC2、トランジスタαG−α9のエミッタ側に流れ込
む電流を11.■z、■3.工4、定電流源α9を流れ
る電流をIIとすると、ICI = IC2・ICI 
+ IC2= IEとなシ、更にIc1= IllI4
 * Icz = I2+ C3テアル。
Now, the collector voltage of the transistors συ and σ2 when there is no signal is VCl + "C2, and the collector current of each transistor is IC1l.
11. The current flowing into the emitter side of IC2 and transistor αG-α9. ■z, ■3. Step 4. If the current flowing through constant current source α9 is II, then ICI = IC2・ICI
+ IC2= IE and Nasi, further Ic1= IllI4
* Icz = I2+ C3 theal.

そして、トランジスタ(161と復η、αυとαjは夫
々カレントミラー回路を構成しているのでIt ” I
2 * l3=I4の関係にある。このような状態にお
いてトランCI ノスタ(Leの順方向降下電圧VF1は  で決定され
、C2 トランジスタαεの順方向降下電圧VF2は−2−で決
定される。
Since the transistors (161 and η, αυ and αj each constitute a current mirror circuit, It ” I
The relationship is 2*l3=I4. In such a state, the forward drop voltage VF1 of the transformer CI nostar (Le) is determined by , and the forward drop voltage VF2 of the C2 transistor αε is determined by −2−.

次に差動増幅器を構成するトランジスタの一方、例えば
トランジスタ(IIIK成る正の入力信号が供給される
と、トランジスタαDがオンし、トランジスタazがオ
フとなる。これによってトランジスタαJのコレクタ電
圧Vc1は低下し、トランジスタ(1zのコレクタ電圧
VC2は上昇する。この結果トランジスタαθの順方向
降下電圧VFIは大きくなり、トランジスタα&の順方
向降下電圧VF2は小さくなる。
Next, when a positive input signal from one of the transistors constituting the differential amplifier, for example transistor (IIIK), is supplied, transistor αD turns on and transistor az turns off. As a result, the collector voltage Vc1 of transistor αJ decreases. However, the collector voltage VC2 of the transistor (1z) increases. As a result, the forward voltage drop VFI of the transistor αθ increases, and the forward voltage drop VF2 of the transistor α& decreases.

そして、トランジスタ(161とペース同士が相互接続
されているトラン・ゾスタ卸のコレクターエミッタ間型
圧VCEが減少するので、トランジスタ(18の順方向
降下電圧vF2は更に小さくなシ、トランジスタαaと
ペース同士が相互接続されているトランジスタ(1!J
のコレクターエミッタ間電圧VCEは逆に犬キくするの
で、トランジスタαBのコレクタ電圧は更に低下される
。このようにトランジスタ(161、(18+のダイオ
ード負荷のときよりもトランジスタαη。
Then, since the collector-emitter voltage VCE of the transistor (161) and the pace are interconnected decreases, the forward drop voltage vF2 of the transistor (18) becomes even smaller. are interconnected transistors (1!J
On the contrary, the collector-emitter voltage VCE increases, so the collector voltage of the transistor αB is further reduced. In this way, the transistor αη than when the transistor (161, (18+) diode load.

tl!Jを夫々追加してカレントミラー回路構成とする
ことにより、入力信号によるトランジスタσu 、 (
1zのコレクタ電位の変化を太き(することができる。
tl! By adding J to create a current mirror circuit configuration, the transistors σu, (
It is possible to increase the change in the collector potential of 1z.

つまり、大きな利得を得ることができる。これによって
利得の大きな差動出力をもった差動増幅回路が構成され
る。
In other words, a large gain can be obtained. As a result, a differential amplifier circuit having a differential output with a large gain is constructed.

なお、この第1図の回路は、第2図Aに示すトランジス
タ(111、α2からなる差動増幅器と、トランジスタ
(18,任Sかもなるカレントミラー回路の回路と、第
2図Bに示すトランジスタα1) 、 (13からなる
差動増幅器と、トランジスタαB、1つからなるカレン
トミラー回路からなる回路とを夫々カレントミラー回路
を構成しているダイオード接続側が重ならないようにし
て両者を合体したものと等価でおる。
The circuit of FIG. 1 consists of a differential amplifier consisting of transistors (111 and α2) shown in FIG. 2A, a current mirror circuit consisting of transistors (18 and S), and a transistor shown in FIG. 2B. α1) , (A circuit consisting of a differential amplifier consisting of 13 elements and a current mirror circuit consisting of one transistor αB is combined by making sure that the diode connection sides that make up the current mirror circuit do not overlap. They are equivalent.

これによ)素子数の増加は合体前より2素子にとどま)
、それにも拘らず従来知られている差動出力を有する差
動アンプ形式、すなわち第9図〜第11図のような差動
増幅回路のいずれよりも大きな利得と安定度を同一のエ
ミッタ電流で得ることができる。す°なわち、第1図の
場合には利得は、入力信号の一方の半サイクルではトラ
ンジスタaD。
As a result, the increase in the number of elements remains at 2 compared to before the combination)
Despite this, it is possible to achieve greater gain and stability with the same emitter current than any of the conventionally known differential amplifier types with differential outputs, that is, the differential amplifier circuits shown in Figures 9 to 11. Obtainable. That is, in the case of FIG. 1, the gain is that of transistor aD during one half cycle of the input signal.

α9の増幅率とトランジスタaeの動作抵抗により、ま
た入力信号の他方の半サイクルではトランジスタα2.
αDの増幅率とトランジスタa&の動作抵抗により決定
される。また、トランジスタan 、 a’aのコレク
タ側に夫々挿入されたダイオード接続のトランジスタ(
Lθ、0gにより次段のバイアス電流が設定されるので
、これにより安定した動作が得られる。
Due to the amplification factor of α9 and the operating resistance of transistor ae, and in the other half cycle of the input signal, transistor α2.
It is determined by the amplification factor of αD and the operating resistance of transistor a&. In addition, diode-connected transistors (
Since the bias current of the next stage is set by Lθ and 0g, stable operation can be obtained.

因みに、第2図AまたはBのようにトランジスタ011
とσ9又は0zとαηの各コレクタが接続された点より
次段に出力を取り出すと、そのコレクタ側における電流
は変化するので次段のバイアス電流を設定することが不
可能であるが、第1図の場合にはダイオード接続のトラ
ンジスタti61.σaの順方向降下電圧によって次段
のトランジスタのペース−エミッタ間電圧が決定され、
これによってバイアス電流が設定されるので次段のバイ
アスを決定することができる。つまり、次段に配される
出力段のバイアスを実質的に調整することができるわけ
である。
Incidentally, as shown in FIG. 2A or B, the transistor 011
If the output is taken out to the next stage from the point where the collectors of σ9 or 0z and αη are connected, the current on the collector side will change, so it is impossible to set the bias current of the next stage. In the case of the figure, the diode-connected transistor ti61. The forward drop voltage of σa determines the pace-emitter voltage of the next stage transistor,
Since the bias current is thereby set, the bias for the next stage can be determined. In other words, it is possible to substantially adjust the bias of the next output stage.

尚、この場合に定電流源151としての電流は通常のア
ンプでは200μA位であるがこの場合には、20μA
程度とかなり小さいものとされる。因み罠この第1図の
回路で大きな電流を流すと、ダイオード接続のトランジ
スタ116+ 、 uにおけるみかけ上の抵抗値が下が
り、利得が稼けな(なるので高電圧駆動は不可能である
。つまシ、この回路は低重圧駆動に適しているわけであ
る。
In this case, the current as the constant current source 151 is about 200 μA in a normal amplifier, but in this case, the current is about 20 μA.
It is considered to be quite small. Incidentally, when a large current flows through the circuit shown in Figure 1, the apparent resistance value of the diode-connected transistors 116+ and u decreases, making it impossible to obtain any gain (this makes high voltage drive impossible. This circuit is suitable for low-pressure driving.

第3図はこの発明の他の実施例を示すもので、本実施例
ではダイオード接続のトランジスタ(161。
FIG. 3 shows another embodiment of the present invention, in which a diode-connected transistor (161) is used.

aSの各エミッタ側に夫々直列接続の抵抗器■、I21
1及び器、(ハ)を設け、これらの抵抗器の接続点を夫
夫カレントミラー回路を構成する他方のトランジスタσ
n、α9のエミッタ側に接続した場合である。
Resistors connected in series on each emitter side of aS, I21
A resistor 1 and a resistor (c) are provided, and the connection point of these resistors is connected to the other transistor σ constituting the current mirror circuit.
This is the case where it is connected to the emitter side of α9.

この場合に抵抗器■、■及びCD、123)は同じ値と
され、また抵抗器■、 <21)の関係はその抵抗値を
R1゜R2とすると0.I X R2≧R1)Oとされ
る。この回路では利得は実質的に抵抗器■、I21)K
よって決定され、これ等の抵抗器を挿入することにより
ダイオードとしてのトランジスタae、 aSの順方向
降下電圧が能動素子であるトランジスタaの、α9の順
方向降下電圧より上昇してトランジスタaη、(1gの
コレクタ側の電流を大きくすることができるので、それ
だけ利得を上げることができる。
In this case, resistors ■, ■ and CD, 123) have the same value, and the relationship of resistor ■, <21) is 0. I X R2≧R1)O. In this circuit, the gain is essentially the resistor ■, I21)K
By inserting these resistors, the forward voltage drop of the transistors ae and aS as diodes increases from the forward voltage drop of α9 of the transistor a, which is an active element, and the voltage of the transistor aη, (1g Since the current on the collector side can be increased, the gain can be increased accordingly.

第4図は更にこの発明の他の実施例を示すもので、本実
施例では、トランジスタ(161、αη、l)”(18
1゜09の共通接続された各エミッタと正の電源端子+
VCCとの間に夫々抵抗器24) 、(ホ)を挿入した
場合である。尚、このとき抵抗器(2)、(至)は等価
なものが使用される。そして異なる電流を流したいとき
は、抵抗器124) 、 ’Ill!!19の値を変え
るようにしてもよい。
FIG. 4 shows another embodiment of the present invention. In this embodiment, the transistor (161, αη, l)" (18
1゜09 commonly connected emitters and positive power supply terminal +
This is a case where resistors 24) and (e) are inserted between the VCC and VCC. Incidentally, at this time, equivalent resistors (2) and (to) are used. And when you want a different current to flow, resistor 124), 'Ill! ! The value of 19 may be changed.

第5図は更にこの発明の他の実施例を示すもので、この
場合にはトランジスタα印、αη、a&、αjの各エミ
ッタと正の電源端子+■ccとの間に夫々抵抗器(イ)
、@、@、e23を挿入した場合である。この場合には
抵抗器(ハ)と弼は等しく、また抵抗器(5)。
FIG. 5 shows another embodiment of the present invention, in which resistors (I) are connected between the emitters of the transistors α, αη, a&, αj and the positive power terminal )
, @, @, and e23 are inserted. In this case, resistor (c) and 弼 are equal, and resistor (5).

■の抵抗値も等しく、そして抵抗器(イ)と(5)の抵
抗値が等し7いか、または抵抗器(イ)の抵抗値をR3
、抵抗器−の抵抗値をR4とすると、0.9 X R3
≧R4とされる。この場合には抵抗器(イ)と(5)及
び例と凶の値を考慮すると、第3図と同様の理由からそ
の利得を上げることができ、また利得の調整も容易であ
る。
The resistance values of (2) are also equal, and the resistance values of resistors (a) and (5) are equal to 7, or the resistance value of resistor (a) is set to R3.
, if the resistance value of the resistor is R4, then 0.9 x R3
≧R4. In this case, if the values of resistors (a) and (5) and the values of the resistors (a) and (b) are considered, the gain can be increased for the same reason as in FIG. 3, and the gain can be easily adjusted.

第6図は更にこの発明の他の実施例を示すもので、トラ
ンジスタαθ、αSのエミッタ側に抵抗器(7)。
FIG. 6 shows another embodiment of the invention, in which a resistor (7) is provided on the emitter side of the transistors αθ and αS.

(311を挿入すると共に別な定電流源cz 、 C(
3)をトランジスタ(111、α2のコレクタ側すなわ
ちダイオード0接続のトランジスタ(161、α&のコ
レクタ側に挿入する。
(Inserting 311 and adding another constant current source cz, C(
3) is inserted on the collector side of the transistor (111, α2), that is, on the collector side of the diode 0-connected transistor (161, α&).

これ等の定電流源OZ 、 aを挿入したのは1次のよ
うな理由からである。すなわち、これ等の定電流源Oa
 、缶が無い場合を考えると、差動増幅器を構成するト
ランジスタαυ、 a’aに流れる電流、つまりそのコ
レクタ側に接続されたダイオード接続のトランジスタI
ie 、α&を流れる電流によって次段のバイアス電流
は決定される。従って必然的に次段の出力は、このダイ
オード接続のトランジスタαe。
The reason for inserting these constant current sources OZ and a is as follows. That is, these constant current sources Oa
, considering the case where there is no can, the current flowing through the transistors αυ and a'a that constitute the differential amplifier, that is, the diode-connected transistor I connected to its collector side.
The bias current of the next stage is determined by the current flowing through ie and α&. Therefore, the output of the next stage is necessarily this diode-connected transistor αe.

aSを流れる電流によって実質的に決定される。そこで
次段の出力を大きくするために別な定電流源ez 、 
caを設け、これ忙よって電流を引張シ込んでダイオー
ド接続のトランジスタ(1e、α♂を流れる電流を増大
させ、これによってダイオード接続のトランジスタ(L
fij 、 f13における電圧降下分を増大させるこ
とにより、次段のバイアス電流を増大させ出力を大きく
するようにしたわけである。従ってこの回路の場合は、
高い利得が得られると共に任意のバイアス電圧をも取る
ことができる。尚、この場合には抵抗器(至)、 I3
1+の値は等(7い値とされ、また定電流源Q2 、 
C33+の電流は等しいものが使用される。
is substantially determined by the current flowing through aS. Therefore, in order to increase the output of the next stage, another constant current source ez,
ca is provided, and the current is pumped in to increase the current flowing through the diode-connected transistors (1e, α♂, which causes the diode-connected transistors (L
By increasing the voltage drop at fij and f13, the bias current of the next stage is increased and the output is increased. Therefore, for this circuit,
High gain can be obtained and any bias voltage can be used. In addition, in this case, the resistor (to), I3
The value of 1+ is equal to (7), and the constant current source Q2,
The same current is used for C33+.

第7図はこの発明の更に他の実施例を示すもので、この
場合には、ダイオード接続のトランジスタn61. a
Fjのペース側に夫々抵抗器G4J 、 iを挿入した
場合である。これ等の抵抗器(2)、(至)を挿入する
ことによりペース電圧が上がり、出力端子eυ、■に得
られる電圧を上げることができる。尚、この場合抵抗器
(財)、(至)は等しい値のものが用いられる。
FIG. 7 shows yet another embodiment of the invention, in which diode-connected transistors n61. a
This is the case where resistors G4J and i are inserted on the pace side of Fj, respectively. By inserting these resistors (2) and (2), the pace voltage increases, and the voltage obtained at the output terminals eυ and (2) can be increased. In this case, resistors of equal value are used.

第8図は利得を測定する具体的な回路の一例を示すもの
で、入力端子a3とアース間に抵抗器(至)と直流電源
Gηを接続する。この抵抗器(ト)の抵抗値は10にΩ
、直流電源(371の電圧は1.5vとする。またこれ
らと並列に直列接続のコンデンサ(至)及び信号源C3
1を接続する。この場合の信号源(至)の周波数は、例
えば315 Hzとする。また定電流源(151には電
流20μAを流すものとする。更に入力端子α拗とアー
ス間K 1000μFのコンデンサ4Gを接続し、これ
と並列に47にΩの抵抗器(411と電圧計□□□を接
続する。
FIG. 8 shows an example of a specific circuit for measuring the gain, in which a resistor (to) and a DC power supply Gη are connected between the input terminal a3 and the ground. The resistance value of this resistor (G) is 10Ω
, the voltage of the DC power supply (371 is 1.5V), and the capacitor (to) connected in series in parallel with these and the signal source C3.
Connect 1. The frequency of the signal source in this case is, for example, 315 Hz. In addition, a current of 20 μA is passed through the constant current source (151). Furthermore, a 1000 μF capacitor 4G is connected between the input terminal α and the ground, and a Ω resistor (411 and a voltmeter □□ Connect □.

また、出力端子■、(2υに、次段を構成するトランジ
スタi43 、 (441の各ペースを夫々接続し、こ
し等のトランジスタ(ハ)、(4滲の各エミッタを正の
電源端子+ VCCに接続し、各コレクタを夫々トラン
ジスタ(4E9 、 (46Jのコレクターエミッタを
介してアース側に接続する。トランジスタ(46)はダ
イオード接続構成とされている。そして破線で囲った部
分に夫々の回路を挿入して測定するようにする。なお、
第8図では第1図の回路が挿入された場合を示している
In addition, connect the transistors i43 and (441) constituting the next stage to the output terminals ■ and (2υ), and connect the emitters of the transistors (c) and (4) to the positive power supply terminal + VCC. Connect each collector to the ground side through the collector emitter of the transistor (4E9, (46J).The transistor (46) has a diode connection configuration.Then, insert each circuit into the part surrounded by the broken line. Then, measure the
FIG. 8 shows a case where the circuit of FIG. 1 is inserted.

その測積果を次の第1表及び第2表に示す。The measurement results are shown in Tables 1 and 2 below.

第1表     第2表 上記第1表からもわかるように、従来回路である第9図
の場合、  25.5dBの利得しかなく、そこで第1
0図の如く抵抗負荷とすると51.5dBの利得を得ら
れるが、しかしこの場合出力段(次段)K流れる電流が
不安定で実用にならない。
Table 1 Table 2 As can be seen from Table 1 above, in the case of the conventional circuit shown in Figure 9, there is only a gain of 25.5 dB, so the first
If a resistive load is used as shown in Figure 0, a gain of 51.5 dB can be obtained, but in this case, the current flowing through the output stage (next stage) K is unstable and is not practical.

また、これ等の欠点を解決した第11図の場合、抵抗器
aCfi 、 (11)(7)値ヲ100KQ トーj
ルト5.3.3dB、 510にΩとすると59.4d
Bで大きな利得は得られるが、抵抗器t101.αBの
値を大きくする必要があるので実用的でなく、特にモノ
リシックIC化を考えた場合大きな面積を要し、また高
価となシ、実用にならない。
In addition, in the case of Fig. 11 which solves these drawbacks, the resistor aCfi, (11) (7) value is 100KQ toj
Root 5.3.3dB, 59.4d when set to 510Ω
Although a large gain can be obtained with resistor t101. Since it is necessary to increase the value of αB, it is not practical, and especially when monolithic IC is considered, it requires a large area and is expensive, so it is not practical.

一方、第2表からもわかるようK、この発明に係る第1
図の場合簡単な回路構成にも拘らず53.5dBの利得
が得られている。また、第2図及び第4図のように、ダ
イオード接続のトランジスタαG。
On the other hand, as can be seen from Table 2, K, the first
In the case shown in the figure, a gain of 53.5 dB is obtained despite the simple circuit configuration. Also, as shown in FIGS. 2 and 4, a diode-connected transistor αG.

fi8)と、これ等と夫々対を成すトランジスタαn、
σ9との間に抵抗器により比をつけることにより、基本
回路である第1図の場合より約10dB利得が増大して
いることがわかる。
fi8) and transistors αn, which form a pair with these, respectively.
It can be seen that by creating a ratio between σ9 and σ9 using a resistor, the gain is increased by about 10 dB compared to the basic circuit shown in FIG.

また、第11図で100組の場合に比べて、第3図の場
合はICチップ上に占める面積は少ないにも拘らず、利
得は約10dB以上も大きくなる結果が得られた。
Moreover, compared to the case of 100 sets in FIG. 11, the gain in the case of FIG. 3 was increased by about 10 dB or more even though the area occupied on the IC chip was smaller.

〔発明の効果〕〔Effect of the invention〕

上述のごとくこの発明によれば、従来シングル出力であ
ったカレントミラー回路による能動負荷回路2つを逆向
きに実質的に組合わせて1つの差動出力型の差動増幅回
路を構成したので、ダイオード負荷の特徴である次段に
対するバイアスの設定が容易になると共に、能動負荷の
特徴である大きな増幅度を併せもつことが可能になる。
As described above, according to the present invention, one differential output type differential amplifier circuit is constructed by substantially combining two active load circuits using current mirror circuits, which conventionally had single outputs, in opposite directions. It becomes easy to set the bias for the next stage, which is a feature of a diode load, and it also becomes possible to have a large amplification factor, which is a feature of an active load.

また第6図の実施例のように別途定電流源を設け、その
電流を変えることにより、次段に配される出力段のバイ
アス電流を自由に調節することが可能となる。尚、この
定電流源によって出力段のバイアスを調整できるのは、
その他の回路の場合も同様に適用可能である。
Further, as in the embodiment shown in FIG. 6, by separately providing a constant current source and changing its current, it becomes possible to freely adjust the bias current of the output stage disposed at the next stage. The bias of the output stage can be adjusted using this constant current source.
The invention is similarly applicable to other circuits.

【図面の簡単な説明】 第1図はこの発明の一実施例を示す接続図、第2図はこ
の発明の説明に供するための接続図、第3図〜第7図は
夫々この発明の他の実施例を示す接続図、第8図は利得
を測定するための回路構成図、第9図〜第11図は夫々
従来回路の一例を示す接続図である。 αB、α2は差動増幅器を構成するトランジスタ、+t
e 、αη及びα8) 、 (I9はカレントミラー回
路を構成するトランジスタ、α9は定電流源である。 第1図 第3図 第4図 11へ                      
  1tへ第5図 第6図 第7図 第8図 第9図     第10図
[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a connection diagram showing one embodiment of the present invention, Fig. 2 is a connection diagram for explaining the invention, and Figs. FIG. 8 is a circuit configuration diagram for measuring gain, and FIGS. 9 to 11 are connection diagrams each showing an example of a conventional circuit. αB, α2 are transistors forming a differential amplifier, +t
e, αη and α8), (I9 is a transistor that constitutes a current mirror circuit, α9 is a constant current source. Go to Figure 1, Figure 3, Figure 4, and Figure 11)
To 1tFigure 5Figure 6Figure 7Figure 8Figure 9Figure 10

Claims (1)

【特許請求の範囲】 1、差動増幅器を構成する第1及び第2のトランジスタ
と、該トランジスタの主電極に夫々接続されカレントミ
ラー回路を構成する第1のダイオードと第3のトランジ
スタ及び第2のダイオードと第4のトランジスタとを備
え、上記第1及び第4のトランジスタの主電極より第1
の出力を取り出すと共に上記第2及び第3のトランジス
タの主電極より第2の出力を取り出すようにしたことを
特徴とする差動増幅回路。 2、カレントミラー回路は第1のダイオードと第3のト
ランジスタの主電極及び第2のダイオードと第4のトラ
ンジスタの主電極に夫々接続された第1及び第2の抵抗
器を有する特許請求の範囲第1項記載の差動増幅回路。 3、カレントミラー回路は第1のダイオードの主電極及
び第2のダイオードの主電極に夫々接続された第3及び
第4の抵抗器を有する特許請求の範囲第1項記載の差動
増幅回路。 4、カレントミラー回路は第1のダイオードの主電極及
び第2のダイオードの主電極に夫々直列接続された第5
と第6の抵抗器及び第7と第8の抵抗器を有し、第5と
第6の抵抗器の接続点が第3のトランジスタの主電極に
接続され第7と第8の抵抗器の接続点が第4のトランジ
スタの主電極に接続されてなる特許請求の範囲第1項記
載の差動増幅回路。
[Claims] 1. First and second transistors forming a differential amplifier, a first diode, a third transistor, and a second transistor connected to the main electrodes of the transistors and forming a current mirror circuit, respectively. a diode and a fourth transistor, and a first
What is claimed is: 1. A differential amplifier circuit, wherein the output of the differential amplifier circuit is taken out from the main electrodes of the second and third transistors, and the second output is taken out from the main electrodes of the second and third transistors. 2. Claims in which the current mirror circuit has first and second resistors connected to the first diode and the main electrodes of the third transistor, and the second diode and the main electrodes of the fourth transistor, respectively. The differential amplifier circuit according to item 1. 3. The differential amplifier circuit according to claim 1, wherein the current mirror circuit has third and fourth resistors connected to the main electrode of the first diode and the main electrode of the second diode, respectively. 4. The current mirror circuit has a fifth diode connected in series to the main electrode of the first diode and the main electrode of the second diode, respectively.
and a sixth resistor, and a seventh and eighth resistor, the connection point of the fifth and sixth resistors is connected to the main electrode of the third transistor, and the connection point of the seventh and eighth resistors is connected to the main electrode of the third transistor. 2. The differential amplifier circuit according to claim 1, wherein the connection point is connected to the main electrode of the fourth transistor.
JP59197311A 1984-09-20 1984-09-20 Differential amplifier circuit Pending JPS6174406A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59197311A JPS6174406A (en) 1984-09-20 1984-09-20 Differential amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59197311A JPS6174406A (en) 1984-09-20 1984-09-20 Differential amplifier circuit

Publications (1)

Publication Number Publication Date
JPS6174406A true JPS6174406A (en) 1986-04-16

Family

ID=16372344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59197311A Pending JPS6174406A (en) 1984-09-20 1984-09-20 Differential amplifier circuit

Country Status (1)

Country Link
JP (1) JPS6174406A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314506A (en) * 1986-07-07 1988-01-21 Eishitsuku Technol Kk Voltage amplifier circuit
JP2005033780A (en) * 2003-06-20 2005-02-03 Toshiba Corp Semiconductor integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314506A (en) * 1986-07-07 1988-01-21 Eishitsuku Technol Kk Voltage amplifier circuit
JP2005033780A (en) * 2003-06-20 2005-02-03 Toshiba Corp Semiconductor integrated circuit
JP4564285B2 (en) * 2003-06-20 2010-10-20 株式会社東芝 Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JPS61230411A (en) Electric circuit
JPS6174406A (en) Differential amplifier circuit
JPS60208106A (en) Differential amplifier
JPH0413692Y2 (en)
JPS5914816Y2 (en) constant current circuit
SU1499428A1 (en) Sensor of power bus current
JPS6033717A (en) Current mirror circuit
JPH01305609A (en) Output circuit
JPS6097708A (en) Constant current circuit
JPS5957508A (en) Variable current amplifier circuit
SU1307538A1 (en) Differential amplifier
JP2733843B2 (en) Constant current source circuit
JPS58103212A (en) Terminal input type differential amplifier
SU569007A1 (en) Current generator
JPH0448011Y2 (en)
JPH0479165B2 (en)
JPS6145625Y2 (en)
JPH022545B2 (en)
JPS6097712A (en) Variable gain amplifier
JPH01115205A (en) Maximum value output circuit
JPS6358404B2 (en)
JPS60132408A (en) Variable gain circuit
JPH02199517A (en) Constant voltage circuit
JPS63308687A (en) Multiplying circuit
JPS62224109A (en) Waveform shaping circuit