JPS6170812A - Muting circuit - Google Patents

Muting circuit

Info

Publication number
JPS6170812A
JPS6170812A JP19281484A JP19281484A JPS6170812A JP S6170812 A JPS6170812 A JP S6170812A JP 19281484 A JP19281484 A JP 19281484A JP 19281484 A JP19281484 A JP 19281484A JP S6170812 A JPS6170812 A JP S6170812A
Authority
JP
Japan
Prior art keywords
muting
output
transistor
trs
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19281484A
Other languages
Japanese (ja)
Inventor
Hajime Nakazawa
中沢 一
Yoshitoshi Nakagawa
中川 美敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19281484A priority Critical patent/JPS6170812A/en
Publication of JPS6170812A publication Critical patent/JPS6170812A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To attain small-sized device by interrupting a signal at the pre-stage of an input transistor (TR) of a push-pull amplifier and cutting a bias of said output TR so as to apply muting. CONSTITUTION:When a control circuit 13 is activated and a control TR15 is turned on, muting TRs 17, 18 are turned on, and an input signal from input terminals 8, 9 is short-circuited by the muting TRs 17, 18 and then interrupted. Then a bias of TRS 2, 3 is cut off and the output TRs 2, 3 are turned off. Thus, muting is applied at the input side of the output TRs.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は拡声放送装置等に使用する、例えばB級のプッ
シュブル電力増巾器のミューティング回路に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a muting circuit for, for example, a class B push-pull power amplifier used in a public address broadcasting system or the like.

従来例の構成とその問題点 第1図は従来のミロ−ティング回路を示している。以下
にこの従来例の構成について、第1図とともに説明する
。第1図においてlは出力トラ/ス、2.3は出力トラ
ンジスタ、4,5はエミッタ抵抗で、出力トランジスタ
2,3はバイアス回路6.7によって、B級にバイアス
され入力端子8.9にはそれぞれ逆位相の信号が入力さ
れる。
Conventional configuration and problems thereof FIG. 1 shows a conventional miroating circuit. The configuration of this conventional example will be explained below with reference to FIG. In Fig. 1, l is an output transformer, 2.3 is an output transistor, 4 and 5 are emitter resistors, and the output transistors 2 and 3 are biased to class B by a bias circuit 6.7 and connected to an input terminal 8.9. are input with signals of opposite phase.

14は負荷である。10はリレー接点、11はリレー接
点10を開閉させるリレーであり、12は駆動トランジ
スタ、13はミューティング用の制御回路である。この
構成において、ミー−ティングを行う際は制御回路13
.駆動トランジスタ12、リレー11により、リレー接
点10を開成し負荷14への信号を遮断するものである
14 is a load. 10 is a relay contact, 11 is a relay that opens and closes the relay contact 10, 12 is a drive transistor, and 13 is a control circuit for muting. In this configuration, when holding a meeting, the control circuit 13
.. The drive transistor 12 and relay 11 open the relay contact 10 and cut off the signal to the load 14.

以上のように、従来例においてはミW−ティ/グをリレ
ーで行っているために、出力に応じた大きな接点容量を
もつリレーが必要であり、リレーの占めるスペースや価
格が大きいという欠点があった0 発明の目的 本発明は、上記実施例の欠点を除去するものであり、回
路の小型化、低価格化を目的とするものである。
As mentioned above, in the conventional example, since the mini-W-T/G is performed by a relay, a relay with a large contact capacity according to the output is required, and the disadvantage is that the space occupied by the relay and the cost are large. 0 Objects of the Invention The present invention eliminates the drawbacks of the above-described embodiments, and aims to reduce the size and cost of the circuit.

発明の構成 本発明は、上記目的を達成するためにプッシュプル増巾
器の出力トランジスタの前段で信号を遮断し、かつ前記
出力トランジスタのバイアスをカットすることによって
、ミューティングを行なうように構成したものである。
Structure of the Invention In order to achieve the above object, the present invention is configured to perform muting by blocking a signal at the stage before the output transistor of a push-pull amplifier and cutting the bias of the output transistor. It is something.

実施例の説明 以下に本発明の一実施例の構成について図面とともに説
明する。第2図において、1〜9および13.14は第
1図と同じである。15は制御用トランジスタであり、
ペースは制御回路13に接続されている。17.18は
夫々コレクタがトランジスタ2及び3のペースに接続さ
れ、エミッタが抵抗4,5の結合点に接続されたミュー
ティング用トランジスタであり、ペースは夫々抵抗16
a。
DESCRIPTION OF THE EMBODIMENTS The configuration of an embodiment of the present invention will be described below with reference to the drawings. In FIG. 2, 1 to 9 and 13.14 are the same as in FIG. 15 is a control transistor;
The pace is connected to a control circuit 13. 17 and 18 are muting transistors whose collectors are connected to the paces of transistors 2 and 3, and whose emitters are connected to the junction of resistors 4 and 5;
a.

16bを介して制御用トランジスタ15のコレクタに接
続されている。
It is connected to the collector of the control transistor 15 via 16b.

次に、上記実施例の動作について説明する。Next, the operation of the above embodiment will be explained.

いま、制御回路13が働いて制御用トランジスタ15が
ONになると、ミューティング用トランジスタ17.1
8もONになり、入力端子8,9からの入力信号はミュ
ーティング用トランジスタ17.18で短絡され遮断さ
れる。同時に出力トランジスタ2.3のバイアスも力7
トされ、出力トランジスタ2,3もOFFになる。
Now, when the control circuit 13 is activated and the control transistor 15 is turned on, the muting transistor 17.1 is turned on.
8 is also turned on, and input signals from input terminals 8 and 9 are short-circuited and cut off by muting transistors 17 and 18. At the same time, the bias of output transistor 2.3 is also 7
The output transistors 2 and 3 are also turned off.

本実施例忙おいては、以上の様に出力トランジスタの入
力側でミューティングを行なうため、小信号のトランジ
スタでミューティング回路を構成でき、回路の小型化、
低価格化に利点がある。
In this embodiment, since muting is performed on the input side of the output transistor as described above, the muting circuit can be configured with small-signal transistors, making the circuit smaller and
The advantage is lower prices.

発明の効果 本発明は上記のような構成であり、以下に示す効果が得
られるものである。
Effects of the Invention The present invention has the above-described configuration, and provides the following effects.

(a)  リレーを使用しないために、機器の小型化。(a) Miniaturization of equipment because relays are not used.

低価格化が図れる。Lower prices can be achieved.

fb)  出カド2ンジスタをカットオフにするため。fb) To cut off the output 2 register.

リレーを使用するものに比べて、トランスの励磁電流分
だけ、電力ロスが少ない。
Compared to those that use relays, there is less power loss due to the excitation current of the transformer.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のミューティング回路の回路図、第2図は
本発明の一実施例におけるミニ−ティフグ回路の回路図
である。 2.3・・・出力トランジスタ、13・・・制御回路。 15・・・制御用トランジスタ、17.18・・・ミュ
ーティング用トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名81
図 第2図
FIG. 1 is a circuit diagram of a conventional muting circuit, and FIG. 2 is a circuit diagram of a mini-tiffuge circuit according to an embodiment of the present invention. 2.3... Output transistor, 13... Control circuit. 15... Control transistor, 17.18... Muting transistor. Name of agent: Patent attorney Toshio Nakao and 1 other person81
Figure 2

Claims (1)

【特許請求の範囲】[Claims] プッシュブル増巾器と前記増巾器の出力トランジスタの
ベースに接続されたミューティング用トランジスタと、
前記ミューティングトランジスタを制御する制御用トラ
ンジスタと前記制御用トランジスタを駆動制御するミュ
ーティング用制御回路とからなるミューティング回路。
a push-pull amplifier and a muting transistor connected to the base of the output transistor of the amplifier;
A muting circuit comprising a control transistor that controls the muting transistor and a muting control circuit that drives and controls the control transistor.
JP19281484A 1984-09-14 1984-09-14 Muting circuit Pending JPS6170812A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19281484A JPS6170812A (en) 1984-09-14 1984-09-14 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19281484A JPS6170812A (en) 1984-09-14 1984-09-14 Muting circuit

Publications (1)

Publication Number Publication Date
JPS6170812A true JPS6170812A (en) 1986-04-11

Family

ID=16297428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19281484A Pending JPS6170812A (en) 1984-09-14 1984-09-14 Muting circuit

Country Status (1)

Country Link
JP (1) JPS6170812A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156405A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Acoustic amplifying output circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156405A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Acoustic amplifying output circuit

Similar Documents

Publication Publication Date Title
JPS6170812A (en) Muting circuit
JPS60101816U (en) Sound output amplification device
JPH0339929Y2 (en)
JPS593369Y2 (en) Booster device for video tape recorder
JPS6024714A (en) Voice mixing circuit
JPH018035Y2 (en)
JPS58129708U (en) Amplifier noise prevention circuit
JPS6045600U (en) variable gain hearing aid
JPS58186741U (en) Automatic stop device for small motors
JPS59189314U (en) Switching audio amplifier muting circuit
JPS5936015U (en) Signal switching circuit
JPS6093319U (en) Amplifier muting circuit
JPS5920740U (en) squelch circuit
JPS59183053U (en) In-vehicle radio speaker circuit
JPS58186638U (en) Receiving device power control circuit
JPS60111140U (en) Timer-controlled audio system
JPS58109815U (en) magnetic recording and reproducing device
JPS61109223U (en)
JPS58127706U (en) Amplifier
JPS61109221U (en)
JPS59125113U (en) Multi-stage direct-coupled amplifier
JPH02126417U (en)
JPH02126415U (en)
JPS5882050U (en) active antenna device
JPS59180515U (en) Signal switching circuit