JPS6167379A - Detection circuit for movement of television signal - Google Patents

Detection circuit for movement of television signal

Info

Publication number
JPS6167379A
JPS6167379A JP59189352A JP18935284A JPS6167379A JP S6167379 A JPS6167379 A JP S6167379A JP 59189352 A JP59189352 A JP 59189352A JP 18935284 A JP18935284 A JP 18935284A JP S6167379 A JPS6167379 A JP S6167379A
Authority
JP
Japan
Prior art keywords
output
difference
motion
adder
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59189352A
Other languages
Japanese (ja)
Other versions
JPH0740741B2 (en
Inventor
Tetsujiro Kondo
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59189352A priority Critical patent/JPH0740741B2/en
Priority to KR1019850006029A priority patent/KR930006866B1/en
Priority to DE8585111238T priority patent/DE3582912D1/en
Priority to EP85111238A priority patent/EP0177763B1/en
Priority to AT85111238T priority patent/ATE63796T1/en
Priority to CA000490066A priority patent/CA1239218A/en
Priority to AU47153/85A priority patent/AU578304B2/en
Priority to US06/773,078 priority patent/US4661846A/en
Publication of JPS6167379A publication Critical patent/JPS6167379A/en
Priority to AU21763/88A priority patent/AU589323B2/en
Publication of JPH0740741B2 publication Critical patent/JPH0740741B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve the accuracy of movement detection by providing two independent movement detection systems with respect to horizontal and vertical directions respectively so as to select the movement output of each system. CONSTITUTION:A left side sampling difference DELTAEL is produced by using a subtraction circuit 11 to subtract a picture element S0 before one sample from a present picture element S1 and a right side sampling difference DELTAER is produced by using a subtraction circuit 12 to subtract the present picture element S1 from a picture element S2 after one sample. A subtraction circuit 13 subtracts a picture element S3 before one line from the present picture element S1 to produce an upper side line difference DELTALU and a subtraction circuit 14 subtracts the present picture element S1 from a picture element S4 after one line to produce a lower side line difference DELTALD. The circuit systems for movement detection are provided respectively independently by using in total four slopes, the forward/reverse slope of the present picture element DELTAEL and DELTAER with respect to the horizontal direction and the forward/reverse slopes of the present picture element DELTALU and DELTALU with respect to the vertical direction.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン信号の動き検出回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a motion detection circuit for digital television signals.

〔従来の技術〕[Conventional technology]

テレビジョン信号をディジタル化する場合に、1画素当
たつのビット数の平均値を低減する高能率符号化方法が
考えられている。そのひとつとして、フレーム間符号化
方法が知られており、フレーム間符号化方法として、動
き補正によるものがある。これは、動き検出により、現
在のフレームと前フレーム間の位置関係情報(動き補正
量又は動きベクトルと称される)を求め、この動き補正
量に基づいて前フレームの画像を操作して、フレーム間
の対応をとるものである。
When digitizing television signals, high-efficiency encoding methods have been considered that reduce the average value of the number of bits per pixel. One of the known methods is an interframe encoding method, and one of the interframe encoding methods is one based on motion compensation. This uses motion detection to find positional relationship information (referred to as motion compensation amount or motion vector) between the current frame and the previous frame, and then manipulates the image of the previous frame based on this motion compensation amount to create a new frame. It is intended to take measures in between.

このようなフレーム間符号化方法に適用できる動き検出
回路の一例として、米国特許第4278996号明細書
に記載されているものがある。この動き検出は、グラジ
ェント法と呼ばれるもので、以下に述べるように、動き
領域中の全画素についてのフレーム差と傾き情幡−(水
平方向ではサンプリング差、垂直方向ではライン差)を
用いて動き量を求めるものである。
An example of a motion detection circuit applicable to such an interframe encoding method is described in US Pat. No. 4,278,996. This motion detection is called the gradient method, and as described below, it uses frame differences and slope information (sampling differences in the horizontal direction and line differences in the vertical direction) for all pixels in the motion area. This is to find the amount of movement.

第5図Aに示すように、輝度1頃斜のある画像が水平方
向に関して1フレームの間に矢印方向(右方向)に動い
て第5図Bに示す現フレームの位置に来たものとする。
As shown in FIG. 5A, it is assumed that a tilted image with a luminance of about 1 moves in the direction of the arrow (to the right) in one frame in the horizontal direction and has come to the position of the current frame shown in FIG. 5B. .

フレーム差ΔFを「現フレームの画素から前フレームの
画素を減算したもの」と定義すると、このフレーム差Δ
Fは、第5図Cに示すものとなり、フレーム差ΔFの積
算値は、第5図B中において斜線を付した領域の面積A
となる。この面積Aは、高さhと動き量vlとの積であ
る。
If the frame difference ΔF is defined as "the pixel of the previous frame subtracted from the pixel of the current frame", then this frame difference ΔF
F is as shown in Figure 5C, and the integrated value of the frame difference ΔF is the area A of the shaded area in Figure 5B.
becomes. This area A is the product of the height h and the amount of movement vl.

ここで、サンプリング差ΔEを「現サンプリング画素か
ら前サンプリング画素を減算したもの」と定義すると、
高さhは、サンプリング差ΔE(第5図D)の積算値と
等しいから、水平方向の動き量■1の大きさは、次式で
求められる。
Here, if we define the sampling difference ΔE as "the value obtained by subtracting the previous sampling pixel from the current sampling pixel", then
Since the height h is equal to the integrated value of the sampling difference ΔE (FIG. 5D), the magnitude of the horizontal movement amount ■1 can be determined by the following equation.

IVI  l=Σ 1ΔFl/Σ1ΔF1第5図C及び
第5図りから明らかなように、右方向の動きの場合には
、フレーム差の積算値ΣΔFとサンプリング差の積算値
ΣΔEとは、互いに異なる極性即ち異符号となる。また
、第5図の場合と異なり、左方向への動きの場合には、
フレーム差の積算値ΣΔFとサンプリング差の積算値Σ
ΔEとは、互いに同一の極性即ち同符号となる。
IVI l=Σ 1ΔFl/Σ1ΔF1 As is clear from FIG. 5C and FIG. They have different signs. Also, unlike the case in Figure 5, in the case of movement to the left,
Integrated value of frame difference ΣΔF and integrated value of sampling difference Σ
ΔE have the same polarity, that is, the same sign.

この符号の関係から動きの方向を知ることができる。そ
れ故、サンプリング差ΔEが正(正の傾き)の時では、
フレーム差ΔFを加算する積算を行い、サンプリング差
ΔEが負(負の傾き)の時では、フレーム差ΔFを減算
する積算を行って面積Aを求めるようにする。
The direction of movement can be determined from this sign relationship. Therefore, when the sampling difference ΔE is positive (positive slope),
Integration is performed by adding the frame difference ΔF, and when the sampling difference ΔE is negative (negative slope), the area A is obtained by performing integration by subtracting the frame difference ΔF.

このようにして、次式により方向を持つ水平方向の動き
量v1が求まる。
In this way, the horizontal motion amount v1 having a direction is determined by the following equation.

vl=Σ(ΔF−符号(ΔF))/Σ1ΔE1但し、符
号(ΔF)は(ΔE=0)の時に0となり、(ΔE≠0
)の時に八E/lΔE1となるものである。
vl=Σ(ΔF−sign(ΔF))/Σ1ΔE1 However, the sign (ΔF) becomes 0 when (ΔE=0), and (ΔE≠0
), it becomes 8E/lΔE1.

上述の考え方は、二次元の動きに拡張してもこのま利用
できる。即ち、新たに縦方向の動きによって発生するフ
レーム差ΔFも加わるが、符号(ΔF)の値は、縦方向
の動きと無相関であるから、縦方向の動きによって生じ
るフレーム差ΔFの横方向への影響は相殺される。縦方
向の動き量v2は、ライン差ΔLを「現ライン画素から
前ライン画素を減算したもの」と定義すれば、次式で求
まる。
The above idea can still be used even if extended to two-dimensional motion. In other words, a new frame difference ΔF caused by vertical movement is also added, but since the value of the sign (ΔF) has no correlation with the vertical movement, the horizontal frame difference ΔF caused by vertical movement is The effects of are canceled out. The vertical motion amount v2 can be found by the following equation if the line difference ΔL is defined as "the pixel of the previous line subtracted from the pixel of the current line".

■2−Σ (ΔF・符号(ΔF))/Σ1ΔLl第1Δ
Ll従来の二次元の動き検出回路の構成を示すブロック
図である。第6図において、61で示す入力端子にディ
ジタルテレビジョン信号が供給される。このディジタル
テレビジョン信号は、1フレームの遅延量を有するフレ
ーム遅延回路62と1サンプリング周期の遅延量を有す
るサンプル遅延回路64と1ラインの遅延量を有するラ
イン遅延回路66とに供給される。
■2-Σ (ΔF・Sign (ΔF))/Σ1ΔLl 1st Δ
FIG. 1 is a block diagram showing the configuration of a conventional two-dimensional motion detection circuit. In FIG. 6, a digital television signal is supplied to an input terminal indicated at 61. This digital television signal is supplied to a frame delay circuit 62 having a delay amount of one frame, a sample delay circuit 64 having a delay amount of one sampling period, and a line delay circuit 66 having a delay amount of one line.

63で示す減算器により、入力ディジタルテレビジョン
信号からフレーム遅延回路62の出力(前フレームの画
素)が減算され、減算器63の出力からフレーム差ΔF
が発生する。65で示す減算器により、入力ディジタル
テレビジョン信号からサンプル遅延回路64の出力(前
サンプルの画素)が減算され、減算器65の出力からサ
ンプリング差ΔEが発生する。67で示す減算器により
、入力ディジタルテレビジョン信号からライン遅延回路
66の出力く前ラインの画素)が減算され、この減算器
67の出力からライン差ΔLが発生する。
A subtracter 63 subtracts the output of the frame delay circuit 62 (pixels of the previous frame) from the input digital television signal, and calculates the frame difference ΔF from the output of the subtracter 63.
occurs. A subtracter 65 subtracts the output of the sample delay circuit 64 (pixel of the previous sample) from the input digital television signal, and a sampling difference ΔE is generated from the output of the subtracter 65. A subtracter 67 subtracts the pixels of the previous line before the output of the line delay circuit 66 from the input digital television signal, and a line difference ΔL is generated from the output of the subtracter 67.

フレーム差ΔFが二つの積算回路に供給される。The frame difference ΔF is supplied to two integration circuits.

一方の積算回路は、加/減算器71とレジスタ72とか
らなり、加/′IJJi算器71にフレーム差ΔFとレ
ジスタ72の出力とが供給される。他方の積算回路は、
加/減算器81とレジスタ82とからなり、加/減算器
81にフレーム差ΔFとレジスタ82の出力とが供給さ
れる。これらの積算回路の加/減算器71及び81にフ
レーム差ΔFが供給される。
One of the integration circuits includes an adder/subtracter 71 and a register 72, and the frame difference ΔF and the output of the register 72 are supplied to the adder/'IJJi adder 71. The other integration circuit is
It consists of an adder/subtracter 81 and a register 82, and the frame difference ΔF and the output of the register 82 are supplied to the adder/subtracter 81. The frame difference ΔF is supplied to adder/subtractors 71 and 81 of these integration circuits.

加/減算器71は、制御■回路73の出力により加算又
は減算の一方の演算動作を行うようにされる。制御回路
73には、減算回路65からサンプリング差ΔEが供給
され、このサンプリング差ΔEの符号が正の時には、加
算動作を行い、このサンプリング差ΔEの符号が負の時
には、減算動作を行うように、制御回路73が加/N算
器71を制御する。
The adder/subtractor 71 is configured to perform either addition or subtraction operation based on the output of the control circuit 73. The control circuit 73 is supplied with the sampling difference ΔE from the subtraction circuit 65, and when the sign of this sampling difference ΔE is positive, an addition operation is performed, and when the sign of this sampling difference ΔE is negative, a subtraction operation is performed. , a control circuit 73 controls the adder/N adder 71.

加/減算器81は、制御回路83の出力により加算又は
減算の一方の演算動作を行うようにされる。制御回路8
3には、減算回路67からライン差ΔLが供給され、こ
のライン差ΔLの符号が正の時には、加算動作を行い、
このライン差ΔLの符号が負の時には、減算動作を行う
ように、制御回路83が加/減算器81を制御する。
The adder/subtractor 81 is configured to perform either addition or subtraction operation based on the output of the control circuit 83. Control circuit 8
3 is supplied with the line difference ΔL from the subtraction circuit 67, and when the sign of this line difference ΔL is positive, an addition operation is performed;
When the sign of this line difference ΔL is negative, the control circuit 83 controls the adder/subtractor 81 to perform a subtraction operation.

サンプリング差ΔEは、変換回路74に供給され、絶対
値に変換され、積算のための加算器75の一方の入力に
供給される。加算器75の出力がレジスタ76に供給さ
れ、レジスタ76の出力が加算器75の他方の人力に供
給され、レジスタ76の出力にサンプリング差ΔEの絶
対値の積算値が取り出される。
The sampling difference ΔE is supplied to a conversion circuit 74, converted to an absolute value, and supplied to one input of an adder 75 for integration. The output of the adder 75 is supplied to a register 76, the output of the register 76 is supplied to the other input of the adder 75, and the integrated value of the absolute value of the sampling difference ΔE is taken out as the output of the register 76.

ライン差ΔLは、変換回路84に供給され、絶対値に変
換され、積算のための加算器85の一方の入力に供給さ
れる。加算器85の出力がレジスタ86に供給され、レ
ジスタ86の出力が加算器85の他方の入力に供給され
、レジスタ86の出力にライン差ΔLの絶対値の積算値
が取り出される。
The line difference ΔL is supplied to a conversion circuit 84, converted to an absolute value, and supplied to one input of an adder 85 for integration. The output of the adder 85 is supplied to a register 86, the output of the register 86 is supplied to the other input of the adder 85, and the integrated value of the absolute value of the line difference ΔL is taken out as the output of the register 86.

前述のように、水平方向の動きvlは、フレーム差ΔF
を動き領域で加算又は減算したものを割算器77により
サンプリング差ΔEの絶対値の積算値で割ることで求め
られ、出力端子78にこの動き出力v1を得ることがで
きる。また、垂直方向の動きv2は、割算器87により
フレーム差ΔFを動き領域で加算又は減算したものをラ
イン差ΔLの絶対値の積算値で割ることで求められ、出
力端子88にこの動き出力v2を得ることができる。
As mentioned above, the horizontal movement vl is determined by the frame difference ΔF
It is obtained by adding or subtracting the value of ΔE in the motion region and dividing it by the integrated value of the absolute value of the sampling difference ΔE using the divider 77, and this motion output v1 can be obtained at the output terminal 78. Further, the vertical motion v2 is obtained by adding or subtracting the frame difference ΔF in the motion area by the divider 87 and dividing it by the integrated value of the absolute value of the line difference ΔL, and outputs this motion to the output terminal 88. v2 can be obtained.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のグラジェント法による動き検出は、定常性(ΔE
の連続性)を仮定しているので、この条件を満たさない
極値は、以下のように、動き検出の精度を低下させる原
因となる。
Motion detection using the gradient method described above is based on stationarity (ΔE
Since the assumption is that the continuity of

第7図Aに示すように、前フレームにおいて画素a、 
 b、  (からなる極値があったとき、■フレームで
1画素分左方向へ動いたとき(第7図B)、画素すでは
、フレーム差ΔFが正となり、サンプリング差へEが正
となる。この両者の符号が同一であるから、左方向の動
きとして正しく検出される。一方、第7図Aに示す極値
が1画素分右方向へ動いたとき(第7図c)、画素すで
は、フレーム差ΔFが正となり、サンプリング差ΔEが
正となる。従って、右方向の動きにもかかわらず左方向
の動きとして誤って検出してしまう。
As shown in FIG. 7A, in the previous frame, pixels a,
b, When there is an extreme value consisting of Since these two signs are the same, it is correctly detected as a movement to the left.On the other hand, when the extreme value shown in Fig. 7A moves to the right by one pixel (Fig. 7c), all pixels In this case, the frame difference ΔF is positive, and the sampling difference ΔE is positive.Therefore, even though the movement is to the right, it is erroneously detected as a movement to the left.

また、下向きの極値のときは、動きの方向が左右いづれ
でも、フレーム差ΔFが負となると共に、サンプリング
差ΔEが負となる。従って、真の動きの方向が右方向に
もかかわらず二人方向の動きとして誤って判定してしま
う。
In addition, when the downward extreme value occurs, the frame difference ΔF becomes negative and the sampling difference ΔE becomes negative regardless of whether the direction of movement is left or right. Therefore, even though the true direction of movement is toward the right, it is erroneously determined that the movement is in the direction of two people.

一般のテレビジョン信号では、極値がいたる所にあるの
で、極値の影響による動き検出の精度の低下は、無視で
きない問題である。
In general television signals, extreme values are everywhere, so a decrease in motion detection accuracy due to the influence of extreme values is a problem that cannot be ignored.

従って、この発明の目的は、極値のような非定常部によ
る動き検出の精度の低下の問題を解決できるテレビジョ
ン信号の動き検出回路を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a television signal motion detection circuit that can solve the problem of deterioration in motion detection accuracy due to unsteady parts such as extreme values.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、ディジタルテレビジョン信号の現フレーム
及び前フレーム間のフレーム差ΔFを発生する遅延及び
演算手段7,10と、ディジタルテレビジョン信号の傾
きΔEを発生する遅延及び演算手段と、フレーム差を積
算するたぬの積算手段を構成する加/減算器と、積算手
段の出力をディジタルテレビジョン信号の傾きΔEの絶
対値の積算値により割算する手段と、加/減算器の加算
又は減算の状態をディジタルテレビジョン信号の傾きΔ
Eの極性と関連して制御する手段とからなる動き検出回
路を少なくとも2個備え、動き検出回路の一方は、遅延
及び演算手段5゜8、 11  (3,5,6)により
、現画素と前画素との(頃きΔEL(ΔLU)を検出し
、動き検出回路の他方は、遅延及び演算手段5.12 
(2,4゜5.14)により、現画素と後の画素との傾
きΔER(ΔLD)を検出する構成とされ、動きの方向
又はこれと関連する情報により、2個の動き検出回路の
夫々の動き出力を選択して出力する手段28  (48
)、29 (49)を設けたテレビジョン信号の動き検
出回路である。
The present invention provides delay and calculation means 7 and 10 for generating a frame difference ΔF between the current frame and the previous frame of a digital television signal, a delay and calculation means for generating a slope ΔE of the digital television signal, and a frame difference an adder/subtracter constituting an integrating means for integrating; a means for dividing the output of the integrating means by the integrated value of the absolute value of the slope ΔE of the digital television signal; State the slope of the digital television signal Δ
At least two motion detection circuits each comprising means for controlling in relation to the polarity of E are provided, and one of the motion detection circuits is configured to detect the current pixel and The other side of the motion detection circuit detects the (approximately ΔEL(ΔLU)) with respect to the previous pixel, and the delay and calculation means 5.12
(2,4° 5.14), the configuration is configured to detect the slope ΔER (ΔLD) between the current pixel and the next pixel, and each of the two motion detection circuits is means 28 (48
), 29 (49).

〔作用] 傾きとして、左側の傾きΔELと右側の傾きΔERとの
夫々を用いる動き検出回路を独立に2系統設け、極値の
ときに動きの方向を正しく検出している側の動き検出回
路の出力を選択的に取り出す。水平方向のみならず、垂
直方向に関しても、上側の傾きΔLUと下側の傾きΔL
Dとの夫々を用いる動き検出回路を独立に2系統設けて
、各動き検出回路の出力のうちで、動きの方向を正しく
検出している側のものを選択する。この選択は、2個の
動き検出回路の出力の絶対値を比較することにより、又
は2個の動き検出の出力の符号を見ることに基づいて行
うことができる。
[Function] Two independent motion detection circuits are provided that use the left side slope ΔEL and the right side slope ΔER as slopes, and the movement detection circuit on the side that correctly detects the direction of movement when the slope is at the extreme value. Selectively retrieve output. Not only in the horizontal direction but also in the vertical direction, the upper slope ΔLU and the lower slope ΔL
Two systems of motion detection circuits using each of D and D are provided independently, and from among the outputs of each motion detection circuit, the one that correctly detects the direction of motion is selected. This selection can be made by comparing the absolute values of the outputs of the two motion detection circuits or based on looking at the signs of the outputs of the two motion detection circuits.

〔実施例〕〔Example〕

以下、この発明の一実施例について図面を参照して説明
する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図において、1は、ディジタルテレビジョン信号の
入力端子である。この入力信号は、夫々1ラインの遅延
量を持つライン遅延回路2及び3の縦続接続に供給され
ると共に、1サンプリング周期の遅延量を持つサンプル
遅延回路4に供給される。ライン遅延回路2の出力にサ
ンプル遅延回路5が接続され、ライン遅延回路3の出力
にサンプル遅延回路6が接続される。サンプル遅延回路
5の出力にフレーム遅延回路7及びサンプル遅延回路8
が接続される。
In FIG. 1, 1 is an input terminal for a digital television signal. This input signal is supplied to a cascade connection of line delay circuits 2 and 3 each having a delay amount of one line, and is also supplied to a sample delay circuit 4 having a delay amount of one sampling period. A sample delay circuit 5 is connected to the output of the line delay circuit 2, and a sample delay circuit 6 is connected to the output of the line delay circuit 3. A frame delay circuit 7 and a sample delay circuit 8 are connected to the output of the sample delay circuit 5.
is connected.

サンプル遅延回路5の出力が動き検出の対象となる現画
素である。サンプル遅延回路5の出力及びフレーム遅延
回路7の出力が減算回路10に供給され、現フレームの
画素から前フレームの対応する画素が減算され、減算回
路IOの出力にフレーム差ΔFが取り出される。
The output of the sample delay circuit 5 is the current pixel to be subjected to motion detection. The output of the sample delay circuit 5 and the output of the frame delay circuit 7 are supplied to a subtraction circuit 10, the corresponding pixel of the previous frame is subtracted from the pixel of the current frame, and the frame difference ΔF is taken out as the output of the subtraction circuit IO.

現画素を81とすると、この現画素S1の近傍の画素が
水平方向及び垂直方向に関しての傾きの検出のために用
いられる。然も、この傾きの検出は、現画素とその前画
素との間、現画素とその後の画素との間の両者に関して
なされる。第2図は、現画素S1の近傍の画素を示す。
Assuming that the current pixel is 81, pixels in the vicinity of this current pixel S1 are used for detecting the inclination in the horizontal and vertical directions. However, this tilt detection is performed both between the current pixel and the previous pixel, and between the current pixel and the subsequent pixel. FIG. 2 shows pixels in the vicinity of the current pixel S1.

入力端子1に画素S6が供給される時には、ライン遅延
回路2の出力は、■ライン前の画素S2であり、ライン
遅延回路3の出力は、2ライン前の画素S5であり、サ
ンプル遅延回路4の出力は、1サンプル前の画素S4で
ある。
When the pixel S6 is supplied to the input terminal 1, the output of the line delay circuit 2 is the pixel S2 on the previous line, the output of the line delay circuit 3 is the pixel S5 on the previous line, and the output of the sample delay circuit 4 is the pixel S2 on the previous line. The output is the pixel S4 one sample before.

従って、画素S2より1サンプル前の現画素S1がサン
プル遅延回路5の出力に生じ、現画素S1より1サンプ
ル前の画素SOがサンプル遅延回路8の出力に生しる。
Therefore, the current pixel S1, which is one sample before the pixel S2, is generated at the output of the sample delay circuit 5, and the pixel SO, which is one sample before the current pixel S1, is generated at the output of the sample delay circuit 8.

また、現画素S1の1ライン後の画素S4がサンプル遅
延回路4の出力に生じ、現画素S1の1ライン前の画素
S3がサンプル遅延回路6の出力に生しる。
Further, a pixel S4 one line after the current pixel S1 is generated at the output of the sample delay circuit 4, and a pixel S3 one line before the current pixel S1 is generated at the output of the sample delay circuit 6.

水平方向の傾きは、減算回路11及び12により求めら
れる。つまり、減算回路11において、現画素S1から
1サンプル前の画素SOが減算され、その出力に左側の
サンプリング差ΔELが生じ、減算回路12において、
1サンプル後の画素S2から現画素S1が減算され、そ
の出力に右側のサンプリング差ΔERが生しる。
The horizontal slope is determined by subtraction circuits 11 and 12. That is, in the subtraction circuit 11, the pixel SO one sample before is subtracted from the current pixel S1, and the left side sampling difference ΔEL is generated in the output, and in the subtraction circuit 12,
The current pixel S1 is subtracted from the pixel S2 one sample later, and the sampling difference ΔER on the right side is generated in the output.

垂直方向の仲きは、減算回路13及び14により求めら
れる。つまり、減算回路13において、現画素S1から
1ライン前の画素S3が減算され、その出力に上側のラ
イン差ΔLtJが生し、減算回路14において、■ライ
ン後の画素S4から現画素S1が減算され、その出力に
下側のライン差ΔLDが生じる。
The distance in the vertical direction is determined by subtraction circuits 13 and 14. That is, in the subtraction circuit 13, the pixel S3 one line before is subtracted from the current pixel S1, and the upper line difference ΔLtJ is generated in its output, and in the subtraction circuit 14, the current pixel S1 is subtracted from the pixel S4 after the ■ line. and a lower line difference ΔLD is generated at its output.

これらの水平方向に関して現画素の前後の(頃きΔEL
及びΔ巳Rと、垂直方向に関して現画素の前後の傾きΔ
LU及びΔL Dとの合計4個の(頃きを用いて、動き
検出を行う回路系統が独立に4個設けられている。
In these horizontal directions, the values before and after the current pixel (ΔEL
and ΔR, and the slope Δ before and after the current pixel in the vertical direction.
There are four independent circuit systems that perform motion detection using a total of four circuits including LU and ΔLD.

減算回路10の出力に得られたフレーム差Δ■:′が第
1〜第4の4個の積算回路に供給される。第1の積算回
路は、加/残算器21とこの加/戚算器21の出力が供
給されるレジスタ22とからなり、加/減算器21にフ
レーム差ΔFとレジスタ22の出力とが供給される。第
2の積算回路は、加/減算器31とこの加/減算器31
の出力が供給されるレジスタ32とからなり、加/減算
器31にフレーム差ΔFとレジスタ32の出力とが供給
される。第3の積算回路は、加/減算器41とこの加/
減算器41の出力が供給されるレジスタ42とからなり
、加/減算器41にフレーム差ΔFとレジスタ42の出
力とが供給される。第4の積算回路は、加/減算器51
とこの加/減算器51の出力が供給されるレジスタ52
とからなり、加/戚算器51にフレーム差ΔFとレジス
タ52の出力とが供給される。
The frame difference Δ■:' obtained at the output of the subtraction circuit 10 is supplied to four first to fourth integration circuits. The first integration circuit includes an adder/remainer 21 and a register 22 to which the output of the adder/remainer 21 is supplied, and the frame difference ΔF and the output of the register 22 are supplied to the adder/subtractor 21. be done. The second integration circuit includes an adder/subtracter 31 and an adder/subtracter 31
The frame difference ΔF and the output of the register 32 are supplied to an adder/subtractor 31. The third integration circuit includes an adder/subtracter 41 and the adder/subtracter 41.
The frame difference ΔF and the output of the register 42 are supplied to the adder/subtractor 41. The fourth integration circuit includes an adder/subtractor 51
and a register 52 to which the output of the adder/subtractor 51 is supplied.
The frame difference ΔF and the output of the register 52 are supplied to the adder/corresponder 51.

加/減算器21は、制御回路23の出力により加算又は
減算の一方の演算動作を行うように制御される。制御回
路23には、減算回路11からサンプリング差ΔELが
供給され、このサンプリング差ΔELの符号が正の時に
は、加算動作を行い、このサンプリング差ΔELの符号
が負の時には、減算動作を行うように、制御回路23が
加/減算器21を制御する。加/減算器31は、制御回
路33の出力により加算又は減算の一方の演算動作を行
うようにされる。制御回路33には、減算回路12から
サンプリング差ΔERが供給され、このサンプリング差
ΔERの符号が正の時には、加算動作を行い“、このサ
ンプリング差ΔERの符号が負の時には、減算動作を行
うように、制御回路33が加/減算器31を制御Bする
The adder/subtracter 21 is controlled by the output of the control circuit 23 to perform either addition or subtraction operation. The control circuit 23 is supplied with the sampling difference ΔEL from the subtraction circuit 11, and when the sign of this sampling difference ΔEL is positive, it performs an addition operation, and when the sign of this sampling difference ΔEL is negative, it performs a subtraction operation. , a control circuit 23 controls the adder/subtractor 21. The adder/subtractor 31 is configured to perform either addition or subtraction operation based on the output of the control circuit 33. The control circuit 33 is supplied with the sampling difference ΔER from the subtraction circuit 12, and when the sign of this sampling difference ΔER is positive, it performs an addition operation, and when the sign of this sampling difference ΔER is negative, it performs a subtraction operation. Then, the control circuit 33 controls the adder/subtracter 31.

加/減算器41は、制御回路43の出力により加算又は
減算の一方の演算動作を行うようにされる。制御回路4
3には、減算回路13からライン差ΔLUが供給され、
このライン差ΔL[Jの符号が正の時には、加算動作を
行い、このライン差ΔLUの符号が負の時には、減算動
作を行うように、制御回路43が加/減算器41を制御
する。
The adder/subtractor 41 is configured to perform either addition or subtraction operation based on the output of the control circuit 43. Control circuit 4
3 is supplied with the line difference ΔLU from the subtraction circuit 13,
The control circuit 43 controls the adder/subtractor 41 so that when the sign of this line difference ΔL[J is positive, an addition operation is performed, and when the sign of this line difference ΔLU is negative, a subtraction operation is performed.

サンプリング差ΔELは、変換回路24に供給され、絶
対値に変換され、積算のための加算器25の一方の入力
に供給される。加算器25の出力がレジスタ26に供給
され、レジスタ26の出力が加算器25の他方の入力に
供給され、レジスタ26の出力にサンプリング差ΔEL
の絶対値の積算値が取り出される。サンプリング差ΔE
Rは、変換回路34に供給され、絶対値に変換され、積
算のための加算器35の一方の入力に供給される。
The sampling difference ΔEL is supplied to a conversion circuit 24, converted to an absolute value, and supplied to one input of an adder 25 for integration. The output of the adder 25 is supplied to the register 26, the output of the register 26 is supplied to the other input of the adder 25, and the output of the register 26 is supplied with the sampling difference ΔEL.
The integrated value of the absolute value of is extracted. Sampling difference ΔE
R is supplied to a conversion circuit 34, converted to an absolute value, and supplied to one input of an adder 35 for integration.

加算器35の出力がレジスタ36に供給され、レジスタ
36の出力が加算器35の他方の入力に供給され、レジ
スタ36の出力にサンプリング差ΔERの絶対値の積算
値が取り出される。
The output of the adder 35 is supplied to the register 36, the output of the register 36 is supplied to the other input of the adder 35, and the integrated value of the absolute value of the sampling difference ΔER is taken out as the output of the register 36.

ライン差ΔL[Jは、変換回路44に供給され、絶対値
に変換され、積算のための加算器45の一方の入力に供
給される。加算器45の出力がレジスタ46に供給され
、レジスタ46の出力が加算器45の他方の人力に供給
され、レジスタ46の出力にライン差ΔLUの絶対値の
積算値が取り出される。ライン差ΔLDは、変換回路5
4に供給され、絶対値に変換され、積算のための加算器
55の一方の入力に供給される。加算器55の出力がレ
ジスタ56に供給され、レジスタ56の出力が加算器5
5の他方の入力に供給され、レジスタ56の出力にライ
ン差ΔLDの絶対値の積算値が取り出される。
The line difference ΔL[J is supplied to a conversion circuit 44, converted to an absolute value, and supplied to one input of an adder 45 for integration. The output of the adder 45 is supplied to the register 46, the output of the register 46 is supplied to the other input of the adder 45, and the integrated value of the absolute value of the line difference ΔLU is taken out as the output of the register 46. The line difference ΔLD is the conversion circuit 5
4, converted to an absolute value, and supplied to one input of an adder 55 for integration. The output of the adder 55 is supplied to the register 56, and the output of the register 56 is supplied to the adder 5.
5, and the integrated value of the absolute value of the line difference ΔLD is taken out at the output of the register 56.

水平方向の動きvlは、割算器27又は37により、フ
レーム差ΔFを動き領域で加算又は減算したものをサン
プリング差ΔEL又はΔERの絶対値の積算値で割るこ
とで求められる。また、垂直方向の動きv2は、割算器
47又は57によりフレーム差ΔFを動き領域で加算又
は減算したものをライン差ΔLU又はΔLDの絶対値の
積算値で割ることで求められる。
The horizontal motion vl is determined by the divider 27 or 37 by adding or subtracting the frame difference ΔF in the motion area and dividing it by the integrated value of the absolute value of the sampling difference ΔEL or ΔER. Further, the vertical motion v2 is obtained by adding or subtracting the frame difference ΔF in the motion area using the divider 47 or 57, and dividing it by the integrated value of the absolute value of the line difference ΔLU or ΔLD.

割算器27から左側のサンプリング差ΔELを用いて検
出された動き出力がセレクタ28及びセレクト信号発生
回路29に供給され、割算器37から右側のサンプリン
グ差ΔELを用いて検出された動き出力がセレクタ28
及びセレクト信号発生回路29に供給される。このセレ
クタ2Bは、セレクト信号発生回路29からのセレクト
信号により制御されるものである。セレクタ2日の出力
信号が出力端子30に水平方向の動き出力vlとして取
り出される。この動き出力v1は、その符号ビットが動
きの方向を示し、その値が動きの量を示すものである。
The motion output detected from the divider 27 using the sampling difference ΔEL on the left side is supplied to the selector 28 and the select signal generation circuit 29, and the motion output detected using the sampling difference ΔEL on the right side from the divider 37 is supplied to the selector 28 and the select signal generation circuit 29. selector 28
and is supplied to the select signal generation circuit 29. This selector 2B is controlled by a select signal from a select signal generating circuit 29. The output signal of the selector 2 is taken out to the output terminal 30 as a horizontal movement output vl. In this motion output v1, its sign bit indicates the direction of motion, and its value indicates the amount of motion.

割算器47から上側のライン差ΔLUを用いて検出され
た動き出力がセレクタ48及びセレクト信号発生回路4
9に供給され、割算器47から下側のライン差△LDを
用いて検出された動き出力がセレクタ48及びセレクト
信号発生回路49に供給される。このセレクタ48は、
セレクト信号発生回路49からのセレクト信号により制
御されるものである。セレクタ48の出力信号が出力端
子50に垂直方向の動き出力v1として取り出される。
The motion output detected from the divider 47 using the upper line difference ΔLU is sent to the selector 48 and the select signal generation circuit 4.
9, and the motion output detected from the divider 47 using the lower line difference ΔLD is supplied to the selector 48 and the select signal generation circuit 49. This selector 48 is
It is controlled by a select signal from a select signal generating circuit 49. The output signal of the selector 48 is taken out to the output terminal 50 as a vertical movement output v1.

この動き出力v1は、その符号ビットが動きの方向を示
し、その値が動きの量を示すものである。
In this motion output v1, its sign bit indicates the direction of motion, and its value indicates the amount of motion.

セレクト信号発生回路29は、セレクタ28に供給され
る二つの動き出力のうちで、絶対値の大きい方を選択す
るセレクト信号を発生する構成又はセレクタ28に供給
される二つの動き出力の符号に応じて(即ち、符号が正
の時は、左側のサンプリング差ΔELに基づく動き出力
を選択し、符号が丁1の時は、右側の号ンブリング差Δ
1工[?に粘づく動き出力を選択する。)動き出力を選
択する。
The select signal generation circuit 29 is configured to generate a select signal that selects the one with a larger absolute value among the two motion outputs supplied to the selector 28, or according to the sign of the two motion outputs supplied to the selector 28. (That is, when the sign is positive, select the motion output based on the left sampling difference ΔEL, and when the sign is 1, select the motion output based on the right sampling difference ΔEL.
1 construction[? Select the motion output that sticks to the ) Select motion output.

セレクト信号発生回路49も同様にセレクタ48に対す
るセレクト信号を発生する。
The select signal generating circuit 49 similarly generates a select signal for the selector 48.

上述のように、水平方向及び垂直方向の各々に関して独
立の二つの動き検出系統を設け、各系統の動き出力を選
択することにより、動き検出の精度を向上させることが
できる。以下にその理由を説明する。
As described above, by providing two independent motion detection systems in each of the horizontal and vertical directions and selecting the motion output of each system, the accuracy of motion detection can be improved. The reason is explained below.

第3図において破線で示す3画素の物体が1フレーム後
に実線で示すように、右方向へ動いた時、グラジェント
法では、b点(現画素)の傾きΔELを(a −b)間
の差分により求めている。即ち、現画素の左側の傾きΔ
ELを用いてフレーム差ΔFとの関係から右方向の動き
を算出している。傾きとしては、現画素の右側<b−c
)間の差分ΔERを用いても、全画素を使って積算する
ので、同じ動き量が求まる。
When the three-pixel object shown by the broken line in Figure 3 moves to the right after one frame as shown by the solid line, the gradient method calculates the slope ΔEL of point b (current pixel) between (a - b). It is determined by the difference. That is, the left slope Δ of the current pixel
The rightward movement is calculated from the relationship with the frame difference ΔF using EL. As for the slope, the right side of the current pixel <b-c
Even if the difference ΔER between ) is used, the same amount of motion can be found because all pixels are used for integration.

しかし、極値の場合には、傾きとしてΔELとΔERの
どちらを使うかで精度が大幅に変わる。
However, in the case of extreme values, the accuracy changes significantly depending on whether ΔEL or ΔER is used as the slope.

第4図において破線で示す極値を含む3画素が1フレー
ム後に1画素分だけ左方向へ動いたとき(動き量VL)
並びにこの3画素が1フレーム後に1画素分だけ右方向
へ動いたとき(動き量vR)を考える。この場合は、動
きの方向によらず、フレーム差ΔFが正となる。
When the three pixels including the extreme value indicated by the broken line in Fig. 4 move to the left by one pixel after one frame (movement amount VL)
Also, consider a case where these three pixels move one pixel to the right after one frame (movement amount vR). In this case, the frame difference ΔF is positive regardless of the direction of movement.

左方向の動きの場合では、左側のサンプリング差ΔEL
を用いると、精度良く左方向の動きとして正しく検出す
る。しかし、右側のサンプリング差ΔERを用いると、
このサンプリング差ΔERが負のために、右方向の動き
として誤って判定し、然も、検出精度が悪い。一方、右
方向の動きの場合では、右側のサンプリング差ΔERを
用いると、精度良く右方向の動きとして正しく検出する
。しかし、左側のサンプリング差ΔELを用いると、こ
のサンプリング差ΔELが正のために、左方向の動きと
して誤って判定し、然も、検出精度が悪い。このように
、動きの方向によって、傾きとして左側のものΔELを
用いるか、右側のものΔERを用いるかによって動き検
出の精度が全く異なる。
In the case of leftward movement, the left sampling difference ΔEL
By using , it is possible to accurately detect a movement to the left with high precision. However, using the sampling difference ΔER on the right,
Since this sampling difference ΔER is negative, it is erroneously determined as a rightward movement, and the detection accuracy is poor. On the other hand, in the case of rightward movement, if the right side sampling difference ΔER is used, it is accurately detected as a rightward movement with high accuracy. However, when the sampling difference ΔEL on the left side is used, since the sampling difference ΔEL is positive, it is erroneously determined as a leftward movement, and the detection accuracy is poor. In this way, the accuracy of motion detection is completely different depending on the direction of movement, depending on whether the left side ΔEL or the right side ΔER is used as the slope.

極値の向きが上向き及び下向きの何れの場合でも、ΔE
L及びΔERと左方向の動き及び右方向の動きとの関係
は、次の表に示すものとなる。
Regardless of whether the direction of the extreme value is upward or downward, ΔE
The relationship between L and ΔER and leftward movement and rightward movement is shown in the following table.

前述のこの発明の一実施例は、水平方向に関して、ΔE
L及びΔEHの夫々を使う動き検出の2系統を設けて、
セレクタ28により、正しい動き出力を選択するので、
高い精度で動き検出を行うことができる。即ち、前出の
表から分かるように、絶対値の大きい方の動き出力を選
択するか、動き出力の符号が正の時は、ΔELを用いた
系統の動き出力を選択すると共に、動き出力の符号が負
の時は、ΔERを用いた系統の動き出力を選択するよう
に、符号を見て動き出力をセレクタ28が選択する。
In the embodiment of the present invention described above, in the horizontal direction, ΔE
Two systems of motion detection using each of L and ΔEH are provided,
Since the correct motion output is selected by the selector 28,
Motion detection can be performed with high accuracy. That is, as can be seen from the table above, the motion output with the larger absolute value is selected, or when the sign of the motion output is positive, the motion output of the system using ΔEL is selected, and the motion output of the motion output is selected. When the sign is negative, the selector 28 selects the motion output based on the sign, so as to select the motion output of the system using ΔER.

垂直方向の動きに関しても、水平方向と同様に、傾きと
してライン差ΔLU及びΔLDの夫々を用いた2系統の
動き出力のうちで正しい方の動き出力がセレクタ48に
より選択される。
Regarding the movement in the vertical direction, similarly to the case in the horizontal direction, the selector 48 selects the correct one of the two motion outputs using the line differences ΔLU and ΔLD as the inclinations.

尚、この発明は、水平方向又は垂直方向の一方のみの動
きを検出する一次元の動き検出に適用しても良い。また
、この発明は、全画素を使わず、所定数の画素ごとの代
表点を使用する動き検出回路に対しても適用することが
できる。
Note that the present invention may be applied to one-dimensional motion detection that detects motion only in either the horizontal direction or the vertical direction. Further, the present invention can also be applied to a motion detection circuit that does not use all pixels but uses representative points for each predetermined number of pixels.

また、フレーム差を積算する加/減算器を制御する制御
回路23,33,43.53は、傾きの符号で単純に制
御する構成に限らず、この符号が反転するまで、前回の
状態を保持する構成としても良い。この構成によれば、
動き量の大きい時或いは急峻な傾斜を持つ動き物体の時
でも、動き検出の精度の低下を防止することができる。
In addition, the control circuits 23, 33, 43.53 that control the adder/subtractor that integrates the frame difference are not limited to simple control based on the sign of the slope, and hold the previous state until the sign is reversed. It is also possible to have a configuration in which According to this configuration,
Even when the amount of motion is large or when a moving object has a steep slope, it is possible to prevent the accuracy of motion detection from decreasing.

〔発明の効果〕 この発明によれば、定常性を有していない極値について
も、正しく動き検出を行うことができ、従って、動き検
出の精度を大幅に向上させることができる。
[Effects of the Invention] According to the present invention, motion detection can be performed correctly even for extreme values that do not have stationarity, and therefore the accuracy of motion detection can be greatly improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例のブロック図、第2図、第
3図、第4図の夫々はこの発明の一実施例の説明に用い
る路線図、第5図はグラジェント法による動き検出の説
明に用いる路線図、第6図は従来の動き検出回路のブロ
ック図、第7図は従来の動き検出回路の問題点の説明に
用いる路線図である。 1:ディジタルテレビジョン信号の入力端子、2゜3ニ
ライン遅延回路、4,5,6.8:サンプル遅延回路、
7:フレーム遅延回路、10.11゜12.13,14
:減算回路、21,31,41゜51:加/fj、算器
、27.37,47,57:割算器、28.48:セレ
クタ、29.49:セレクト信号発生回路、30,50
:出力端子。
FIG. 1 is a block diagram of an embodiment of this invention, FIGS. 2, 3, and 4 are route diagrams used to explain an embodiment of this invention, and FIG. 5 is a movement diagram using the gradient method. FIG. 6 is a block diagram of a conventional motion detection circuit, and FIG. 7 is a route diagram used to explain problems with the conventional motion detection circuit. 1: Digital television signal input terminal, 2゜3 line delay circuit, 4, 5, 6.8: Sample delay circuit,
7: Frame delay circuit, 10.11°12.13,14
: Subtraction circuit, 21, 31, 41° 51: Addition/fj, multiplier, 27. 37, 47, 57: Divider, 28. 48: Selector, 29. 49: Select signal generation circuit, 30, 50
: Output terminal.

Claims (1)

【特許請求の範囲】 ディジタルテレビジョン信号の現フレーム及び前フレー
ム間のフレーム差を発生する遅延及び演算手段と、上記
ディジタルテレビジョン信号の傾きを発生する遅延及び
演算手段と、上記フレーム差を積算するための積算手段
を構成する加/減算器と、上記積算手段の出力を上記デ
ィジタルテレビジョン信号の上記傾きの絶対値の積算値
により割算する手段と、上記加/減算器の加算又は減算
の状態を上記ディジタルテレビジョン信号の上記傾きの
極性と関連して制御する手段とからなる動き検出回路を
少なくとも2個備え、 上記動き検出回路の一方は、上記遅延及び演算手段によ
り、現画素と前画素との上記傾きを検出し、上記動き検
出回路の他方は、上記遅延及び演算手段により、現画素
と後の画素との上記傾きを検出する構成とされ、動きの
方向又はこれと関連する情報により、上記2個の動き検
出回路の夫々の動き出力を選択して出力する手段を設け
たことを特徴とするテレビジョン信号の動き検出回路。
[Scope of Claims] Delay and calculation means for generating a frame difference between a current frame and a previous frame of a digital television signal; a delay and calculation means for generating a slope of the digital television signal; and a system for integrating the frame difference. an adder/subtracter constituting an integrating means for calculating the value; a means for dividing the output of the integrating means by the integrated value of the absolute value of the slope of the digital television signal; and addition or subtraction of the adder/subtracter. at least two motion detection circuits comprising means for controlling the state of the current pixel in relation to the polarity of the slope of the digital television signal; The other of the motion detection circuits is configured to detect the tilt between the current pixel and the next pixel using the delay and calculation means, and detects the tilt between the current pixel and the next pixel, and detects the tilt between the current pixel and the next pixel using the delay and calculation means. A motion detection circuit for a television signal, comprising means for selecting and outputting motion outputs of the two motion detection circuits based on the information.
JP59189352A 1984-09-07 1984-09-10 Motion detection circuit for television signals Expired - Lifetime JPH0740741B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP59189352A JPH0740741B2 (en) 1984-09-10 1984-09-10 Motion detection circuit for television signals
KR1019850006029A KR930006866B1 (en) 1984-09-07 1985-08-21 Circuit for detecting a movement
CA000490066A CA1239218A (en) 1984-09-07 1985-09-05 Apparatus for detecting a movement of a digital television signal
EP85111238A EP0177763B1 (en) 1984-09-07 1985-09-05 Apparatus for detecting a movement in an encoded television picture
AT85111238T ATE63796T1 (en) 1984-09-07 1985-09-05 APPARATUS FOR DETECTING MOTION IN AN ENCODED TELEVISION PICTURE.
DE8585111238T DE3582912D1 (en) 1984-09-07 1985-09-05 APPARATUS FOR DETECTING A MOVEMENT IN A CODED TELEVISION.
AU47153/85A AU578304B2 (en) 1984-09-07 1985-09-06 Apparatus for detecting a movement of a digital television signal
US06/773,078 US4661846A (en) 1984-09-07 1985-09-06 Apparatus for detecting a movement of a digital television signal
AU21763/88A AU589323B2 (en) 1984-09-07 1988-09-01 Apparatus for detecting a movement of a digital television signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59189352A JPH0740741B2 (en) 1984-09-10 1984-09-10 Motion detection circuit for television signals

Publications (2)

Publication Number Publication Date
JPS6167379A true JPS6167379A (en) 1986-04-07
JPH0740741B2 JPH0740741B2 (en) 1995-05-01

Family

ID=16239884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59189352A Expired - Lifetime JPH0740741B2 (en) 1984-09-07 1984-09-10 Motion detection circuit for television signals

Country Status (1)

Country Link
JP (1) JPH0740741B2 (en)

Also Published As

Publication number Publication date
JPH0740741B2 (en) 1995-05-01

Similar Documents

Publication Publication Date Title
KR930002613B1 (en) Image motion vector detector
USRE39278E1 (en) Method for determining motion compensation
KR930006866B1 (en) Circuit for detecting a movement
JP2930675B2 (en) Motion vector detection method using initial displacement vector
US5321515A (en) Image fluctuation correcting apparatus
JPS6167379A (en) Detection circuit for movement of television signal
USRE39281E1 (en) Method for determining motion compensation
JPH04309078A (en) Jiggling detector for video data
JPH0738721B2 (en) Motion vector detection circuit
JPS6170882A (en) Movement detector circuit of television signal
JP3022977B2 (en) Television signal interpolation method
JP2001025021A (en) Motion detection method and motion detector
JPH0476557B2 (en)
JP2851629B2 (en) Image motion vector detection device
JPH0720238B2 (en) Motion vector detection circuit
JPS6165682A (en) Movement detection circuit of television signal
KR100232933B1 (en) Video data processing apparatus and method
JPS5932742B2 (en) correlation tracking device
JP2568658B2 (en) Motion detection circuit
JPH0783469B2 (en) Motion vector detector
JP3271387B2 (en) Motion amount detection device and motion amount detection method
JPH07222158A (en) Method and device for detecting moving amount
JP2007097028A (en) Motion vector detecting method and motion vector detecting circuit
JP2506499B2 (en) Image motion vector detection device and shake correction device
JP4274430B2 (en) Motion vector detection device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term