JPS6162824A - Method and apparatus for compressive intake of reverberation data - Google Patents

Method and apparatus for compressive intake of reverberation data

Info

Publication number
JPS6162824A
JPS6162824A JP13667785A JP13667785A JPS6162824A JP S6162824 A JPS6162824 A JP S6162824A JP 13667785 A JP13667785 A JP 13667785A JP 13667785 A JP13667785 A JP 13667785A JP S6162824 A JPS6162824 A JP S6162824A
Authority
JP
Japan
Prior art keywords
data
reverberation
memory
circuit
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13667785A
Other languages
Japanese (ja)
Inventor
Fukuji Kawakami
福司 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP13667785A priority Critical patent/JPS6162824A/en
Publication of JPS6162824A publication Critical patent/JPS6162824A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01HMEASUREMENT OF MECHANICAL VIBRATIONS OR ULTRASONIC, SONIC OR INFRASONIC WAVES
    • G01H7/00Measuring reverberation time ; room acoustic measurements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)

Abstract

PURPOSE:To reduce memory capacity and to simplify the constitution of a post-processing circuit, by converting sound collection input to digital data which is, in turn, squared, cumulated and added while receiving the cumulated and added data in memory. CONSTITUTION:The first impulse from a sound source 3 is collected by a microphone 4-1 and the collected impulse response is amplified by an amplifying circuit 6 to be supplied to an analogue/digital converter circuit 7. The signal converted by the analogue/digital converter circuit 7 is squared by a square circuit 8 and inputted to an accumulator 9 to be successively cumulated in the timing of a signal C-1. This cumulated value is successively inputted to a register 10 in the timing of a signal C-3 and the content of the register 10 is successively added to the content of a register 12 in the timing of the signal C-3 by an adder circuit 11. This added result is stored in a random access memory 14 and inputted to a register 13.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、室内空間の残響特性を測定する際に用いら
れる残響データ圧縮取込方法およびその装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a reverberation data compression/intake method and apparatus used for measuring reverberation characteristics of an indoor space.

〔従来技術〕[Prior art]

例えば、ホールにおいて講演を行う場合、あるいは楽団
による音楽演奏を行う場合等において、升のホールの残
響特性が正確に把握されていれば、講演等の際に高い音
響的効果を狙うことができる。
For example, when a lecture is held in a hall or a musical performance is performed by an orchestra, if the reverberation characteristics of the square hall are accurately understood, it is possible to aim for a high acoustic effect during the lecture.

この残響特性には次の様なものがある。These reverberation characteristics include the following.

■ 残響時間(n、Tso値) 音源停止後、受音点における音のエネルギが60dB減
衰するまでに要する時間。
■ Reverberation time (n, Tso value) The time required for the sound energy at the sound receiving point to attenuate by 60 dB after the sound source stops.

室内での音の響ぎの程度を示す。Indicates the level of reverberation of sound in the room.

■ 初期残響時間(EDT+o値) 音源停止後、受音点における音のエネルギーが10dB
減衰するまでに要する時間。
■ Initial reverberation time (EDT + o value) After the sound source stops, the sound energy at the sound receiving point is 10 dB.
Time required for decay.

一般には、残響感は、残響時間11 T 6oよりもこ
の初期残響時間EDT+oに関係が深いといわれている
It is generally said that the feeling of reverberation is more closely related to this initial reverberation time EDT+o than to the reverberation time 11 T 6o.

■D値 次式により与えられる値をD値という。■D value The value given by the following equation is called the D value.

室内聴取点での音の響き度合、音声の明瞭度を示す0 ■ 残響波形 残響音の減衰状態をCRT等に表示する。0 indicates the degree of reverberation of the sound and the clarity of the voice at the indoor listening point. ■ Reverberation waveform The state of attenuation of reverberant sound is displayed on a CRT or the like.

また、これらの残響特性を測定する方法としては、次の
様な方法が知られている。
Furthermore, the following methods are known as methods for measuring these reverberation characteristics.

(イ)連続的に発生しているバンドノイズ(白色雑音を
帯域フィルタを通して取出したノイズ音)を断とし、こ
の時の受音点の減衰特性を測定する方法。
(b) A method of cutting off continuously occurring band noise (noise sound extracted from white noise through a bandpass filter) and measuring the attenuation characteristics of the sound receiving point at this time.

との方法による測定は、原理的にいって、測定毎に結果
が異なり、このため、正確な残響特性を得るには、測定
を何回も繰返して行い、その平均なとる必要がある。
In principle, measurements made using the above method will yield different results for each measurement, so in order to obtain accurate reverberation characteristics, it is necessary to repeat the measurements many times and take the average.

(ロ)インパルスレスポンス二乗積分法。(b) Impulse response square integral method.

この方法は、M、 R,5chroederが提案した
もので、バンドノイズを断とした時の受音点の減衰特性
の(1)回測定の平均に相当する特性を、音源・受音点
間におけるインパルスレスポンスr (X) K Mづ
いて、1回の測定で求められるものである。この方法に
おいては、音が減衰状態にある時刻tにおける音圧レベ
ルS (t)の二乗(エネルギ値に対応する)の無限回
の集合平均< s 2(t)>を、< 82(t)>−
N f  r 2(x) d x       −、・
、、(21を 但し、N:音源バンドノイズのバラ− r(X):インパルスレスポンス なゐ式から求める。すなわち、このインパルスレスポン
ス二乗積分法は、上記第(2)式に基づいて残響特性を
測定する方法である。
This method was proposed by M. R. 5Chroeder, and it calculates the characteristic corresponding to the average of (1) measurement of the attenuation characteristic of the sound receiving point when band noise is cut off, between the sound source and the sound receiving point. Impulse response r (X) K M is determined by one measurement. In this method, the set average <s2(t)> of infinite times of the square of the sound pressure level S (t) (corresponding to the energy value) at time t when the sound is in a decay state is expressed as <82(t) >-
N f r 2(x) d x −,・
,, (21, where N: variation of sound source band noise, r(X): impulse response. In other words, this impulse response square integration method calculates the reverberation characteristics based on the above equation (2). It is a method of measurement.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

さて、上述した(イ)または(ロ)の方法によって残響
特性を測定する場合、通常受音点におげろ音圧レベル5
(t)またはその二乗52(t)を逐次サンプリングし
てメモリに記憶させ、このメモリ内のデータを読み出し
て特性測定を行う。特に(ロ)の方法の場合は、メモリ
に−は記憶させなければ、特性測定を行うことができな
い。そこで、従来は、受音点に設置されたマイクロフォ
ンの出力信号を、増幅した後逐次サンプリングしてA/
D (アナログ/ディジタル)変換し、これにより1搏
られたディジタルデータを全てメモリに記憶させ、その
後このメモリ内のデータに基づいて特性測定演算を行っ
ていた。しかしながら、上述した残響データのメモリ取
込方法にあっては、メモリが多(必装であつて、特に精
度を上げるためサンプリングクロックを高速とした場合
、あるいは系自体の残響時間が長い場合等においてメモ
リ容量が膨大となる問題があり、最悪の場合には必要な
データが途中までしか収録できないという事態も発生す
る。
Now, when measuring the reverberation characteristics by the method (a) or (b) mentioned above, the sound pressure level is usually lower than 5 at the sound receiving point.
(t) or its square 52(t) is sequentially sampled and stored in a memory, and the data in this memory is read out to measure characteristics. Particularly in the case of method (b), characteristics cannot be measured unless - is stored in the memory. Conventionally, the output signal of a microphone installed at a sound receiving point is amplified and then sequentially sampled.
D (analog/digital) conversion is performed, and all the digital data thus obtained is stored in a memory, and then characteristic measurement calculations are performed based on the data in this memory. However, in the above-mentioned method of capturing reverberation data into memory, a large amount of memory is required (particularly when the sampling clock is set to a high speed to improve accuracy, or when the reverberation time of the system itself is long). There is a problem that the memory capacity becomes enormous, and in the worst case, the necessary data may be recorded only halfway.

この発明は上記の事情に鑑みてなされたもので、その目
的はメモリ容量を従来に比較しはるかに少くすることが
できる残響データ圧縮取込方法およびその装置を提供す
ることにある。
The present invention has been made in view of the above circumstances, and its object is to provide a method and apparatus for compressing and capturing reverberation data, which can reduce memory capacity to a much smaller extent than in the past.

〔問題を解決するための手段〕[Means to solve the problem]

この発明は、収音入力を基本クロックにしたがってサン
プリングし、このサンプリング結果をディジタルデータ
に変換し、このディジタルデータを二乗し、この二乗結
果を累積加算して累積加算データを得ると共に、前記基
本クロックより低い周波数の低速クロックにしたがって
前記累積加算データをメモリ内に順次取九込み、前記メ
モリ内に取り込まれた前記累積加算データに基づいて残
響特性測定のための処理を行うことを特徴としている。
This invention samples a sound input in accordance with a basic clock, converts this sampling result into digital data, squares this digital data, and cumulatively adds the squared results to obtain cumulative addition data. The present invention is characterized in that the cumulative addition data is sequentially loaded into a memory in accordance with a low-speed clock of a lower frequency, and processing for measuring reverberation characteristics is performed based on the cumulative addition data loaded into the memory.

〔作 用〕[For production]

この発明は、収音入力なA/D変換して得られるディジ
タルデータをそのままメモリに記憶させるのではなく、
該ディジタルデータを二乗した後累積加算し、この累積
加算データをメモリに記憶させるので、メモリ容量を従
来のものよりはるかに減らすことができる。
This invention does not directly store digital data obtained by A/D conversion of sound input into memory,
Since the digital data is squared and then cumulatively added, and the cumulatively added data is stored in the memory, the memory capacity can be much reduced compared to the conventional method.

〔実施例〕〔Example〕

第1図はこの発明の第1の実施例の構成を示すブロック
図である。この図に示す実施例は、前述シタ(ロ)イン
パルスレスポンス二乗積分法によ2て残響特性の測定を
行う装置である。また、この実施例は室内のn個所の受
音点における残響特性を総合した室全体の総合特性(空
間集合平均)を求め得るようになっている。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention. The embodiment shown in this figure is an apparatus for measuring reverberation characteristics using the above-mentioned impulse response square integration method. Further, in this embodiment, it is possible to obtain a comprehensive characteristic (spatial collective average) of the entire room, which is a synthesis of the reverberation characteristics at n sound receiving points in the room.

第1図にお℃・て、各周波数帯域毎のインパルス(フィ
ルタートインパルス)を発生する短音発生装置1の出力
は、残響波形を測定する室2内に設置された例えばスピ
ーカからなる音源3に入力される。同室2内には、多数
のマイクロフォン41(1=112・・・n)が設置さ
れており、このケイクロ7オン41(i=L  2・・
・n)は各々切換スイッチ5の各接点51 (1=11
.2・・・n)に各々接続され、またこの切換スイッチ
5の共通端子5−C0Mは増幅回路60入カ端に接続さ
れ、この増幅回路6の出力はA/D変換回路7、二乗回
路(掛算器)8を介しアキュームレータ9に入力される
。このアキュームレータ9は、内部に加算用レジスタ、
全加算器等を内蔵しており、その出方は、レジスタ10
を介し加算回路11に入力されるとともに、アキューム
レータ9の他の入力端に入力される。前記加算回路11
は、レジスタ1゜の出力とレジスタ12の出力を加算す
るためのもので、その出力は、レジスタ13に入力され
るとともに、ランダム・アクセス・メモリ(以下RAM
と称す)14に入力され、このRAM140出方は、レ
ジスタ12に入力されるとともに、減算回路15の減算
入力端Taに入力され、また、前記レジスタ13の出力
がラッチ回路16を介し減算回路15の被減算入力端T
bK入カされる。減算回路15の出力は、リード・オン
リー・メモリ(以下ROMと称す)17、インターフェ
イス回路18を介し表示/記録装置19に入力され、こ
こで表示/記録される。
In Fig. 1, the output of a short sound generator 1 that generates impulses (filtered impulses) for each frequency band is output from a sound source 3, for example, a speaker, installed in a room 2 in which the reverberation waveform is to be measured. is input. A large number of microphones 41 (1=112...n) are installed in the same room 2, and this Keikuro7on 41 (i=L2...
・n) is each contact 51 of the changeover switch 5 (1=11
.. 2...n), and the common terminal 5-C0M of this selector switch 5 is connected to the input terminal of an amplifier circuit 60, and the output of this amplifier circuit 6 is connected to an A/D converter circuit 7, a squaring circuit ( It is input to the accumulator 9 via the multiplier 8. This accumulator 9 has an addition register inside,
It has a built-in full adder, etc., and its output is in register 10.
The signal is inputted to the adder circuit 11 via the adder circuit 11, and is also inputted to the other input terminal of the accumulator 9. The addition circuit 11
is for adding the output of register 1° and the output of register 12, and the output is input to register 13 and also to random access memory (hereinafter referred to as RAM).
) 14, and the output of this RAM 140 is input to the register 12 as well as to the subtraction input terminal Ta of the subtraction circuit 15, and the output of the register 13 is passed through the latch circuit 16 to the subtraction circuit 15. subtracted input terminal T
bK is input. The output of the subtraction circuit 15 is input to a display/recording device 19 via a read-only memory (hereinafter referred to as ROM) 17 and an interface circuit 18, where it is displayed/recorded.

この図において、破線はタイミング制御回路20による
制御信号を示しており、信号C−1はん弔変換回路7、
アキュームレータ9にそれぞれ入力され、信号C−2は
、レジスタ12に入力され、信号C−3は、レジスタ1
0、レジスタ13、RAM14、ラッチ回路16にそれ
ぞれ入力され、また信号C−4はRAM14に入力され
る。
In this figure, the broken lines indicate control signals from the timing control circuit 20, and the signals C-1, 1,
The signal C-2 is input to the register 12, and the signal C-3 is input to the register 1.
0, the register 13, the RAM 14, and the latch circuit 16, and the signal C-4 is input to the RAM 14.

次に、上記実施例の動作を第2図に示すタイムチャート
を参照して説明する。先ず、第1のインパルスが音源3
から発生する前に、切換スイッチ5の共通端子5−C0
Mと接点5−1を接続し、またアキュームレータ9、R
AM14およびレジスタ12をクリヤした後、音源3が
らの前記第1のインパルスをマイクロフォン4−1にて
収音する。この収音されたインパルスレスポンスrt(
x)は、増幅回路6により増幅され、A/D変換回路7
に供給される。このA、 / D変換回路7には、タイ
ミング制御回路20から信号C−1が入力されている。
Next, the operation of the above embodiment will be explained with reference to the time chart shown in FIG. First, the first impulse is sound source 3.
The common terminal 5-C0 of the changeover switch 5
Connect M and contact 5-1, and also connect accumulator 9 and R.
After clearing the AM 14 and the register 12, the first impulse from the sound source 3 is collected by the microphone 4-1. This collected impulse response rt (
x) is amplified by the amplifier circuit 6 and then converted to the A/D converter circuit 7.
supplied to A signal C-1 is input to the A/D conversion circuit 7 from the timing control circuit 20.

この信号c−1は、第2図(イ)に示すように、A/D
変換回路内におけるサンプリング、A/D変換操作の際
用いられる基本クロックパルスであり、A/D変換回路
7に入力されるアナログ信号をサンプルし、このサンプ
ルされた値をA/D変換回路7によりディジタル信号に
変換する。このA/D変換されたディジタル信号は、二
乗回路8により二乗(掛算)され、この二乗された値は
、アキュームレータ9に入力され、アキュームレータ9
は、入力されたディジタル信号を、前記信号C−1のタ
イミングで順次累算していく。
This signal c-1 is generated by the A/D as shown in FIG.
This is a basic clock pulse used during sampling and A/D conversion operations in the conversion circuit, and samples the analog signal input to the A/D conversion circuit 7, and converts this sampled value into the A/D conversion circuit 7. Convert to digital signal. This A/D converted digital signal is squared (multiplied) by a squaring circuit 8, and this squared value is input to an accumulator 9.
sequentially accumulates the input digital signals at the timing of the signal C-1.

この累算された値は、タイミング制御回路20からの信
号C−3(低速クロック)のタイミング(第2図(ロ)
に示す)で順次レジスタ10に入力され、このレジスタ
10の内容は、信号C−3のタイミングで、レジスタ1
2の内容と加算回路11によって順次加算され、この加
算結果は、RAM14の所定番地に記憶されるとともに
、レジスタ13に入力される。なお、RAM14は、た
とえば第3図に示すような番地構成がなされているもの
とし、またそのアドレス(番地指定)は、タイミング制
御回路20の信号C−4によりなされる(第2図(ハ)
に示す)。また、信号C−3は、第2図(ロ)から明ら
かなように、信号C−1(基本クロック)より低い周波
数のクロックパルスである。
This accumulated value is determined by the timing of the signal C-3 (low-speed clock) from the timing control circuit 20 (see Fig. 2 (b)).
), and the contents of this register 10 are input to register 10 at the timing of signal C-3.
2 and the adder circuit 11, and the result of this addition is stored in a predetermined location of the RAM 14 and input to the register 13. It is assumed that the RAM 14 has an address structure as shown in FIG.
). Further, as is clear from FIG. 2(b), the signal C-3 is a clock pulse having a lower frequency than the signal C-1 (basic clock).

さて、測定開始時刻(t=0)から最初の信号C−3の
パルス(第2図(ロ)に示す時刻上1−1におけるパル
ス)により、アキュームレータ9の内容(Sr−1とす
る)がレジスタ10に入力されると、同時にタイミング
制御回路20の信号C−2(第2図に)に示す)により
、RAM14の1番地の内容がレジスタ12に入力され
る(RAM14は最初クリアされているので1番地の内
容は′0″である)。この入力されたレジスタ12の内
容(D″)と、レジスタ10の内容(Sl−+)が加算
回路11によって加算され(Sl−++0)、RAM】
4の1番地に再び書込まれるとともに、レジスタ13に
も入力される。次に、第2図に示す時刻t1−2におい
て、アキュームレータ90内答C3l−2とする)がレ
ジスタ10に入力されると、同時にRAM1402番地
の内容(これも0”である)がレジスタ12に入力され
、加算回路11において(Sl−2+O)の加算がなさ
れ、この加算結果(Sl−2)が再びRAM14の2番
地に書込まれるとともに、レジスタ13に入力される。
Now, from the measurement start time (t=0), the contents of the accumulator 9 (supposed to be Sr-1) are changed by the first pulse of the signal C-3 (the pulse at time 1-1 shown in FIG. 2 (b)). When the data is input to the register 10, at the same time, the contents of address 1 of the RAM 14 are input to the register 12 by the signal C-2 (shown in FIG. 2) of the timing control circuit 20 (the RAM 14 is initially cleared). Therefore, the contents of address 1 are '0'').The contents of the input register 12 (D'') and the contents of the register 10 (Sl-+) are added by the adder circuit 11 (Sl-++0), and the contents are stored in the RAM. ]
It is written again to address 1 of 4 and is also input to register 13. Next, at time t1-2 shown in FIG. The addition circuit 11 adds (Sl-2+O), and this addition result (Sl-2) is written to address 2 of the RAM 14 again and is input to the register 13.

以下同様にして、累算終了時点t1−mまでRAM14
の書込みおよびレジスタ13への入力が順次なされる。
In the same manner, the RAM 14 is stored until the accumulation end point t1-m.
Writing and input to the register 13 are performed sequentially.

すなわち、時刻tl−mの書込みが終了した時点で、R
AM14の各番地には各々1番地→S 1−12番地→
5l−2,3番地→5l−3,・・・m番地→51−m
の各データが督込まれ、またレジスタ13にに!St−
mが入力されている。
That is, when writing at time tl-m is completed, R
Each address of AM14 has address 1→S 1-12→
Address 5l-2,3 → Address 5l-3,... m → 51-m
Each data is transferred to register 13 again! St-
m has been input.

このようにして、マイクロフォン4−1におけルインパ
ルスレスポンスrl(X)のデータ集成が終了すると、
切換スイッチ5の共通端子5−C0Mと接点5−2が接
続され、またアキュームレータ9がクリアされた後、音
源3からの第2のインパルスをマイクロフォン4−2に
よって収音する。
In this way, when the data collection of the impulse response rl(X) in the microphone 4-1 is completed,
After the common terminal 5-C0M of the changeover switch 5 and the contact 5-2 are connected and the accumulator 9 is cleared, the second impulse from the sound source 3 is picked up by the microphone 4-2.

ソノインパルスレスポンスr2(X)は、上記と同様に
、増幅回路6、A/D変換回路7、二乗回路8を介しア
キュームレータ9に順次累算される。
The sonoimpulse response r2(X) is sequentially accumulated in the accumulator 9 via the amplifier circuit 6, A/D conversion circuit 7, and squaring circuit 8, as described above.

さて、時刻t2−t(第2図参照)において、インパル
スレスポンスr2(X)の最初の累jF(K (52−
1とする)がレジスタ10に入力されると、同時にRA
M14の1番地の内容(前述の過程により51−1が記
憶されている)がレジスタ12に入力され、加算回路1
1によって(52−1+5I−1)の演算がなされ、こ
の演算結果(52−1+5I−1〕が11AM14の1
番地に再び入力されるとともに、レジスタ13にも入力
される。以下同様にして、インパルスレスポンスr2(
X)の累1)Hfkハ、RAM14の内容に順次加算さ
れ、累算終了時点t2−mにおいては、RAM14の各
番地には、1番地→〔81−1+82−1.11. 2
番地→(31−2十82−2.11゜3番地−+ (S
 1−3 + S 2−a 〕−−”番地→〔5l−t
II十S2−m)の各データが書込まれ、またレジスタ
13には(St−m+s+−m)の値が入力される。
Now, at time t2-t (see Fig. 2), the first accumulation jF(K (52-
1) is input to register 10, at the same time RA
The contents of address 1 of M14 (51-1 is stored in the above process) are input to the register 12, and the adder circuit 1
1, the calculation of (52-1+5I-1) is performed, and the result of this calculation (52-1+5I-1) is 1 of 11AM14.
The address is inputted again and also inputted to the register 13. Similarly, impulse response r2(
The accumulation of X) 1) Hfk is sequentially added to the contents of the RAM 14, and at the end of the accumulation time t2-m, each address of the RAM 14 has address 1→[81-1+82-1.11. 2
Address → (31-282-2.11゜3-+ (S
1-3 + S 2-a]--” address → [5l-t
Each data of II+S2-m) is written, and the value of (St-m+s+-m) is input to the register 13.

次いで、マイクロフォン4−3.4−4.・・・・・・
4− nによりインバA/Xレスボア スr 3 (x
)、  r4(x)・・・・・・rn(x)が順次収音
され、その累算値がRAM14に順次加算される。すな
わち、n個のインパルスレスポンスrt (x)、  
r2 (x)・・・・・・rzl(→の処理が全て終了
した時点においては、RAM14の内容は、1番地→(
S+−t l+82−1+・・・+Sルt=TSl)。
Next, microphone 4-3.4-4.・・・・・・
4- Inva A/X Lesbore slot r 3 (x
), r4(x)...rn(x) are sequentially collected, and the accumulated values are sequentially added to the RAM 14. That is, n impulse responses rt (x),
r2 (x)...rzl(→ When all the processing is completed, the contents of the RAM 14 are as follows:
S+-tl+82-1+...+Srut=TSl).

2番地−+ (St−2+82−2 +・・・+S n
−z =T 82 :)、 ・・・”’m番地→CSt
−m+sz−m+・”+sn−m=Ts m 〕となり
、またレジスタ13には、このTSmの値が入力される
Address 2-+ (St-2+82-2 +...+S n
-z = T 82:), ...”'m address → CSt
−m+sz−m+·”+sn−m=Ts m ], and the value of this TSm is input to the register 13.

しかして、レジスタ13の内容mmは、ラッチ回路16
を介し、減算回路15の被減算入力端りに入力される一
方、RAM140内答が1番地から順次読出され、減算
回路15の減算入力端Taに供給され、この減算回路1
5において順次次の演算がなされる。すなわち [TSm−TS+=Zl〕、 (TSm−TSz =Z
z )叩・(TSm’PTSm=Zm:] 、 を与える。この各演算結果Z1−Zmは、ROM1
7のもつ対数演算(1010gX )の機能により対数
圧縮され、インターフェイス回路18を介し、表示/記
録装置19により経時的に表示/iピ録される。なお、
上記装置の各部における出力波形を第4図に示す。この
図において、(イ)は増幅回路6ニ入力されるインパル
スレスポンスrt(X)(1=1.2・・・・・・n)
を示し、(ロ)は二乗回路8の出力を示し、(ハ)はレ
ジスターOの出力を各々便宜上アナログ表示にて示した
ものであり、に)はn個のインパルスレスポンスr1(
X)(1=1,2・川・・n)の測定が全て終了した時
点でRAM14に記憶されている内容を便宜上アナログ
表示にて示したものであり、(ホ)は前記タイミング発
生装置の信号C−3を再び示したものであり、(へ)は
減算回路15の出力を便宜上アナログ表示にて示したも
のであり、また(ト)は表示/記録装置19における表
示/記録の例を示している。
Therefore, the contents mm of the register 13 are the same as those of the latch circuit 16.
The answer in the RAM 140 is sequentially read from address 1 and supplied to the subtraction input terminal Ta of the subtraction circuit 15.
5, the following calculations are performed in sequence. That is, [TSm-TS+=Zl], (TSm-TSz=Z
z) Hit・(TSm'PTSm=Zm:] , is given.The results of each calculation Z1-Zm are stored in ROM1
The data is logarithmically compressed using the logarithmic operation (1010g In addition,
The output waveforms of each part of the above device are shown in FIG. In this figure, (a) is the impulse response rt(X) (1=1.2...n) input to the amplifier circuit 6.
, (b) shows the output of the square circuit 8, (c) shows the output of the register O in analog display for convenience, and (b) shows the n impulse responses r1 (
For convenience, the contents stored in the RAM 14 at the time when all measurements of X) (1=1, 2, river...n) are completed are shown in an analog display, and (E) is the timing generator's timing generator. The signal C-3 is shown again, (f) shows the output of the subtraction circuit 15 in an analog display for convenience, and (g) shows an example of display/recording in the display/recording device 19. It shows.

しかして、上記の各累算値(81−1〜Sn−m。Therefore, each of the above cumulative values (81-1 to Sn-m.

T S1〜T S In、  zl 〜Z m )を積
分式にて示すと、各々次のようになる。すなわち、 S 1−j=f tj r 1” (x)d xである
。したがって上記装置は なる関係式により、残響波形の空間平均化を達成してい
るものである。
When T S1 to T S In, zl to Z m ) are expressed as integral expressions, they are as follows. That is, S1-j=ftjr1''(x)dx. Therefore, the above-mentioned device achieves spatial averaging of the reverberation waveform by the following relational expression.

さて、上記装置は以上述べた機能の他に、各回の測定毎
の途中経過を表示させる機能も付加されており、途中経
過を参照しながら測定を行なうことができるようになっ
ている。次にこの機能について説明する。前記タイミン
グ制御回路20の信号C−5により、たとえばRAM1
4のg番地に新しい累算値が書込まれ、またこの累算値
がレジスタ13に入力されたとする。次いでタイミング
制御回路20のRAMアドレス信号C−4は、第2図(
ハ)から明らかなように、信号C−3の次のパルスが来
るまでの間に、アドレスを1番地〜m番地まで変化させ
、RAM14の内容を順次減鑓回路15の減算入力端T
aに供給する。一方前記レジスタ13に入力された累算
値はラッチ回路16を介し減算回路15の被減算入力端
に入力され、同減算回路15において 〔(レジスタ13の内容)−(RAM1番地の内容)〕
〔(レジスタ13の内容→−(RAM2−占地の内容)
〕〔(レジスタ13の内容) −(RAM1番地の内容
)〕の減算が順次なされ、この減算結果すなわちその時
点での残響波形が表示装置19により順次表示される。
Now, in addition to the above-mentioned functions, the above-mentioned apparatus has a function of displaying the intermediate progress of each measurement, so that the measurement can be performed while referring to the intermediate progress. Next, this function will be explained. For example, the signal C-5 of the timing control circuit 20 causes the RAM1
Assume that a new cumulative value is written to address g of No. 4, and this cumulative value is input to the register 13. Next, the RAM address signal C-4 of the timing control circuit 20 is output as shown in FIG.
As is clear from c), the address is changed from address 1 to address m until the next pulse of the signal C-3 arrives, and the contents of the RAM 14 are sequentially changed to the subtraction input terminal T of the subtraction circuit 15.
supply to a. On the other hand, the accumulated value input to the register 13 is input to the subtracted input terminal of the subtraction circuit 15 via the latch circuit 16, and in the subtraction circuit 15, [(content of register 13) - (content of RAM address 1)]
[(Contents of register 13 →-(RAM2-Contents of occupied land)
] [(Contents of register 13) - (Contents of RAM address 1)] are sequentially subtracted, and the result of this subtraction, that is, the reverberation waveform at that point in time, is sequentially displayed on display device 19.

すなわち、信号C−3のパルスの1周期毎に上記の演算
処理が行なわれ、その測定Hの最終的な残響波形が描か
れるに至る途中経過が表示されるわけである。なお、第
5図にこの揚台の表示例を示す。
That is, the above-mentioned arithmetic processing is performed every cycle of the pulse of the signal C-3, and the progress of the final reverberant waveform of the measurement H is displayed. Note that FIG. 5 shows an example of the display of this platform.

このように、上記装置は多数個のマイクロフォンにより
、残響波形の空間集合平均化を達成したものであるが、
第1図に示すように1個のマイクロフオンを順次移動さ
せることにより、各点のインパルスレスポンスr1(X
)を収音し、これにより同様な効果を得ることもできる
。また、上記装置は、回転翼を有する残響室における、
ある点での残響波形を平均化する場合(回転翼の状態で
毎回カーブが異なる)あるいは、受音位置のかわりに音
源位置を変えることにより、残響波形の空間集合平均化
を得る場合、あるいは周波数軸上での平均化(たとえば
100’Hzと20011zの波形の平均化)を得る場
合、あるいは上記各場合の複合特性を得たい場合等にも
拡張利用することができる。
In this way, the above device achieves spatial collective averaging of reverberant waveforms using a large number of microphones;
As shown in Fig. 1, by sequentially moving one microphone, the impulse response r1(X
) can also be used to obtain a similar effect. Further, the above-mentioned device is used in a reverberation chamber having rotary blades.
When averaging the reverberant waveform at a certain point (the curve is different each time depending on the state of the rotor), when obtaining a spatial ensemble average of the reverberant waveform by changing the sound source position instead of the sound receiving position, or when obtaining a spatial collective average of the reverberant waveform by changing the sound source position instead of the sound receiving position, It can be used in an extended manner to obtain on-axis averaging (for example, averaging of waveforms of 100'Hz and 20011 Hz) or to obtain composite characteristics of each of the above cases.

次に、この発明の第2の実施例について説明する。第3
図は、この発明の第2の実施例の構成を示すブロック図
であり、この図に示す実施例は前述した(イ)の方法、
すなわちバンドノイズに基づいて残響特性を測定する装
置である。また、この実施例も室全体の総合特性(空間
集合平均)を測定し得るようになっている。
Next, a second embodiment of the invention will be described. Third
The figure is a block diagram showing the configuration of a second embodiment of the present invention, and the embodiment shown in this figure includes the method (a) described above,
In other words, it is a device that measures reverberation characteristics based on band noise. Furthermore, this embodiment is also designed to measure the overall characteristics (spatial collective average) of the entire room.

この図に示す実施例が第1図に示すものと異なる点は、
第1図の短音発生装置10代わりに、バンドノイズ発生
装置21が設けられている点および第1図のレジスタ1
3、ラッチ回路16の代わりに、遅延回路22が設けら
れている点である。
The difference between the embodiment shown in this figure and that shown in FIG.
A band noise generator 21 is provided instead of the short tone generator 10 in FIG. 1, and the register 1 in FIG.
3. A delay circuit 22 is provided instead of the latch circuit 16.

この遅延回路22は、例えばJ(AMI 4の出力デー
タのビット数と同数のディレィフリップフロップによっ
て構成されるもので、RAM14の出力データをアドレ
ス信号C−4の1変化タイミング遅延させて出力する。
This delay circuit 22 is constituted by, for example, the same number of delay flip-flops as the number of bits of the output data of J(AMI 4), and outputs the output data of the RAM 14 after being delayed by one change timing of the address signal C-4.

なお、第3図においては、減算回路150入力端Ta、
Tbを第1図と逆の位置に示している。
In addition, in FIG. 3, the subtraction circuit 150 input terminal Ta,
Tb is shown in the opposite position to that in FIG.

次に、上記実施例の動作を説明する。Next, the operation of the above embodiment will be explained.

まず、切換スイッチ5の共通端子5−C0Mと接点5−
1とを接続した後、スピーカ3からバンドノイズを連続
的に発生させ、次いで同バンドノイズを断とする。また
この断と同時にアキュムレータ9、レジスタ10,12
、RAM14、遅延回路22をクリアし、そして夕・f
ミ/グ制御回路20へ起動信号を出力する。以後、タイ
ミング制御回路20から前述した第2図と同様の信号C
−1〜C−4が出力され、前述した場合と回置に、RA
M1401番地〜M番地に各々データsl−+1Sl−
2* ・・・・・・、Sl−m(第7図(ハ)参照)が
書込まれる。
First, common terminal 5-C0M of changeover switch 5 and contact 5-
1, the speaker 3 continuously generates band noise, and then the band noise is turned off. At the same time as this disconnection, accumulator 9, registers 10 and 12
, RAM 14, delay circuit 22, and then
A start signal is output to the M/G control circuit 20. Thereafter, a signal C similar to that shown in FIG. 2 described above is sent from the timing control circuit 20.
-1 to C-4 are output, and in the above case and inversion, RA
Data sl-+1Sl- at addresses M1401 to M, respectively.
2*..., Sl-m (see FIG. 7(c)) is written.

ここで、第3図の実施例においては、スピーカ3から発
生する音がインパルスではなく、バンドノイズであり、
したがって、増幅回路60入力信号は、残響信号そのも
のであり、言い挨えれば、前述した音圧レベルS (t
)である。第7図(r)にこの増幅回路6の入力信号を
示す。この結果、二乗回路8の出力(第7図(ロ))は
音圧レベルS (t)の二乗S”(t)となり、残響音
のエネルギに対応する値となる。そして、RAM14の
1番地に書込まれた、データ5t−tは、バンドノイズ
を断とした時刻t。
In the embodiment shown in FIG. 3, the sound generated from the speaker 3 is not an impulse but a band noise.
Therefore, the input signal to the amplifier circuit 60 is the reverberation signal itself, and in other words, the above-mentioned sound pressure level S (t
). FIG. 7(r) shows the input signal of this amplifier circuit 6. As a result, the output of the square circuit 8 (FIG. 7 (b)) becomes the square of the sound pressure level S (t), S''(t), which is a value corresponding to the energy of the reverberant sound. The data 5t-t written in is the time t when the band noise was cut off.

(第7図参照)から時刻tl−1(第7図(ホ)参照)
までの間にサンプルされた音圧レベルS (t)の二乗
52(t)を累算した値となる。同様に、RAMI 4
の2番地に1込まれたデータ51−2は時刻1(、〜t
1−2間においてサンプルされた音圧レベル5(t)の
二乗52(t)を累算した値どなり、・・・・・・、R
AM14のm番地内のデータS 1 + mは時刻t 
。−tl −m間における各データS”(t)を累算し
た値となる。
(See Figure 7) to time tl-1 (See Figure 7 (E))
This value is the cumulative value of the square 52(t) of the sound pressure level S (t) sampled up to this point. Similarly, RAMI 4
The data 51-2 stored at address 2 is at time 1 (,~t
The value obtained by accumulating the square 52(t) of the sound pressure level 5(t) sampled between 1 and 2,..., R
Data S 1 + m in address m of AM14 is at time t
. -tl It is the value obtained by accumulating each data S''(t) between -m.

この結果、データ5l−s 〜51−mが全てI(、A
、 M14に書込まれた時点で、RAM14内のデータ
を1番地から逐次読出し、減算回路15および遅延回路
22へ供給すれば、減算回路15からまずデータ81−
1が出力され(この時、遅延回路22の出力は初期リセ
ットによって0となっている)、次いでデータ(81−
281−1)が出力され、以下、データ(Sl−s −
81−2L  (Sl−45l−3)+・・・・・・(
Sl−m−81(Iff−+))が順次出力される。
As a result, data 5l-s to 51-m are all I(, A
, M14, if the data in the RAM 14 is sequentially read from address 1 and supplied to the subtraction circuit 15 and the delay circuit 22, the subtraction circuit 15 first reads the data 81-
1 is output (at this time, the output of the delay circuit 22 is 0 due to the initial reset), and then data (81-
281-1) is output, and below, the data (Sl-s −
81-2L (Sl-45l-3)+・・・・・・(
Sl-m-81(Iff-+)) are sequentially output.

そして、出力された各データがROM17、インターフ
ェイス回路18を介して表示/記録装置19へ供給され
、表示/記録される。ここで、データ51−1は時刻t
o”tl−1間の52(t)の累算値、データ(5l−
25t−1)は時刻tl−1〜t1−2間のS”(t;
)の累算値、・・・・・・、データ(Sl−51−m−
5s−(>)は時刻tl−(m−1) 〜t、−m間の
52(t)の累算値である。また、時刻to””’tt
−tt1−1〜tl−21・・・・・・の各時間間隔は
等しい(サンプル点数が等しい)。この結果、減算回路
15の各出力データは信号C−3の1周期毎の82(t
)の平均値に対応する値となり、したがって、表示/記
録装置19には、マイクロフォン4−1の設置点におけ
る残響音エネルギの上記平均値が逐次表示/記録される
Then, each output data is supplied to the display/recording device 19 via the ROM 17 and the interface circuit 18, and is displayed/recorded. Here, data 51-1 is at time t
Accumulated value of 52(t) during o''tl-1, data (5l-
25t-1) is S''(t;
) cumulative value,..., data (Sl-51-m-
5s-(>) is the cumulative value of 52(t) between time tl-(m-1) and t, -m. Also, the time to""'tt
-tt1-1 to tl-21... each time interval is equal (the number of sample points is equal). As a result, each output data of the subtraction circuit 15 is 82(t
), and therefore, the display/recording device 19 sequentially displays/records the average value of the reverberant sound energy at the installation point of the microphone 4-1.

なお、アドレス信号C−4は、第2図(ハ)に示すよう
に信号C−3の1周期間において「1」〜「m」まで変
化するようになっており、したがって、時刻t 1−m
直後の信号C−3の1周期間において上記表示が行われ
ることになる。
Note that the address signal C-4 changes from "1" to "m" during one cycle of the signal C-3 as shown in FIG. m
The above display will be performed during one cycle of the signal C-3 immediately after.

次に、切換スイッチ5の共通端子5−C0Mと接点5−
2とを接続し、次いでバンドノイズをスピーカ3から発
生させ、次いでバンドノイズを断とすると共に、アキュ
ームレータ9、レジスタ10゜12、遅延回路22のク
リアおよびタイミング制御回路20への起動信号の出力
を行うと、以後、上記と全(同じ過程でRAM14内に
データが書込まれる。但し、この場合、RAM14内に
は予めマイクロフォン4−1によって収音したデータが
書込まれており、したがって、RAM14内にはマイク
ロフォン4−1および4−2によって収音した各データ
の和が書込まれる。この結果、RAMI 4のm番地の
1.込みが終了した直後において、表示/配録装置19
には、マイクロフォン4−1および4−2の位置の残響
音エネルギの和が表示される。
Next, the common terminal 5-C0M of the changeover switch 5 and the contact 5-
2 is connected, band noise is generated from the speaker 3, and then the band noise is cut off, and the accumulator 9, the register 10° 12, the delay circuit 22 are cleared, and the start signal is output to the timing control circuit 20. When this is done, all data is written into the RAM 14 in the same process as above. However, in this case, the data collected by the microphone 4-1 has been written in the RAM 14 in advance, so The sum of each piece of data collected by the microphones 4-1 and 4-2 is written in. As a result, the display/distribution device 19 immediately after the 1. entry of address m of RAMI 4 is completed.
, the sum of reverberant sound energy at the positions of microphones 4-1 and 4-2 is displayed.

以下、同様にしてマイクロフォン4−6〜4−nによる
データ収録を順次行うと、全データの収録が終了した時
点でRA、M14の1番地〜m番地内には各々データT
 S 1〜T S m (’1.’5k=S1−に十S
2−に+・・・・・・+Sη−k)が書込まれる。なお
、第7図に)にデータTS、〜TSmを示し、また、第
7図(ホ)に信号C−3を示す。次いで、RAM14内
に書込まれたデータT S s −T S mに基づい
て、前述した場合と同様に表示/記録装置19における
表示が行われる。これにより、マイクロフォン4−1〜
4−nの各11”L ftの残響音エネルギの和が表示
される。なお、第7図(へ)に減算回路15の出力デー
タを示す。また、第8図は、表示/記録装ff119に
おける表示の過程を示す図である。
Thereafter, when data recording is performed sequentially using microphones 4-6 to 4-n in the same manner, when all data recording is completed, data T is stored in addresses 1 to m of RA and M14 respectively.
S 1 ~ T S m ('1.'5k=S1-10S
+...+Sη-k) is written to 2-. Note that FIG. 7) shows data TS, to TSm, and FIG. 7(e) shows signal C-3. Next, based on the data T S s - T S m written in the RAM 14, display is performed on the display/recording device 19 in the same manner as in the case described above. As a result, microphones 4-1~
The sum of the reverberant sound energies of each 11"L ft of 4-n is displayed. FIG. It is a figure which shows the display process in .

次に、この発明の第3の実施例について説明する。第9
図はこの発明の第3の実施例の構成を示すブロック図で
あり、この実施例の、装置としての機能は、第3図に示
す第2の実施例の機能と同じである。この第3の実施例
と第2の実施例との構成上の相違点は、第3図における
減算回路15、遅延回路22が第9図のものに設けられ
ていない点および第9図のアキュームレータ9が信号C
−3によってリセットされるようになっている点である
Next, a third embodiment of the invention will be described. 9th
The figure is a block diagram showing the configuration of a third embodiment of the present invention, and the functions of this embodiment as an apparatus are the same as those of the second embodiment shown in FIG. The difference in structure between this third embodiment and the second embodiment is that the subtraction circuit 15 and delay circuit 22 in FIG. 3 are not provided in the one in FIG. 9, and the accumulator in FIG. 9 is signal C
The point is that it is reset by -3.

この実施例においては、バンドノイズを断とした時刻t
oから時刻11−1 までの間においてサンプリングさ
れたデータS (t)の二乗52(t)がアキュームレ
ータ9によって累算され、この累算結果がtl−1にお
いてRAM1401番地に書込まれ、この書込みと同時
にアキュームレータ9がリセットされ、次いで時刻t1
−1〜tl−2間においてサンプリングされたデータS
 (t)の二乗52(t)がアキュームレータ9によっ
て累算され、この累算結果が時刻t 1−2においてR
AM14の2番地に書込まれ、り下、同様の処理が繰り
返される。すなわち、この実施例によれば、信号C−3
の1周期毎の82(t)の累算値がRAM14内に順次
書き込まれ、したがって、RAM14内の各データを順
次ROMI 7およびインターフェイス回路18をブr
して表示/記録装置19へ出力すれば、第8図に示す表
示と同様の表示が行われる。
In this embodiment, the time t when the band noise is cut off is
The square 52(t) of data S (t) sampled from o to time 11-1 is accumulated by the accumulator 9, and this accumulation result is written to the RAM address 1401 at tl-1. At the same time, the accumulator 9 is reset, and then at time t1
Data S sampled between -1 and tl-2
(t) squared 52(t) is accumulated by the accumulator 9, and this accumulation result is R at time t1-2.
It is written to address 2 of AM14, and the same process is repeated. That is, according to this embodiment, signal C-3
The accumulated value of 82(t) for each cycle of is sequentially written into the RAM 14, and therefore, each data in the RAM 14 is sequentially written to the ROMI 7 and the interface circuit 18.
If the data is outputted to the display/recording device 19, a display similar to that shown in FIG. 8 will be displayed.

なお、上述した第2.第3の実施例は共に残響信号その
ものに基づいて測定を行うことから、前述したように、
1回のみの測定では正確な残響特性を測定し得す、何度
も測定な緑り返イ必裟がある。この場合、上記第2.第
3の実施例においては、RAM14のリセットを行わな
ければ測定結果が逐次RAM14内に累積され、したが
って、多数回の測定結果の平均化処理を全く行うことな
く、自動的に平均化された測定結果を得ることができる
In addition, the above-mentioned 2. Since both of the third embodiments perform measurements based on the reverberant signal itself, as mentioned above,
It is not possible to accurately measure reverberation characteristics with only one measurement, but it is necessary to repeat the measurement many times. In this case, the above 2. In the third embodiment, unless the RAM 14 is reset, the measurement results are accumulated in the RAM 14 one after another, and therefore, the measurement results are automatically averaged without performing any averaging processing of the measurement results of a large number of times. You can get results.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば収音入力をディ
ジタルデータに変換し、このディジタルデータを二乗し
た後累積加算し、この累積加算データをメモリに収録す
るようにしたので、メモリ容量を減らすことができると
共に、このメモリ内のデータに基づく後処理回路の構成
を簡卸化し得る効果も得られる。また、測定空間の複数
の箇所から収音入力を雨るときは、残響特性の空間集合
平均を得ることができる。
As explained above, according to the present invention, sound input is converted into digital data, this digital data is squared, cumulatively added, and this cumulatively added data is recorded in memory, thereby reducing memory capacity. In addition, the configuration of the post-processing circuit based on the data in the memory can be simplified. Furthermore, when collecting sound input from multiple locations in the measurement space, a spatial collective average of reverberation characteristics can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の第1の実施例の構成を示すブロック
図、第2図は同実施例における信号C−1〜C−4のタ
イミング図、第3図は同実施例におけるRAM14のア
ドレス構成を示す図、第4図は同実施例の各部の波形を
示す図、第5図は表示/記録装置19における表示状態
を示す図、第3図はこの発明の第2の実施例の構成を示
すブロック図、第7図は同実施例の各部の波形を示す波
形図、第8図は第3図における表示/記録装置19の表
示状態を示す図、第9図はこの発明の第3の実施例の構
成を示すブロック図である。 4−1〜4− n・・・・・・マイクロフォン、7・・
・・・・A/D変換回路、8・・・・・・二乗回路、9
・・・・・・アキュームレータ、11・・・・・・加算
回路、14・・・・・・RA M、 20・・・・・・
タイミング制御回路、C−1・・・・・・信号(基本ク
ロック)、C−6・・・・・・信号(低速クロック)。 (ハ) 第5図 第4図 (/l) (ハ) 第8図
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention, FIG. 2 is a timing diagram of signals C-1 to C-4 in the same embodiment, and FIG. 3 is an address of the RAM 14 in the same embodiment. FIG. 4 is a diagram showing the waveform of each part of the same embodiment. FIG. 5 is a diagram showing the display state in the display/recording device 19. FIG. 3 is the configuration of the second embodiment of the present invention. FIG. 7 is a waveform diagram showing the waveforms of each part of the same embodiment. FIG. 8 is a diagram showing the display state of the display/recording device 19 in FIG. 3. FIG. FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention. 4-1~4-n...Microphone, 7...
...A/D conversion circuit, 8... Square circuit, 9
...Accumulator, 11...Addition circuit, 14...RAM, 20...
Timing control circuit, C-1... signal (basic clock), C-6... signal (low speed clock). (c) Fig. 5 Fig. 4 (/l) (c) Fig. 8

Claims (4)

【特許請求の範囲】[Claims] (1)収音入力を基本クロックにしたがつてサンプリン
グし、このサンプリング結果をディジタルデータに変換
し、このディジタルデータを二乗し、この二乗結果を累
積加算して累積加算データを得ると共に、前記基本クロ
ックより低い周波数の低速クロックにしたがつて前記累
積加算データをメモリ内に順次取り込み、前記メモリ内
に取り込まれた前記累積加算データに基づいて残響特性
測定のための処理を行うことを特徴とする残響データ圧
縮取込方法。
(1) Sampling the sound input according to the basic clock, converting this sampling result to digital data, squaring this digital data, cumulatively adding the squared result to obtain cumulative sum data, and The cumulative addition data is sequentially taken into memory according to a low-speed clock having a frequency lower than that of the clock, and processing for measuring reverberation characteristics is performed based on the cumulative addition data taken into the memory. Reverberation data compression and import method.
(2)前記収音入力を測定空間内の複数の箇所から得て
これら各箇所からの収音入力の各々につき前記基本クロ
ックに基づく動作を順次反復的に行うと共に、これらの
反復動作に伴う前記低速クロックに従う前記メモリへの
各取り込み動作は、対応する前記メモリの記憶領域への
加算形多重取り込みで行い、この取り込んだデータに基
づいて残響特性の空間集合平均を測定することを特徴と
する特許請求の範囲第1項記載の残響データ圧縮取込方
法。
(2) The sound input is obtained from a plurality of locations in the measurement space, and the operation based on the basic clock is sequentially and repeatedly performed for each of the sound input from each of these locations, and the Each loading operation into the memory according to a low-speed clock is performed by additive multiple loading into a corresponding storage area of the memory, and a spatial collective average of reverberation characteristics is measured based on the loaded data. A method for compressing and capturing reverberation data according to claim 1.
(3)収音手段と、この収音手段の出力をサンプリング
して、ディジタルデータに変換するアナログディジタル
変換手段と、この変換回路からのディジタルデータを二
乗する二乗手段と、この二乗手段の出力データを累積加
算する累積加算出段と、この累積加算手段のデータを記
憶する記憶手段と、この記憶手段の記憶データを演算し
て残響特性を求める演算手段と、少なくとも高速および
低速クロックを発生するタイミング制御手段とを具備し
、前記アナログディジタル変換手段、二乗手段および累
積加算手段は前記タイミング制御手段から発生される高
速クロックにより動作タイミングが与えられ、前記記憶
手段は、同タイミング制御手段から発生される低速クロ
ックによりデータ取込動作のタイミングが与えられるよ
うに構成したことを特徴とする残響データ圧縮取込装置
(3) sound collection means, analog-to-digital conversion means for sampling the output of this sound collection means and converting it into digital data, squaring means for squaring the digital data from this conversion circuit, and output data of this squaring means. a cumulative addition output stage for cumulatively adding the data, a storage means for storing the data of the cumulative addition means, a calculation means for calculating the reverberation characteristics by calculating the data stored in the storage means, and timing for generating at least high-speed and low-speed clocks. control means, the analog-to-digital conversion means, the squaring means, and the cumulative addition means are given operating timing by a high-speed clock generated from the timing control means, and the storage means is provided with an operation timing generated by the high-speed clock generated from the timing control means. 1. A reverberation data compression/capturing device, characterized in that the reverberation data compression/capturing device is configured such that the timing of data fetching operation is given by a low-speed clock.
(4)前記収音手段が測定空間中に多数個設けられ、各
収音手段の出力について、各々前記累積加算データを求
めるように収音手段を順次切換えていく切換手段を具備
するとともに、 記憶メモリにこれら各収音手段の累積加算データを加算
重ね書きするように記憶メモリのアドレスを制御するア
ドレス制御手段を具備してなり、残響特性の空間集合平
均を測定するように構成されていることを特徴とする特
許請求の範囲第3項記載の残響データ圧縮取込装置。
(4) A plurality of the sound collecting means are provided in the measurement space, and a switching means is provided for sequentially switching the sound collecting means so as to obtain the cumulative addition data for each output of each sound collecting means, and a memory; The memory is equipped with an address control means for controlling the address of the storage memory so as to add and overwrite the accumulated data of each of the sound collection means, and is configured to measure the spatial collective average of the reverberation characteristics. A reverberation data compression/intake device according to claim 3, characterized in that:
JP13667785A 1985-06-22 1985-06-22 Method and apparatus for compressive intake of reverberation data Pending JPS6162824A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13667785A JPS6162824A (en) 1985-06-22 1985-06-22 Method and apparatus for compressive intake of reverberation data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13667785A JPS6162824A (en) 1985-06-22 1985-06-22 Method and apparatus for compressive intake of reverberation data

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12717878A Division JPS5554414A (en) 1978-10-16 1978-10-16 Method and device for space set averaging for reverberation waveform

Publications (1)

Publication Number Publication Date
JPS6162824A true JPS6162824A (en) 1986-03-31

Family

ID=15180891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13667785A Pending JPS6162824A (en) 1985-06-22 1985-06-22 Method and apparatus for compressive intake of reverberation data

Country Status (1)

Country Link
JP (1) JPS6162824A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146382B1 (en) * 1971-01-15 1976-12-08

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146382B1 (en) * 1971-01-15 1976-12-08

Similar Documents

Publication Publication Date Title
CN111694027B (en) Ultra-large dynamic spread spectrum signal capturing method and device
JPS58502019A (en) Technology for reproducing and displaying analog waveforms from a small number of samples
CN114584908A (en) Acoustic testing method, device and equipment for hearing aid
US3489996A (en) Signal processing system
US7685218B2 (en) High frequency signal construction method and apparatus
US20090036789A1 (en) Extraction of heart sound of fetus from heart sound information that comprises plurality of mixtures of plurality of heart sounds of plurality of fetuses
EP0380310B1 (en) An acoustic analysis device and a frequency conversion device used therefor
JPS6162824A (en) Method and apparatus for compressive intake of reverberation data
JPS6356560B2 (en)
Smalt et al. Digital sampling of acoustic impulse noise: Implications for exposure measurement and damage risk criteria
JPS6244620B2 (en)
JP3277440B2 (en) Acoustic characteristics measurement device
JPH0228810B2 (en)
JPS6153650B2 (en)
JPS6244349Y2 (en)
JPH0135288B2 (en)
CN1523362B (en) Device for displaying audio frequency by video frequency data rate, method for synchronously displaying audio and video frequency data
JPH063474B2 (en) Signal analyzer
JPS6216364B2 (en)
JPS60107581A (en) Measuring device for position of sound source
JPH0135289B2 (en)
SU1068886A1 (en) Device for measuring pulse signal relative delay
SU1057872A1 (en) Digital analyzer
CN111263253A (en) Voice signal acquisition method and acquisition device for microphone array
CN116959491A (en) Decibel, echo, background noise and howling detection method for wav audio