JPS6159752A - Wiring method - Google Patents

Wiring method

Info

Publication number
JPS6159752A
JPS6159752A JP18316984A JP18316984A JPS6159752A JP S6159752 A JPS6159752 A JP S6159752A JP 18316984 A JP18316984 A JP 18316984A JP 18316984 A JP18316984 A JP 18316984A JP S6159752 A JPS6159752 A JP S6159752A
Authority
JP
Japan
Prior art keywords
wiring
net
type
terminals
types
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18316984A
Other languages
Japanese (ja)
Inventor
Itaru Kojima
小嶋 格
Masaki Hayashi
正樹 林
Hiroshi Yoneda
米田 浩
Noboru Kubo
登 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18316984A priority Critical patent/JPS6159752A/en
Publication of JPS6159752A publication Critical patent/JPS6159752A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

PURPOSE:To simplify the wiring route determination processing by sorting a net into several kinds of types in accordance with the shape of distribution and determining wiring sequence in accordance with such sorted type of net. CONSTITUTION:The net is sorted into respective types in accordance with the location of terminal on the grid map. In the case of type 1, the terminals P1-P10 are included in the one horizontal channel 1. In the case of type 2, the terminals are included in the two horizontal grid channels 15, 16 and there are terminals which are included to the other channel 16 for those included in the one channel 15 and are in the same potential to such terminals. In the case of type 3, when a net is divided into several subnets, S1-S3, some to subnets are any of the type 1 and 2 and density D is larger than the critical value. The other nets are considered as the type 4. Wirings are carried out in the sequence of the type 1 3 4 2 and the net having a smaller degree of freedom is wired precedingly in each net.

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発F!J4ハ集積回路あるいはプリント基板等におけ
る配線方法の改良に関し、更に詳細には集積回路あるい
はプリント基板等における多数のネット(等電位に結ば
れるべきいくつかの端子の集合)から構成される端子の
集合において、端子が機能セルの外囲上に適当な間隔を
おいて位置しており、そのセルは少くとも配線領域を小
さくするという目的を含°んで配置されている状況で、
配線に必要な領域を極少に保つような配線パターンで各
ネッ゛トの配#!全行ない得るようにした配線方法に関
するものでらる。
[Detailed description of the invention] <Technical field of the invention> The original F! J4C Concerning improvements in wiring methods for integrated circuits or printed circuit boards, etc., more specifically, a collection of terminals consisting of a large number of nets (a collection of terminals to be connected to the same potential) in an integrated circuit or printed circuit board, etc. In this case, the terminals are located on the outer periphery of the functional cell at appropriate intervals, and the cell is arranged with at least the purpose of reducing the wiring area.
Arrange each net with a wiring pattern that minimizes the area required for wiring! This article is about a wiring method that allows you to do all the wiring.

〈発明の技術的背景とその問題点〉 近年の半導体加工技術の進歩に伴ない、LSIチップに
搭載される素子の数も飛躍的に増加している。このよう
なLSIの集積化に伴ない、チップ内の高密度配置、配
線を実現するための自動レイ、アウトシステムが種々開
発されてhる。
<Technical background of the invention and its problems> Along with recent advances in semiconductor processing technology, the number of elements mounted on LSI chips has also increased dramatically. With the increasing integration of LSIs, various automatic layout and out systems have been developed to realize high-density placement and wiring within a chip.

ところでLSI、プリント基板等の大量の配線を行なう
場合の自動配線方法として現在広く用いられている方法
に2段階配線方法がある。この方法では、配線対象を大
幅に単純化したモデル上で、大まかな配線(グローバル
配線)を行ない、その後に各配線径路の詳細な座標値を
定める配線(詳細配置5)t−行なっておシ、このよう
な2段階に分は次処理を行なうことにより、バランスあ
良い配線、即ち、局所的な配線の集中が生じない配線を
得ている。
By the way, a two-step wiring method is currently widely used as an automatic wiring method when wiring a large amount of LSIs, printed circuit boards, etc. In this method, rough wiring (global wiring) is performed on a model that greatly simplifies the wiring target, and then wiring (detailed placement 5) is performed to determine the detailed coordinate values of each wiring route. By performing the subsequent processing in these two stages, a well-balanced wiring, that is, a wiring in which no local concentration of wiring occurs, is obtained.

このグローバル配線において、従来は単純モデルの作r
i!c(第1段階)、ネットの配線順序の決定(第2段
階)、及びネット毎の配線(第3段階)の手順で行なわ
れるのが一般的であり、本発明に関連する第2及び第3
段階において、まずネットの配線順序を決定する$2段
階ではネットを囲む最゛小の矩形の面積全ネット中の端
子数で割った値を“配線の自由度”と名付け、この配線
自由度の小さいネットから順次配線全していく方法が提
案されている。
In this global wiring, conventionally a simple model was created.
i! c (first stage), determination of the wiring order of nets (second stage), and wiring for each net (third stage). 3
In the second stage, the wiring order of the nets is first determined.In the second stage, the area of the smallest rectangle surrounding the net divided by the number of terminals in the total net is called the "degree of freedom of wiring", and this degree of freedom of wiring is calculated. A method has been proposed in which all the wiring is done sequentially starting from the smallest net.

ま几ネット毎の配線を行なう第2段階では2点間を迷路
法、線分探索法等で結ぶ方法が基本であシ、その具体的
な方法としては、即に配線された端子または配線線分に
最も近い点を選び出して、その点と結線するというのが
一般的である。また他の方法として、ネット中の全端子
を通る径路を、重複全許して設定しておいて、不要な径
路線分を消去していく冗長径路消去法が提案されている
In the second stage of wiring each network, the basic method is to connect two points using the maze method, line segment search method, etc. It is common to select the point closest to the minute and connect it to that point. As another method, a redundant route elimination method has been proposed in which routes passing through all terminals in a net are set with all overlap allowed, and unnecessary route segments are deleted.

しかし、上記したいずれの方法においても、その配線パ
ターンを決定するに際し、多くの手順と時間全装すると
いう問題点を有しておシ、パターン配線の高速化及びニ
ジ良い配線経路の得られる配線方法の提案が望まれてい
た。
However, in any of the above methods, when determining the wiring pattern, there are problems in that it requires many steps and time to complete the process. A method proposal was requested.

く発明の目的〉 本発F!Aは上記従来の問題点を除去した、グローバル
配線にふけるパターン配線の高速化及びより良い配線経
路の得られる配線方法を提供すること金目的とし、この
目的を達成するため、本発F!I4ゆ、回路素子の同電
位に互いに結線されるべき端子の集合として形成された
多数のネットから構成される端子の集合に対して、端子
間の結線が最適配線パターンとなるIうに上記の各ネッ
トの配線・パターンを決定する配線方法において、上記
のネットまたはこのネットの一部全端子の分布形状に従
って複数のタイプに分類し、この複数のタイプに分類さ
れたタイプに応じて上記のネット毎またはネットの部分
毎の配線順序を定めると共に、上記の分類されたタイプ
のうち、特定の配線パターンによシ、ネットの配線が完
了するようなタイプのネットに関してその配線パターン
を優先的に適用して上記のネットの配線パターン全決定
するようにjIltry、されている。
Purpose of the invention〉 The original F! A's objective is to provide a wiring method that eliminates the above-mentioned conventional problems, speeds up pattern wiring for global wiring, and provides better wiring routes, and in order to achieve this objective, this F! I4. For a set of terminals formed from a large number of nets that are formed as a set of terminals that are to be connected to the same potential of circuit elements, the connection between the terminals is the optimal wiring pattern. In the wiring method for determining the wiring/pattern of a net, the above net or a part of this net is classified into multiple types according to the distribution shape of all the terminals, and each of the above nets is classified according to the types classified into the multiple types. Alternatively, determine the wiring order for each part of the net, and apply that wiring pattern preferentially to the type of net that completes the wiring of the net according to a specific wiring pattern among the classified types above. jIltry is used to determine all the wiring patterns of the above net.

〈発明の実施例〉 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
<Embodiment of the Invention> Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図は本発明に係るグローバル配線方法の概略フロー
を示し、以下に各部分の詳細を説明する。
FIG. 1 shows a schematic flow of the global wiring method according to the present invention, and details of each part will be explained below.

グローバル配線で川砂る単純化された配線モデルの実現
例を第2図に示す。
Figure 2 shows an example of realizing a simplified wiring model using global wiring.

第2図において、端子は機能素子セル(以下セルと称す
)】の外囲上に適白な間@に’J3いて位置しており、
配線モデル(例えばLSIモデル)t一点線で囲まれた
矩形領域に分割して基板の目状のグリッドで区切られた
グリッドマツプ全形成する。
In Fig. 2, the terminal is located at an appropriate distance between 'J3' on the outer circumference of the functional element cell (hereinafter referred to as cell).
A wiring model (for example, an LSI model) is divided into rectangular areas surrounded by dotted lines, and a grid map divided by grids on the board is entirely formed.

ここで点線全グリッド線と呼び、グリッドで区切られた
マス目(矩形領域)をウィンド2と呼ぶものとする。 
    ゛ グリッドマツプの水平グリッドa3 a lt!セル列
の中心を通り、垂直グリッド線3bは任意の間隔をもっ
てセル行上を通るように引かれる。水平方向の連続した
ウィンドは水平グリッドチャネル4と呼び、水平チャネ
ルに対応している。
Here, the dotted lines will be referred to as all grid lines, and the squares (rectangular areas) separated by the grid will be referred to as window 2.
゛Horizontal grid of grid map a3 a lt! Vertical grid lines 3b are drawn so as to pass through the center of the cell column and over the cell rows at arbitrary intervals. A continuous window in the horizontal direction is called a horizontal grid channel 4 and corresponds to a horizontal channel.

グローバル配線はこのグリッドマツプ上で、すベてのネ
ット(等電位に結ばれるべきいくつかの端子の集合)の
配線経路を決定する0すなわち、各々のウィンド2に含
まれる端子はすべてそのウィンド2の中心に置かれてい
るものとし、配線は通過するウィンド2によって記述さ
れる。
Global wiring determines the wiring routes of all nets (a collection of terminals that should be connected to the same potential) on this grid map. In other words, all terminals included in each window 2 are connected to that window 2. The wiring is described by the window 2 that it passes through.

ウィンドの各辺には配線容量と配線混雑度金配線自由度
としてそれぞれウィンドの各辺に直交して配線できるネ
ットの最大本数と、実際に各辺に直交して配線されたネ
ットの本数で定義して与え、配線の集中音道ける配線を
行なう際に用い、同じネット名をもつ端子が含まれてい
るウィンド間全配線線分によって連結することによって
配線経路を決定する。
Each side of the window is defined by the maximum number of nets that can be routed orthogonally to each side of the window and the number of nets that are actually routed orthogonally to each side as wiring capacity, wiring congestion, and degree of freedom. The wiring path is determined by connecting all wiring segments between windows that include terminals with the same net name.

以下、この配線モデルで本発明の配線方法を説明するか
、大きさの全く異なるセル間を配線する際に用いられる
ことの多い、配線領域をチャネルと呼ばれる矩形の集合
とみなし、このチャネル間の接続関係をチャネル制約グ
ラフで表現するような場合でも、本発明を同様に適用す
ることが出来る0 ネットのタイプ分け(n2) 全てのネットをグリッドマツプ上の端子の位置の分布に
よって、以下の4つのタイプに分類する。
Below, we will explain the wiring method of the present invention using this wiring model, or we will consider the wiring area as a collection of rectangles called channels, which is often used when wiring between cells of completely different sizes, and The present invention can be applied in the same way even when the connection relationship is expressed by a channel constraint graph.0 Net type classification (n2) All nets are divided into the following four types according to the distribution of terminal positions on the grid map. Classify into two types.

平チャネル11内で配線できるもの。な右、第8図(a
)において12.13[セル列、P、−P、。tf電気
的等価端子であり、同図缶)は同図(a)の状態をグリ
ッドマツプ上で表現したものであり、14Fi水平グリ
フドチヤネルである。
Wiring can be done within the flat channel 11. Right, Figure 8 (a
) in 12.13 [cell column, P, -P,. tf electrically equivalent terminal, which is a 14Fi horizontal glyph channel that represents the state shown in (a) on a grid map.

(it)タイプ2:第4図(a)及び缶)に示すように
、各ネットに含まれる端子は、2つの水平グリッドチャ
ネル15.16内に含まれておシ、かつ一方の水平グリ
ッドチャネルに含まれている端子に対し、在するもの。
(it) Type 2: As shown in Figure 4(a) and can), the terminals contained in each net are contained within two horizontal grid channels 15. For the terminals included in.

タイプ3:第5図で示すように、各ネットの端子を2個
以上含むサブネ7 ) S 1. S2. Sll、・
・・ に分割し九場合、サブネットの幾つかが、以下の
2つの条件を満尺すもの。なお、第5図において21゜
22.23.24はセル列、25.26.27は水平チ
ャネル、Sl、S2.S3Hサブネツトである。
Type 3: As shown in Fig. 5, subnet 7) containing two or more terminals for each net 1. S2. Sll,・
... If the subnet is divided into nine subnets, some of the subnets satisfy the following two conditions. In FIG. 5, 21°22.23.24 is a cell column, 25.26.27 is a horizontal channel, Sl, S2. This is an S3H subnet.

l)タイプ11またはタイプ2のいずれかである。l) Either type 11 or type 2.

2)密度りがある臨界値よシ大きい。2) The density is larger than the critical value.

ここで、サブネットの密度りとは、サブネットに含まれ
る端子の数をサブネットの水平方向の長さで割った値の
ことをいう。
Here, the density of a subnet is the value obtained by dividing the number of terminals included in a subnet by the length of the subnet in the horizontal direction.

タイプ4:上記タイプ以外のもの。Type 4: Other than the above types.

以上の内、タイプlはネットの配線全行なう場合の最短
経路は1通りであるという特徴金持ち、タイプ2は最短
経路は幾つもあシ、隣シ合う端子間の配線は、上下いず
れの水平グリッドチャネルを用いても同じであるという
特徴を持つ0多くの実験結果によれば、全ネットの40
〜70%程度がタイプlま7’(はタイプ2であること
が確認された。
Among the above, type I has the characteristic that there is only one shortest route when wiring all the nets, and type 2 has many shortest routes, and wiring between adjacent terminals can be done on either the upper or lower horizontal grid. According to many experimental results, 40 of the total net
Approximately 70% of the cases were confirmed to be type 17' (type 2).

ネットの配線順序決定(n3) 以下の説明では、配aは混雑音道けて経路を選ぶものと
して説明する。
Determining the wiring order of nets (n3) In the following explanation, the explanation will be given assuming that the arrangement a selects a route that takes into account the congestion sound path.

ネットの配線順序としては、■タイプ1、■タイプ3、
■タイプ4、φタイプ2の順で行ない、各タイプ中では
前述の配線の自由度を用いて、自由度の小さいネットか
ら配線していく。
The wiring order of the net is ■Type 1, ■Type 3,
■ Type 4 and φ type 2 are performed in this order, and within each type, wiring is performed starting from the net with the smallest degree of freedom, using the above-mentioned degree of freedom of wiring.

このタイプ別配線順序を用いることにより、タイプlは
1通りしか存在しない、その最短経路を通る場合が多く
なり、タイプ3においても、タイプ!と同様の理由から
、タイプ1形のサブネットが最短で配線される可能性が
高められる。
By using this type-specific wiring order, type l often takes the shortest route, of which there is only one, and type 3 also has type 1! For the same reason, the possibility that type 1 subnets will be wired in the shortest possible time is increased.

タイプ2はその上下どちらのチャネルを通っても最短経
路か確保できるという性質により、タイプ]、 3.4
の配線で生じ几配線密度の凸凹を平らにするように配線
することが出来、ま几複雑な経路を通ることなしに、換
言すれば配線経路探索にあまり時間金費やすこ七なく、
遠回りもせずに、配線することができる。
Type 2 has the property that it can ensure the shortest route through either the upper or lower channel, so type 2], 3.4
It is possible to route the wiring so as to flatten the irregularities in the wiring density that occur in the wiring, without having to go through complicated routes, in other words, without spending too much time and money searching for wiring routes.
Wiring can be done without detouring.

以上は、ネット毎配線の場合の配線順序及びその特徴の
説明であるが、配線経路改善の几めに、−産金て配線さ
れ几後に、各ネットの配線を引きはがして再配線を行な
う場合には、■′タイプ4、■′タイプ3、■′タイプ
2、■′タイプlの順に行な、い、各タイプの中では、
配線の自由度の大きいものから順に再配線を行なう。こ
れは遠回り(最短距離よシも長い配線)を生じることな
く、様々な経路を選ぶことが出来るものから順に再配線
を行なう几めのもので、遠回り配線が少ない方が全体の
配線量が少な(て済むという事実を目指すものである。
The above is an explanation of the wiring order and its characteristics in the case of net-by-net wiring. However, in order to improve the wiring route, when the wiring of each net is stripped out and re-routed after it has been wired. To do this, proceed in the following order: ■'Type 4, ■'Type 3, ■'Type 2, and ■'Type I.
Rewiring is performed in descending order of the degree of freedom of wiring. This is a method of rewiring in order of route selection from various routes without detours (wires that are longer than the shortest distance), and the fewer detours, the less the total amount of wiring (The aim is to realize the fact that

友だし、再配線時には、元の経路よりも悪い(混雑し九
ところをより多く通る)経路は発生させないようにして
いる。
It's a good friend, and when rewiring, I try not to create a route that is worse than the original route (which is congested and passes through nine more places).

ネット毎配線において、上記のネットタイプは配線時の
経路探索時間音大きく減少させることが出来る。
In net-by-net wiring, the above net types can greatly reduce the route search time during wiring.

即ち、タイプl及びタイプ2のネット、ま7?:ハタイ
ブa中のタイプ1.2形のサブネットに関して、次のよ
うに高速に配線経路を決定することが出来る。
That is, nets of type l and type 2, ma7? : Regarding the type 1.2 subnet in Hataibu a, the wiring route can be determined at high speed as follows.

(a)タイプ!ネット、タイプ1形サブネツトについて
、 ■グリッドマツプ上にただ1本の水平線分を割シ曹てる
ことにより、そのネット(サブネット)の全ての配線経
路を決定する。
(a) Type! Regarding nets and type 1 subnets, ■Determine all wiring routes for that net (subnet) by dividing just one horizontal line segment on the grid map.

■上記の■で配線の混雑した部分全通る場合は、左(ま
7tは右)から順に隣り合う端子間を結んでいき、混雑
した部分に到達するまでは■と同じ経路をとシ、混雑部
分に関してのみ、マツプの重みを考慮し九線分探索法を
適用し、混雑していない部分を通る遠回り経路を選ぶ。
■If the wiring goes through all the congested parts in ■ above, connect adjacent terminals in order from the left (or right for 7t), and follow the same route as in ■ until you reach the congested part. Only for the parts, a nine-line segment search method is applied, taking into account the weight of the map, and a detour route that passes through parts that are not crowded is selected.

C17)ように配線経路を決定することに工り、上記■
に関しては高速化が図られ、また■に関しても、必要な
所にのみ比較的時間のかかる経路探索全行ない、その他
については左(まfcは右)から順に結線するだけで、
最も近い魚業毎回選ぶのと同じ結果が得られる点に関し
て高速化が図られる。
C17) The wiring route was determined as shown in (C17), and the above ■
Regarding (2), the speed is increased, and regarding (2), the relatively time-consuming route search is performed only in the necessary places, and for other areas, you can simply connect from the left (or right for fc).
Speed-up is achieved in that the same result can be obtained by selecting the nearest fish industry each time.

(b)タイプ2、タイプ2形サブネツトについて、■′
グリッ゛ドマップ上で、上下2本の水平線分を割l)◆
2?、結果の良い方を選び、そのネット(サブネット)
の全ての配線経路を決定する。
(b) Type 2, type 2 type subnet, ■'
Divide the upper and lower two horizontal lines on the grid map)
2? , choose the one with the better result and use that net (subnet)
Determine all wiring routes.

■′上記の■ヤ混雑した部分を通る場合は、左(7:友
は右)から順に隣シ合う端子間を結ぶ上下2本の最短経
路のうち、混雑していない方を選んでいき、それでも混
雑部分がある場合は、タイプlと同様に線分探索法を適
用し、混雑していない部分を通る遠回り経路全還ぶ。
■'If you are passing through a congested area, choose the less congested one of the two shortest routes connecting adjacent terminals starting from the left (7: right for friends). If there is still a congested area, the line segment search method is applied in the same way as type I, and all detours that pass through non-congested areas are returned.

このように配線経路を選択決定することにより、上記(
a)に記しtタイプlと同様に高速化が図られ、かつ経
路を選択する自由金も持つことになる。
By selecting and determining the wiring route in this way, the above (
As described in a), the speed is increased like the T type I, and the user also has the freedom to choose a route.

上記した本発明の一実施例として配線方法の特徴をまと
めて述べれば次の通りである。
The features of the wiring method as an embodiment of the present invention described above are summarized as follows.

即ち、多数の互いに結ぶべき端子の集合であるネットか
ら構成される端子の集合に対し、端子間を結ぶ配線パタ
ーンに関して定まるような、ある評価関数?最小または
最大にするように各ネットの配線パターンを決定するシ
ステムに右いて、ネットまたはネットの一部全端子の分
布形状にし友がって幾つかのタイプに分類し、この分類
されたタイプに応じて配線順序を定めることにより、ネ
ットまたはネットの部分毎に配線を順次行なう場合に際
し、先に決定した配線パターンか、それ以後に配線する
ネットにとって障害物となり、後者の配線パターンに関
して定まる評価関数値に及ぼす影響が少なくなり、ま友
全て配線し終えた後に、順次ネットま之はネットの部分
毎に配線を引きはがし、再度配線を行なって局所的な配
線の集中(混雑)を避ける場合に際し、全ネットについ
ての配線パターンに関して定まる評価関数の和の値を悪
化することなく配線の混雑全緩和することが可能となり
、また上記の分類されたタイプのうち、特定の配線パタ
ーンにより、ネットの配線が完了するようなタイプのネ
ットに関してはその配線パターンを優先的に適用するこ
とによって、配線に要する手順全大幅に簡略化すること
が出来る心とを特゛徴としている。
In other words, for a set of terminals made up of a net, which is a set of many terminals to be connected to each other, is there a certain evaluation function that is determined regarding the wiring pattern that connects the terminals? Depending on the system that determines the wiring pattern of each net to minimize or maximize the wiring pattern, the net or part of the net is classified into several types according to the distribution shape of all terminals, and this classified type is By determining the wiring order accordingly, when wiring is performed sequentially for each net or portion of a net, either the wiring pattern determined earlier or the evaluation function determined for the latter wiring pattern that becomes an obstacle for the net to be routed thereafter. The effect on the value will be reduced, and after all the wires have been wired, the wires will be removed one by one from each part of the net and re-routed to avoid local concentration (congestion) of wires. , it becomes possible to completely alleviate wiring congestion without deteriorating the value of the sum of the evaluation functions determined for the wiring patterns for all nets, and it is possible to completely alleviate wiring congestion by using a specific wiring pattern among the above classified types. By preferentially applying the wiring pattern to a type of net where the wiring is completed, the entire procedure required for wiring can be greatly simplified.

〈発明の効果〉 以上のように、本発明によれば、ネットま7’Cけネッ
トの一部を端子の分布形状にしたがって幾つかのタイプ
に分類し、この分類されたタイプに応じて配線順序を定
めることにより、配線経路の決定処理が単純化され、L
SI、プリント基板等の配線経路決定作業の高速化を図
ることが出来る。
<Effects of the Invention> As described above, according to the present invention, a part of the net or 7'C net is classified into several types according to the distribution shape of the terminals, and wiring is performed according to the classified types. By determining the order, the wiring route determination process is simplified and L
It is possible to speed up the wiring route determination work for SI, printed circuit boards, etc.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の配線方法の概略フローを示す図、第2
図は本発明に係るグローバル配線で用いる単純化された
配線モデルのグリッドマツプ?示す図、第36 (a)
 、 (b)、第4図(a)、 (b)及び第5図はそ
れぞれ本発明にしたがって分類されたネットのタイプ金
説明するための図である。 ■・・・機能素子セル、2・・・ウィンド、3a・・・
水平グリッド線、3b・・・垂直グリッド線%4・・・
水平グリッドチャネル、11・・・水平チャネル、12
.13・・・セル列、14,15.16・・・水平グリ
ッドチャネル、21、22.23.24・・・セル列、
25.26.27・・・水平チャネル、Sl、S2.S
S・・・サブネット。 代理人 弁理士 福 士 愛 彦 (他2名)第1図 第2図 (b) 第3図 (aL)Cb) 第4図 第5図
FIG. 1 is a diagram showing a schematic flow of the wiring method of the present invention, and FIG.
Is the diagram a grid map of a simplified wiring model used in global wiring according to the present invention? Figure 36 (a)
, (b), FIG. 4(a), (b), and FIG. 5 are diagrams for explaining the types of nets classified according to the present invention, respectively. ■...Functional element cell, 2...Window, 3a...
Horizontal grid line, 3b... Vertical grid line %4...
Horizontal grid channel, 11...Horizontal channel, 12
.. 13... Cell column, 14, 15.16... Horizontal grid channel, 21, 22.23.24... Cell column,
25.26.27...Horizontal channel, Sl, S2. S
S...Subnet. Agent Patent attorney Aihiko Fuku (2 others) Figure 1 Figure 2 (b) Figure 3 (aL)Cb) Figure 4 Figure 5

Claims (2)

【特許請求の範囲】[Claims] 1.回路素子の同電位に互いに結線されるべき端子の集
合として形成された多数のネットから構成される端子の
集合に対して、端子間の結線が最適配線パターンとなる
ように上記各ネットの配線パターンを決定する配線方法
において、上記ネットまたは該ネットの一部を端子の分
布形状にしたがって複数のタイプに分類し、上記複数の
タイプに分類されたタイプに応じて上記ネット毎または
ネットの部分毎の配線順序を定めると共に、上記分類さ
れたタイプのうち、特定の配線パターンにより、ネット
の配線が完了するようなタイプのネットに関してその配
線パターンを優先的に適用し、 上記ネットの配線パターンを決定するように成したこと
を特徴とする配線方法。
1. For a set of terminals consisting of a large number of nets that are formed as a set of terminals that should be connected to the same potential of a circuit element, the wiring pattern of each net is determined so that the connection between the terminals is an optimal wiring pattern. In the wiring method for determining the net or a part of the net, the net or a part of the net is classified into multiple types according to the distribution shape of the terminals, and the wiring method for each net or each part of the net is classified into multiple types according to the distribution shape of the terminals. In addition to determining the wiring order, among the types classified above, for nets whose wiring can be completed by a specific wiring pattern, that wiring pattern is preferentially applied, and the wiring pattern of the above net is determined. A wiring method characterized by the following.
2.前記複数のタイプに分類されたタイプに応じて前記
ネット毎またはネットの部分毎の配線順序を定める段階
は配線し終えた後に、順次ネットまたはネットの部分毎
に配線パターンを引きはがして再度配線を行なって局所
的な配線の集中を避けるように成した段階を含んで成る
ことを特徴とする特許請求の範囲第1項記載の配線方法
2. The step of determining the wiring order for each net or each part of the net according to the types classified into the plurality of types includes, after completing the wiring, sequentially tearing off the wiring pattern for each net or part of the net and re-wiring. 2. The wiring method according to claim 1, further comprising the step of avoiding local concentration of wiring.
JP18316984A 1984-08-30 1984-08-30 Wiring method Pending JPS6159752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18316984A JPS6159752A (en) 1984-08-30 1984-08-30 Wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18316984A JPS6159752A (en) 1984-08-30 1984-08-30 Wiring method

Publications (1)

Publication Number Publication Date
JPS6159752A true JPS6159752A (en) 1986-03-27

Family

ID=16130987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18316984A Pending JPS6159752A (en) 1984-08-30 1984-08-30 Wiring method

Country Status (1)

Country Link
JP (1) JPS6159752A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024578U (en) * 1988-06-23 1990-01-12

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024578U (en) * 1988-06-23 1990-01-12
JPH0747105Y2 (en) * 1988-06-23 1995-11-01 アイシン精機株式会社 Sewing machine detector

Similar Documents

Publication Publication Date Title
US4615011A (en) Iterative method for establishing connections and resulting product
EP0248513B1 (en) Method for routing
US4903214A (en) Method for wiring semiconductor integrated circuit device
JP3608832B2 (en) Automatic wiring method and automatic wiring apparatus
JPS6159752A (en) Wiring method
JP2000067102A (en) Hierarchical wiring method for semiconductor integrated circuit
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP3548398B2 (en) Schematic route determination method and schematic route determination method
JP2002222229A (en) Automatic layout and wiring device and automatic layout and wiring method
JPH0512384A (en) Automatic wiring method
JPH05181936A (en) Wiring method
JP2818247B2 (en) Automatic wiring method for semiconductor device
JPH0645443A (en) Hierarchical wiring method
JPH04333260A (en) Layout method of semiconductor integrated circuit
JPH07147324A (en) Treatment method of automatic arrangement and wiring by cad apparatus
JP3178905B2 (en) Automatic wiring method
JPS62140430A (en) Wiring method for semiconductor integrated circuit
JPH09223742A (en) Re-wiring after peeling-off re-wiring after peeling-off
JP2536119B2 (en) Wiring method
JPH11265940A (en) Wiring method of semiconductor integrated circuit
JP2001345386A (en) Method for automatically wiring semiconductor integrated circuit
JPH06140507A (en) Method for evaluating size of chip
JPH09288691A (en) Printed board wiring design method
JP2002342401A (en) Automatic wiring device for semiconductor integrated circuit, its wiring method and computer program
JPH04158550A (en) Determining system of wiring route of integrated circuit layout