JPS6159494A - Liquid crystal driving system - Google Patents
Liquid crystal driving systemInfo
- Publication number
- JPS6159494A JPS6159494A JP18188484A JP18188484A JPS6159494A JP S6159494 A JPS6159494 A JP S6159494A JP 18188484 A JP18188484 A JP 18188484A JP 18188484 A JP18188484 A JP 18188484A JP S6159494 A JPS6159494 A JP S6159494A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- electrode drive
- liquid crystal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、液晶テレビジョン受像機等に使用されている
液晶表示装置における液晶駆動方式〔従来技術とその問
題点〕
液晶テレビジョン受像機等に使用される液晶表示装置に
おいて、表示部にｎＸｍのマトリクス表示を行なう場合
、ｎ本の走査電極とｍ本の信号電極に対して、それぞれ
第４図（ａ） （ｂ）に示す走査電極駆動回路１及び信
号電極駆動回路２が設けられる。上記第４図（ａ）に示
す走査電極駆動回路１は、走査タイミング信号がレベル
シフトノ１によりレベルシフトされた後、インバータ１
２．１３を選択的に介してノア回路１４ａ〜１４ｄに入
力される。また、上記ノア回路１４ａ〜１４ｄには、７
レ一ム信号φ、が直接あるいはインバータ１５を介して
入力され、その出力信号によってダート回路１６８〜１
６ｄがダート制御される。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a liquid crystal drive system in a liquid crystal display device used in a liquid crystal television receiver, etc. [Prior art and its problems] In the liquid crystal display device used, when performing nXm matrix display on the display section, the scanning electrode drive circuits shown in FIGS. 4(a) and 4(b) are used for n scanning electrodes and m signal electrodes, respectively. 1 and a signal electrode drive circuit 2 are provided. The scanning electrode drive circuit 1 shown in FIG.
2.13 are selectively input to the NOR circuits 14a to 14d. Further, the NOR circuits 14a to 14d include 7
The frame signal φ is inputted directly or via the inverter 15, and the dart circuits 168 to 168 are
6d is dart controlled.
上記ダート回路１６ａ−１６ｄは、そのゲート制御に応
じてＶ。、ｖｌ、ｖ４、Ｖ！、の電圧を選択し、液晶表
示部へ走査電極駆動信号Ｘｎとして出力する。この走査
電極駆動信号Ｘｎは、フレーム信号φ１に同期して信号
レベルが反転する。The dirt circuits 16a-16d have a voltage of V according to their gate control. , vl, v4, V! , and outputs it to the liquid crystal display section as a scanning electrode drive signal Xn. The signal level of the scanning electrode drive signal Xn is inverted in synchronization with the frame signal φ1.
捷だ、第４図（ｂ）に示す信号電極駆動回路２は、上記
走査電極駆動回路Ｊと同様にレベルシフタ２１、インバ
ータ２２．２３、ノア回路２４ａ〜２４ｄ、インバータ
２５、ダート回路２６ａ〜２６ｄによって構成され、ダ
ート回路２６ａ〜２６ｄによ’）ＶＯｓ Ｖ２％ Ｖｓ
、Ｖｓの電圧を選択し、液晶表示部に信号電極駆動信号
Ｙｍとして出力する。この場合、上記■１〜■５の電圧
は、バイアス比をａとした時、
Ｖ１＝ （１／ ａ ） Ｖ５
Ｖ２ ＝ （２／ ａ ） Ｖｓ
Ｖ３−（１２７ａ ） Ｖｓ
Ｖ＜ ＝（１−１／ ａ ）Ｖ５
の関係を有している。The signal electrode drive circuit 2 shown in FIG. 4(b), like the scanning electrode drive circuit J described above, is composed of a level shifter 21, inverters 22, 23, NOR circuits 24a to 24d, an inverter 25, and dirt circuits 26a to 26d. VOs V2% Vs
, Vs are selected and outputted to the liquid crystal display section as a signal electrode drive signal Ym. In this case, the voltages of (1) to (5) above, when the bias ratio is a, are as follows: V1 = (1/a) V5 V2 = (2/a) Vs V3-(127a) Vs V< = (1-1 /a) It has the relationship of V5.
第５図は上記走査電極駆動信号Ｘ１〜Ｘｎの信号波形、
信号電極駆動信号Ｙｍのオン波形Ｙｍｏ。FIG. 5 shows the signal waveforms of the scanning electrode drive signals X1 to Xn,
ON waveform Ymo of signal electrode drive signal Ym.
及びオフ波形ＹｍｏＦＦ１ フレーム信号φ１を示した
ものである。and off waveform YmoFF1 frame signal φ1.
上記のように液晶表示部を駆動するには、フ１／−ム毎
に電極駆動信号の電圧波形を反転させるため、走査電極
駆動回路１、信号電極駆動回路２とも電圧値として４値
必要であり、このだめ回路構成が複雑で高耐圧部の回路
が多くな夛、チップ面積の削減が困難で、コスト上、実
装上、不利な点が多い。To drive the liquid crystal display section as described above, the voltage waveform of the electrode drive signal is inverted every frame, so both the scanning electrode drive circuit 1 and the signal electrode drive circuit 2 require four voltage values. However, since the circuit configuration is complex and there are many high-voltage circuits, it is difficult to reduce the chip area, and there are many disadvantages in terms of cost and implementation.
本発明は上記の点に鑑みてなされたもので、走査電極駆
動回路の構成を簡易化でき、これによシチップ面積を削
減してコストの低下を計り得ると共に、実装上において
も有利な液晶駆動方式を提供することを目的とする。The present invention has been made in view of the above points, and it is possible to simplify the structure of the scanning electrode drive circuit, thereby reducing the chip area and cost, and also provides an advantageous liquid crystal drive circuit in terms of mounting. The purpose is to provide a method.
本発明は走査電極駆動回路から出力される駆動電圧を２
値、信号電極駆動回路から出力される駆動電圧を４値と
して液晶表示部を駆動できるようにし、これにより回路
構成を簡易化でき、しかも、液晶表示部を確実に駆動で
きるようにしたものである。In the present invention, the drive voltage output from the scan electrode drive circuit is
The drive voltage output from the signal electrode drive circuit can be set to four values to drive the liquid crystal display section, thereby simplifying the circuit configuration and making it possible to drive the liquid crystal display section reliably. .
以下図面を参照して本発明の一実施例を説明する。第１
図は走査電極駆動回路３０の回路構成を示しだものであ
る１、第１図において、３ノは走査電極側のシフトレジ
スタで、ｎ段のフリップフロップ３２ａ、３２ｂ、・・
・によって構成される。上記初段の７リツプフロツプ３
２ａには、タイミング制御回路（図示せず）から垂直同
期信号に同期したタイミング信号が入力される。そして
、上記シフトレジスタ３ノの各フリップフロップｓｚａ
、３２ｂ、・・・の出力は、それぞれイクスクルーシブ
オア回路（以下ＥＸオア回路と略称する） ３．９ ａ
、 ３３ ｂ ｔ・・・へ入力される。また、上記Ｘ
オア回路３３ｈ＋３３ｂ＋・・・には、フレーム信号φ
１がインバータ３４を介して入力される。そして、上記
ＥＸオア回路３３８゜３３ｂ、・・・の出力は、レベル
シフタ３５ａ。An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure shows the circuit configuration of the scanning electrode drive circuit 30. 1. In FIG.
・Constituted by. 7 lip flop 3 in the first stage above
A timing signal synchronized with a vertical synchronization signal is inputted to 2a from a timing control circuit (not shown). Then, each flip-flop sza of the shift register 3
, 32b, ... are respectively exclusive OR circuits (hereinafter abbreviated as EX-OR circuits) 3.9 a
, 33 b t... In addition, the above
The OR circuit 33h+33b+... has a frame signal φ
1 is input via the inverter 34. The outputs of the EX-OR circuits 338°33b, . . . are sent to the level shifter 35a.
３５ｂ、・・・によりレベルシフトされた後、インバー
タドライバ３６ｔｔ＋３６ｂｅ・・・に入力される。こ
れらのインバータドライバ３６ ａ 、３６ｂ。After being level-shifted by 35b, . . . , the signals are input to inverter drivers 36tt+36be . These inverter drivers 36a, 36b.
・・・には、それぞれｙ ４／ 、 ｙ ｌ／の電圧が
供給されている。上記インバータドライバ３６ ｍ 、
３６ｂ。... are supplied with voltages of y 4/ and y l/, respectively. The above inverter driver 36 m,
36b.
・・・は、レベルシフタ３５ａ、３５ｂ・・・からの信
号に応じてｙ 、 Ｌあるいはｙ、／の電圧を選択し、
走査電極駆動信号Ｘ１ 、 Ｘ２ ＊・・・として
液晶表示部へ出力する。... selects the voltage of y, L or y, / according to the signals from the level shifters 35a, 35b...,
The scan electrode drive signals X1, X2*, . . . are outputted to the liquid crystal display section.
上記インバータドライバ３６ｈ、３６ｂ、・・・は、第
２図に示すようにＰチャンネル型ＭＯ８ト２ンゾスタ４
１ａ及びＮチャンネルＭＯ８）ランジスタ４Ｊｂを直列
接続してなり、そのダート電極に上記レベルシフタ３５
ａ、３５ｂ・・・からの信号が入力される。上記インバ
ータドライバ３６ ａ 、 ３６ ｂ 、 ・・・は、
レベルシフタ３５ａ。As shown in FIG. 2, the inverter drivers 36h, 36b, . . .
1a and N-channel MO8) transistor 4Jb are connected in series, and the level shifter 35 is connected to the dirt electrode.
Signals from a, 35b, . . . are input. The inverter drivers 36a, 36b, . . .
Level shifter 35a.
３５ｂ、・・・の出力信号レベルに応じてＭＯＳ ）ラ
ンジスタ４１ａあるいは４１ｂがオンし、■４′又はｙ
、 ／の電圧を選択して出力する。Depending on the output signal level of 35b,..., MOS) transistor 41a or 41b turns on, and ■4' or y
Select and output the voltage of , /.
しかして、この実施例において使用される液高駆動電圧
Ｖｌ′〜Ｖ５′は、次のような関係に設定される。Therefore, the liquid high drive voltages Vl' to V5' used in this embodiment are set in the following relationship.
Ｖ １ ’＝ （１／ ａ ） Ｖ６’Ｖ ｚ′＝（２
／ ａ ） Ｖ５’
Ｖｓ’＝（１２／ａ）Ｖ５’
Ｖ ４’＝ （１−１／ ａ ） Ｖ５’なお、上記ａ
はバイアス比で、ｒａ＝ｆＲ＋ＩＪであり、「ａ≧３」
である。また、Ｎは走査線数（デューティ比〕である。V 1 '= (1/a) V6'V z'= (2
/ a ) V5'Vs' = (12/a) V5' V 4' = (1-1/ a ) V5' Note that the above a
is the bias ratio, ra=fR+IJ, and “a≧3”
It is. Further, N is the number of scanning lines (duty ratio).
一方、信号電極駆動回路は、第４図（ｂ）に示した従来
の回路と同様に構成されるもので、第１フレームではオ
ン時に「Ｖｏ」、オフ時にｒ（２／ａ）Ｖ５’ （＝Ｖ
２’ ）Ｊの電圧を出力し、第２フレームではオン時に
「ｖ１１′」、オフ時にｒ（１−２／ ａ ）Ｖ５’（
＝Ｖ３’）の電圧を出力する。On the other hand, the signal electrode drive circuit is configured similarly to the conventional circuit shown in FIG. =V
2' ) J voltage is output, and in the second frame, it outputs "v11'" when it is on, and r(1-2/a)V5' ( when it is off).
= V3') is output.
次に上記実施例の動作を説明する。第１図に示す走査電
極駆動回路３０において、フレーム信号φ１が０”の場
合（第１フレーム〕、インバータ３４の出力が１”とな
ってＥＸオア回路３３ａ。Next, the operation of the above embodiment will be explained. In the scan electrode drive circuit 30 shown in FIG. 1, when the frame signal φ1 is 0'' (first frame), the output of the inverter 34 is 1'', and the EX-OR circuit 33a is output.
３３ｂ、・・・に入力される。このときフリップフロラ
７Ｄ３２ａにＩＩ Ｉ ＩＴ倍信号保持されて走査電極
駆動回路３０の１段目が選択指定されているものとすれ
ば、ＥＸオア回路３３ａの出力が°°０″となシ、レペ
ルシ７り、？ ５ ａによｐ ｖ、’の電圧レベルまで
シフトされる。このレベルシフタ３５ａの出力は、イン
バータドライバ３６ａによりｖ４／の電圧に反転され、
第３図に示すように走査電極駆動信号Ｘｌとして出力さ
れる。筐だ、フリップフロップ３２＆に０”信号が保持
され、走査電極駆動回路３０の１段目がオフ指定されて
いる場合は、ＥＸオア回路３３ａの出力が′１”となシ
、レベルシフタ３５ａによりｖ４′の電圧レベルまでシ
フトされる。このレベルシフタ３５ａの出力電圧は、イ
ンバータドライバ３６＆でｖｌ′の電圧に反転され、オ
フ時における走′！ｆ、電極駆動信号Ｘ１として出力さ
れる。また、フレーム信号φ２が１”の揚値第２フレー
ム）においても同様の動作が行なわれるが、オン時と、
オフ時における走査電極駆動信号の電圧ｖ４’、ｖｌ’
が反転する。すなわち、走査電極駆動回路３０は、第１
フレームではオン時に「７４勺、つまり、ｒ（１−１／
ａ ） Ｖ５／Ｊの電圧、オフ時に「Ｖ！′」、つまシ
、ｒ（１／ ａ ） Ｖｓ’Ｊの電圧を選択し、第２フ
レームでは、オン時に「ｖｌ′」、オフ時に■４′」の
電圧を選択して走査電極駆動信号ｘ、＋Ｘ２ １・・・
とじて出力する。上記のように走査電極駆動信号Ｘ１
＋ Ｘ２ ＋・・・は、ｖ４’。33b, . . . At this time, if the flip-flop 7D32a holds the II I IT times signal and the first stage of the scanning electrode drive circuit 30 is selected, the output of the EX OR circuit 33a becomes °°0'' and the repulsion 7,?5a is shifted to the voltage level of pv,'.The output of this level shifter 35a is inverted to the voltage of v4/ by the inverter driver 36a,
As shown in FIG. 3, it is output as a scanning electrode drive signal Xl. However, when the flip-flop 32 & holds a 0" signal and the first stage of the scanning electrode drive circuit 30 is turned off, the output of the EX OR circuit 33a becomes "1", and the level shifter 35a outputs a "v4" signal. ’ voltage level. The output voltage of this level shifter 35a is inverted to the voltage vl' by the inverter driver 36&, and the output voltage of the level shifter 35a is inverted to the voltage vl' when the voltage is off. f, which is output as the electrode drive signal X1. In addition, the same operation is performed in the second frame when the frame signal φ2 is 1", but when it is on,
Voltages v4' and vl' of scan electrode drive signals when off
is reversed. That is, the scan electrode drive circuit 30
In the frame, when it is on, it is 74 times, that is, r(1-1/
a) Voltage of V5/J, "V!'" when off, select the voltage of r (1/a) Vs'J, in the second frame, "vl'" when on, ■4 when off '' and scan electrode drive signals x, +X2 1...
Bind and output. As mentioned above, the scanning electrode drive signal
+X2+... is v4'.
Ｖｌ／の電圧が某互に出力される２値レベルの信号とな
る。The voltage Vl/ becomes a binary level signal that is outputted alternately.
また、信号電極駆動回路においては、上記したように第
１フレームではオン時に「ｖｏ」、オフ時に「ｖ２′」
、ツまシ、Ｒ２／ ａ ） Ｖ５’ Ｊ ノ’ｅｌ！圧
ヲ選択して出力し、第２フレームではオン時に■５勺、
オフ時に「ｖ３′」、つまシ、ｒ（１−２／ａ ） Ｖ
５Ｊの電圧を選択して出力する。第３図において、Ｙｍ
ｏＮは信号電極駆動信号のオン波形、Ｙｍｏア、は信号
電極駆動信号のオフ波形を示したものである。In addition, in the signal electrode drive circuit, as mentioned above, in the first frame, "vo" is set when on, and "v2'" is set when off.
, Tsumashi, R2/a) V5' J ノ'el! Pressure is selected and output, and in the second frame, when it is on,
"v3'" when off, Tsumashi, r (1-2/a) V
Select and output the voltage of 5J. In Figure 3, Ym
oN indicates the ON waveform of the signal electrode drive signal, and YmoA indicates the OFF waveform of the signal electrode drive signal.
上記実施例に示したように走査電極駆動回路３０の出力
電圧を２値レベル、信号電極駆動回路の出力電圧を４値
レベルとした場合においても、走査電極と信号電極間に
、オン／オフ信号に対応して所定レベル差の駆動電圧を
印加してそのオン／オフ制御を確実に行なうことができ
る。Even when the output voltage of the scan electrode drive circuit 30 is set to a binary level and the output voltage of the signal electrode drive circuit is set to a four-level level as shown in the above embodiment, an on/off signal is sent between the scan electrode and the signal electrode. It is possible to reliably perform on/off control by applying a drive voltage with a predetermined level difference corresponding to the above.
上記実施例で示したように走査電極駆動回路３０の出力
電圧を２値に設定した場合においても、従来と略同等の
動作マージンを得ることができる。すなわち、第５図に
示す従来回路において、液晶駆動電圧Ｖ。Ｎ ｌ ｖＯ
ＦＦは、の式によって求めることができる。上式におい
て、Ｎはデユーティ比、ａはバイアス比でａ ＝ｌＦｒ
＋１、Ｅｏ Ｉｄ、 Ｅｏ ＝ ’ Ｖｓによって示
される電圧である。しかして、従来回路における動作マ
ージンαは、
となる。Even when the output voltage of the scan electrode drive circuit 30 is set to two values as shown in the above embodiment, it is possible to obtain substantially the same operating margin as the conventional one. That is, in the conventional circuit shown in FIG. 5, the liquid crystal drive voltage V. N l vO
FF can be determined by the following formula. In the above formula, N is the duty ratio, a is the bias ratio, and a = lFr
+1, Eo Id, Eo = ' is the voltage indicated by Vs. Therefore, the operating margin α in the conventional circuit is as follows.
一方、本発明においては、液晶駆動電圧Ｖ。Ｎ。On the other hand, in the present invention, the liquid crystal driving voltage V. N.
Ｖｏ、、は、 はＥ１０＝＝ ｙ／、によって示される電圧である。Vo... is the voltage indicated by E10==y/.
そして、本発明における動作マージンα′は、・・・・
・・・（６）
となる。The operating margin α' in the present invention is...
...(6) becomes.
今、デユーティ比Ｎｔ＝Ｎ＝１３２．Ｎ＝６４とおくと
、上記（３）式及び（６）式から
α、３□＝１．０９１１ α’、３２＝１．０９
０８α６４＝１．１３４ α’６４＝１．１３
２６となり、本発明におけるマージン劣化は少ない。Now, the duty ratio Nt=N=132. If N=64, from the above equations (3) and (6), α, 3□ = 1.0911 α', 32 = 1.09
08α64=1.134 α'64=1.13
26, so margin deterioration in the present invention is small.
また、印加電圧は、ｖｏＮ＝ｖ品とおくと、上記（１）
（４）式より
となる。そして、上式において、Ｎ＝１３２゜Ｎ＝６４
を代入すると、
となる。上記の結果から明らかなように１／１３２デユ
ーテイでは印加電圧Ｅ′ｏをＥｏの１．０４５倍にすれ
ばマージンは従来と殆んど差がない。同様に１／６４デ
ユーテイでは印加電圧Ｅ′ｏをＥ。の１．０６５倍にす
ればよい。このようにハイデユーティのマトリクス液晶
表示装置においては、印加電圧を若干高くすることによ
シ、マージンを落とすことなく駆動回路を簡易化するこ
とができる。In addition, if the applied voltage is voN=v product, the above (1) is applied.
From formula (4). In the above formula, N=132°N=64
Substituting , we get . As is clear from the above results, at a duty of 1/132, if the applied voltage E'o is made 1.045 times Eo, there is almost no difference in margin from the conventional one. Similarly, at 1/64 duty, the applied voltage E'o is E. 1.065 times. In this manner, in a high-duty matrix liquid crystal display device, by slightly increasing the applied voltage, the driving circuit can be simplified without reducing the margin.
以上詳記したように本発明によれば、走査電極駆動回路
から出力される駆動電圧を２値、信号電極駆動回路から
出力される駆動電圧を４値として液晶表示部を駆動でき
るようにしたので、回路構成を簡易化でき、これによシ
テップ面積を削減してコストの低下を計り得ると共に、
実装上においても有利な液晶駆動方式を提供することが
できる。As described in detail above, according to the present invention, the liquid crystal display section can be driven with the drive voltage output from the scan electrode drive circuit being binary and the drive voltage output from the signal electrode drive circuit being four values. , the circuit configuration can be simplified, thereby reducing the chip area and reducing costs.
It is possible to provide a liquid crystal driving method that is advantageous in terms of packaging.
第１図ないし第３図は本発明の一実施例を示すもので、
第１図は走査電極駆動回路の構成を示す図、第２図は第
１図におけるインバータドライバの詳細を示す回路図、
第３図は走査電極駆動信号及び信号電極駆動信号の波形
例を示す図、第４図（、） （ｂ）は従来の走査電極駆
動回路及び信号電極駆動回路の構成を示す図、第５図は
従来の走査電極駆動信号及び信号電極駆動信号の波形例
を示す図である。
３０・・・走査電極駆動回路、３ノ・・・シフトレジス
タ％ Ｊ ２ａ ＊ ３２ ｂ 、・・・、・・・フ
リップフロップ、３３ａ＊３３ｂ＋・・・、・・・イク
スクルーシブオア回路、３５ａ１３５ｂｌ・・・、・・
・レベルシフタ、Ｊ ６ａ ＋ ３６ｂ ｙ・・・、・
・・インバータドライバ。1 to 3 show an embodiment of the present invention,
FIG. 1 is a diagram showing the configuration of a scanning electrode drive circuit, FIG. 2 is a circuit diagram showing details of the inverter driver in FIG. 1,
FIG. 3 is a diagram showing an example of waveforms of a scanning electrode drive signal and a signal electrode drive signal, FIG. 1 is a diagram showing an example of waveforms of a conventional scanning electrode drive signal and a signal electrode drive signal; FIG. 30...Scan electrode drive circuit, 3...Shift register % J 2a * 32 b,...,...Flip-flop, 33a*33b+...,...Exclusive OR circuit, 35a135bl ...,...
・Level shifter, J 6a + 36b y...,・
...Inverter driver.
Claims (1)
示素子を第１フレームと第２フレームとで印加電圧を交
互に反転させて表示駆動する液晶駆動方式において、上
記走査電極の駆動信号を第１フレームではオン時に「（
１−１／ａ）Ｖ」（但しａはバイアス比、Ｖは第１の基
準電位）の電圧、オフ時に「（１／ａ）Ｖ」の電圧を選
択し、第２フレームではオン時に「（１／ａ）Ｖ」の電
圧、オフ時に「（１−１／ａ）Ｖ」の電圧を選択して出
力する手段と、上記信号電極の駆動信号は、第１フレー
ムではオン時に「Ｖ＿０」（但しＶ＿０は第２の基準電
位）、オフ時に「（２／ａ）Ｖ」の電圧を選択し、第２
フレームではオン時に「Ｖ」、オフ時に「（１−２／ａ
）Ｖ」の電圧を選択して出力する手段とを具備し、上記
バイアス比ａを「ａ＝√Ｎ＋１」（但しＮはデューティ
比）、「ａ≧３」に設定したことを特徴とする液晶駆動
方式。In a liquid crystal driving method in which a liquid crystal display element in which scanning electrodes and signal electrodes are arranged in a matrix is driven for display by alternately inverting the applied voltage between the first frame and the second frame, the drive signal of the scanning electrode is applied to the first frame. Then, when it is turned on, "(
1-1/a)V" (where a is the bias ratio and V is the first reference potential), select the voltage "(1/a)V" when off, and select the voltage "(1/a)V" when on in the second frame. The means for selecting and outputting the voltage of "1/a) V" when off and the voltage of "(1-1/a) V" when turned off, and the drive signal for the signal electrode set to "V_0" (when turned on in the first frame). However, V_0 is the second reference potential), and the voltage of "(2/a) V" is selected when it is off, and the second
In the frame, “V” appears when on, “(1-2/a” when off)
) V", and the bias ratio a is set to "a=√N+1" (where N is the duty ratio) and "a≧3". Drive system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18188484A JPS6159494A (en) | 1984-08-31 | 1984-08-31 | Liquid crystal driving system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18188484A JPS6159494A (en) | 1984-08-31 | 1984-08-31 | Liquid crystal driving system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159494A true JPS6159494A (en) | 1986-03-26 |
Family
ID=16108555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18188484A Pending JPS6159494A (en) | 1984-08-31 | 1984-08-31 | Liquid crystal driving system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159494A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757718A (en) * | 1980-09-25 | 1982-04-07 | Mitsui Toatsu Chem Inc | Production of polyamide/polyamide-acid block copolymer |
-
1984
- 1984-08-31 JP JP18188484A patent/JPS6159494A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757718A (en) * | 1980-09-25 | 1982-04-07 | Mitsui Toatsu Chem Inc | Production of polyamide/polyamide-acid block copolymer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2556576B2 (en) | Drive circuit for liquid crystal display | |
| EP0651395B1 (en) | Shift register useful as a select line scanner for a liquid crystal display | |
| US6191779B1 (en) | Liquid crystal display device, device for controlling drive of liquid crystal display device and D/A converting semiconductor device | |
| US6335721B1 (en) | LCD source driver | |
| US5055833A (en) | Method for the control of an electro-optical matrix screen and control circuit | |
| US6396468B2 (en) | Liquid crystal display device | |
| US7463234B2 (en) | Liquid crystal display and data latch circuit | |
| US20020041267A1 (en) | Driving device and a driving method for a display device | |
| EP0809838B1 (en) | Matrix display devices | |
| KR100631112B1 (en) | Method of Driving Liquid Crystal Panel in Inversion and Apparatus thereof | |
| GB2285164A (en) | Power supply for liquid crystal display | |
| KR860003529A (en) | Liquid crystal display | |
| JPH0664437B2 (en) | Matrix scanning device | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| US4019178A (en) | CMOS drive system for liquid crystal display units | |
| KR0181641B1 (en) | Tachi voltage output circuit and liquid crystal display driving circuit | |
| JPH02210323A (en) | Driving circuit for matrix circuit and clock forming device for controlling its driving circuit | |
| JPS6159494A (en) | Liquid crystal driving system | |
| EP0447919B1 (en) | Drive circuit for dot matrix display | |
| EP0493820B1 (en) | Driver circuit for liquid crystal display | |
| JP3879275B2 (en) | Matrix type display device | |
| KR100438659B1 (en) | Column Driver Integrated Circuit And Column Driving Method For Pre_Driving Liquid Crystal Display | |
| US5874935A (en) | Driving circuit and its driving method for display apparatus | |
| KR960003963B1 (en) | Driving integration circuit for lcd | |
| JPS6141190A (en) | Liquid crystal driving system |