JPS6159481A - Display screen switching control system - Google Patents
Display screen switching control systemInfo
- Publication number
- JPS6159481A JPS6159481A JP59181801A JP18180184A JPS6159481A JP S6159481 A JPS6159481 A JP S6159481A JP 59181801 A JP59181801 A JP 59181801A JP 18180184 A JP18180184 A JP 18180184A JP S6159481 A JPS6159481 A JP S6159481A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- memory
- display
- address
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマルチウィンドウを容易に実現する表示画面切
換え制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a display screen switching control system that easily realizes multi-windows.
近時、情報処理分野、特にオフコン・パソコン・ワーク
ステージ璽ン等に見られる様に処理の多重化やマンマシ
ンインタフェースの進歩には目を見はるものがある。マ
ルチタスク・マルチウィンドウがその代表例である。マ
ルチウィンドウとは、複数ウィンドウ(書類や図面)を
表示画面上に表示し、それらを介して対話処理を行なう
ものである。即ち、マルチウィンドウは見かけの表示デ
ータを適当に区分し、表示モニタ上に表示する機能であ
って表示データを切り出す方をウィンドウ、表示モニタ
上に表示される方をビューボートと呼ぶ。In recent years, there has been remarkable progress in the field of information processing, especially in multiplexing of processing and man-machine interfaces, as seen in office computers, personal computers, work stage computers, etc. A typical example is multi-tasking and multi-window. A multi-window is a system in which multiple windows (documents and drawings) are displayed on a display screen, and interactive processing is performed through them. That is, the multi-window is a function that appropriately divides the apparent display data and displays it on the display monitor.The section from which the display data is cut out is called the window, and the section displayed on the display monitor is called the viewport.
マルチウィンドウを実現するには、それぞれのウィンド
ウの内容をメモリへ記憶し、それらの内容を合成し1個
の画面イメージを作りあげることか必要となる。マイク
ロプログラムもしくはワイヤドロシックが記憶したウィ
ンドウの一部を切出し、複数の切出した画面イメージを
合成し表示画面を生成する。In order to realize multi-windows, it is necessary to store the contents of each window in memory and combine the contents to create a single screen image. A part of the window stored in the microprogram or wire rosic is cut out, and multiple cutout screen images are combined to generate a display screen.
本発明は、キャラクタ単位で管理される表示制御装置に
おいて、上述したマルチウィンドウ機能を容易に実現す
るために現存する表示コントロール用LSIに何等変更
を要することなく画面切替えを行ない得る表示画面切換
え制御方式を提供することを目的とする。The present invention provides a display screen switching control method that enables screen switching without requiring any changes to the existing display control LSI in order to easily realize the multi-window function described above in a display control device that is managed on a character-by-character basis. The purpose is to provide
本発明は、ピットマツプメモリ・コードメモリを問わず
、文字区画単位でアドレス管理がなされる2画面以上の
プレーンメモリを持つ表示制御装置において、1文字区
画毎に設定され、プレーンメモリ内の1個f:選択する
プレーン選択情報及び外部から得られる表示アドレスを
上記プレーンメモリ内における任意アドレスに変換出力
するアドレス情報がそれぞれ記憶されるメモリを付加し
た。そして、上記プレーン選択情報によって選択された
プレーンメモリ内にあって、且つ、アドレス変換位置に
対応するエリアの画面情報を表示することにより任意エ
リアのマルチウィンドウ表示を実現する構成とした。The present invention provides a display control device having two or more screens of plain memory in which addresses are managed for each character section, regardless of pit map memory or code memory. f: A memory was added in which plane selection information to be selected and address information for converting and outputting a display address obtained from the outside to an arbitrary address in the plane memory are respectively stored. Then, by displaying screen information of an area in the plane memory selected by the plane selection information and corresponding to the address translation position, multi-window display of an arbitrary area is realized.
このことにより、現存する表示制御装置が持つ機能に何
等変更を加えることなくマルチウィンドウ表示を容易に
実現出来、ソフトウェアのオーバヘッドも少なくパフォ
ーマンスの向上をはかることが出来る。As a result, multi-window display can be easily realized without making any changes to the functions of the existing display control device, and performance can be improved with less software overhead.
以下、図面を使用して本発明実施例につき詳細に説明す
る。第1図は本発明実施例を示すブロック図であり、表
示制御装置の表示系のみを抽出して示しである。個々の
メモリへプログラムによりREAD/WRITEするた
めのロジックは周知の構成で済むため、ここではあえて
図示していない。Hereinafter, embodiments of the present invention will be described in detail using the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention, and shows only the display system of the display control device. The logic for READ/WRITE to each memory by a program is intentionally not shown here because a well-known configuration suffices.
図中、11は表示コントローラ(CRTC)であり、市
販の表示コントロール用LSIを使用するものとする。In the figure, 11 is a display controller (CRTC), which uses a commercially available LSI for display control.
表示コントローラ77 Fj:、 、表示のためのキャ
ラクタアドレス及びラスクアドレス等を生成出力する。Display controller 77 Fj: Generates and outputs character addresses, rask addresses, etc. for display.
本発明実施例ではキャラクタアドレスとしてO〜199
9迄(25行×80桁の表示画面構成)のリニアアドレ
スを生成出力するものとする。従がってキャラクタアド
レスリピットは後述するピットマツプメモリプレーン1
2及びアトリビュートメモリ15へ、又、テスクアドレ
ス5ビツトはピットマツプメモリプレーン12.13へ
共通に供給される。In the embodiment of the present invention, the character address is 0 to 199.
It is assumed that linear addresses up to 9 (display screen configuration of 25 lines x 80 digits) are generated and output. Therefore, character address repeat pits are stored in pit map memory plane 1, which will be described later.
2 and attribute memory 15, and the test address 5 bits are commonly supplied to pit map memory plane 12.13.
12.13はピットマツプメモリプレーンである。ピッ
トマツプメモリプレーン12.13はそれぞれが1画面
分の容量を有し、以降の説明では簡単のため前者をプレ
ーン#0、後者をプレーン#1と称する。14は上記表
示コントローラ11から供給されるキャラクタアドレス
を一担保持するレジスタである。15はアトリビュート
メモリである。アトリビュートメモリ15は文字区画単
位、即ちO〜1999番地毎に設定可能な表示修飾制御
情報が格納される。表示修飾制御情報として、例えばブ
リンク・反転・色情報等がある。12 and 13 are pit map memory planes. Each of the pit map memory planes 12 and 13 has a capacity for one screen, and in the following explanation, the former will be referred to as plane #0 and the latter will be referred to as plane #1 for simplicity. Reference numeral 14 is a register that holds a character address supplied from the display controller 11. 15 is an attribute memory. The attribute memory 15 stores display modification control information that can be set for each character section, that is, for each address from 0 to 1999. Examples of display modification control information include blinking, reversing, and color information.
17は本発明により付加される制御メモリである。制御
メモリ17には第2図にピットフォーマットが示される
、プレーン選択情報(psEL)が記憶される。プレー
ン選択情報は上述したアトリビュート制御情報と同じく
1文字区画毎にデータ設定が可能である。図中、ピット
10〜0はプレーン#1が選択されたときに表示される
べきキャラクタアドレスを示し、プレーン#0が選択さ
れているときドントケアである。最上位のピット1ノは
、プレーン#O・#1の選択情報である。これらプレー
ンセレクト情報は拡張アトリビュート情報として定義す
ることもできる。尚、本発明実施例では、@l ONが
プレーン#0を 111#がプレーン#1を有効とする
。17 is a control memory added according to the present invention. The control memory 17 stores plane selection information (psEL) whose pit format is shown in FIG. The plane selection information can be set for each character section in the same way as the above-mentioned attribute control information. In the figure, pits 10 to 0 indicate character addresses to be displayed when plane #1 is selected, and are don't cares when plane #0 is selected. The highest pit 1 is selection information for planes #O and #1. This plane selection information can also be defined as extended attribute information. In the embodiment of the present invention, @l ON makes plane #0 valid, and 111# makes plane #1 valid.
説明を第1図に戻す。18は上記メモリ17から読出さ
れたデータを保持するレジスタである。レジスタ18出
力はビットマップメモリプレーン12・13の最上位ア
ドレス(AH)に入力されており、それぞれ正転出力、
インバータ21を介した反転出力が供給される。即ち、
PSEL情報が@ OITのときプレーン#0が、”1
”のときプレーン#1が選択される。レジスタ18のそ
の他の出力はプレーン#1のアドレス入力端子(AM)
に接続されている。19はシフトレジスタ(P/s)で
ある。シフトレジスタ19はプレーン#O・#1から読
出される文字画面幅の表示データをシリアルデータに変
換するもので、その出力は表示修飾制御回路20へ供給
される。アトリビュート制御回路20は他にレジスタ1
6を介してアトリビュート・メモリ15出力を入力とし
て得ており、シフトレジスタ19出力であるシリアルデ
ータの表示修飾を行ない、ドライバ22を介し図示され
ない表示モニタへディスプレイ信号として供給する。The explanation returns to Figure 1. A register 18 holds data read out from the memory 17. The register 18 output is input to the highest address (AH) of the bitmap memory planes 12 and 13, and is a normal output and a normal output, respectively.
An inverted output via an inverter 21 is supplied. That is,
When PSEL information is @OIT, plane #0 is “1”
”, plane #1 is selected.Other outputs of register 18 are the address input terminal (AM) of plane #1.
It is connected to the. 19 is a shift register (P/s). The shift register 19 converts the display data of the character screen width read from the planes #O and #1 into serial data, and its output is supplied to the display modification control circuit 20. The attribute control circuit 20 also has register 1.
The output of the attribute memory 15 is obtained as an input via the driver 22, and the serial data output from the shift register 19 is modified for display, and is supplied as a display signal to a display monitor (not shown) via the driver 22.
第3図は本発明により実現されるマルチウ・fノド9機
能を表示画面上に概念的に示した図であり、(a)・(
b)は画面イメージを示し、(b)で示すプレーン#1
の短形エリア部分がペース画面となるプレーン#Oの短
形エリアに表示されることを示す。(c)はその様な画
面を構成する場合のPSEL情報のセット例である。FIG. 3 is a diagram conceptually showing the multi-window/f-nod 9 function realized by the present invention on a display screen, and (a).
b) shows the screen image, plane #1 shown in (b)
This indicates that the rectangular area portion of is displayed in the rectangular area of plane #O, which is the pace screen. (c) is an example of setting PSEL information when configuring such a screen.
以下、本発明実施例の動作につぎ詳細に説明する。本発
明実施例においては、プレーン#012をベース画面と
することから1.PSEL情報のピット11は0″に設
定される。とのPSEL信号によってプL/−ン#Oが
選択され、レジスタ14を介して供給される表示キャラ
クタアドレスにより、プレーン#Oに格納された表示デ
ータが読出され、シフトレジスタ19・表示修飾制御回
路20・ドライバ22を介し所望のデータが表示される
。The operation of the embodiment of the present invention will be explained in detail below. In the embodiment of the present invention, since plane #012 is used as the base screen, 1. PSEL information pit 11 is set to 0''. Plane #O is selected by the PSEL signal, and the display stored in plane #O is selected by the display character address supplied via register 14. The data is read out and desired data is displayed via the shift register 19, display modification control circuit 20, and driver 22.
ここで、PSEL信号が1”になると、プレーン#1が
選択されるが、プレーン#1のアドレス入力端子(AM
)にはPSEL情報のピット10〜0の内容が供給され
る。Here, when the PSEL signal becomes 1'', plane #1 is selected, but the address input terminal (AM
) is supplied with the contents of pits 10 to 0 of the PSEL information.
即ち、表示コントローラ11から出力される表示キャラ
クタアドレスld、PSEL情報を介してブ1ノーン#
1の任意アドレスに変換される。That is, the display character address ld and PSEL information output from the display controller 11 are used to
1 arbitrary address.
このことは第3図に例示されている。即ち、プレーン#
1内のポインタ(左上アドレス)をYとする短形を、表
示画面上のXをポインタとする短形エリアに表示したい
場合、プログラムは(c)に示す如< PSEL情報を
セットする。このことにより、表示コントローラ1ノか
ら出力される表示アドレス管理対し、実際にはプレーン
#1におけるアドレスYに相当するエリアのデータが読
出され表示されることになる。This is illustrated in FIG. That is, plane #
If you want to display a rectangle whose pointer (top left address) in 1 is Y in the rectangle area whose pointer is X on the display screen, the program sets PSEL information as shown in (c). As a result, for the display address management output from the display controller 1, data in the area corresponding to address Y in plane #1 is actually read out and displayed.
尚、本発明実施例ではプレーンメモリとしてビットマツ
プメモリを例示し説明してきたがこれに限定されるもの
ではなく、区画単位にアドレス管理がなされるものであ
ればコードメモリであっても同様の方式にて実現出来る
。In the embodiments of the present invention, bitmap memory has been exemplified and explained as plain memory, but the invention is not limited to this, and the same method can be applied to code memory as long as addresses are managed in units of sections. This can be achieved by
以上説明の如く本発明によれば、プログラムはアトリビ
ュート制御情報を扱うのと同様、プレーン選択情報を操
作するだけで別画面の任意エリアを実画面の更に任意エ
リアにウィンドウとして表示できる。更に、本発明によ
れば、現存する表示制御装置が持つ仕様を何隻変更する
ことなく、マルチウィンドウ表示を容易に実現出来る。As described above, according to the present invention, the program can display any area on another screen as a window in any further area on the real screen by simply manipulating plane selection information in the same way as handling attribute control information. Further, according to the present invention, multi-window display can be easily realized without changing the specifications of existing display control devices.
又、ソフトウェアのオーバヘッドも少なくパフォーマン
スの向上をはかることが出来る。In addition, the software overhead is small, and performance can be improved.
第1図は本発明の実施例を示すブロック図、第2図は本
発明により使用されるプレーン選択情報のビット割付け
を示す図、第3図(、)・(b)・(c)は本発明によ
り実状されるマルチウィンドウ機能を概念的に示した図
であり、それぞれ画面イメージ(a)・(b)、そして
その様な画面を構成する場合のプレーン選択情報のセッ
ト例(c)を示す。
1ノ・・・表示コントローラ(CRTC)、12・13
・・・ビットマツプメモリプレーン(プレーン#O・#
1)、15・・・アトリビュートメモリ、17・・・仙
」御メモリ、14・16・18・・・レジスタ(6)、
21・・・インバータ。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing bit allocation of plane selection information used by the present invention, and FIGS. It is a diagram conceptually showing the multi-window function realized by the invention, and shows screen images (a) and (b), and an example of a set of plane selection information (c) when configuring such a screen. . 1 No. Display controller (CRTC), 12/13
...Bitmap memory plane (plane #O/#
1), 15... Attribute memory, 17... Sen'' memory, 14, 16, 18... Register (6),
21...Inverter.
Claims (1)
成されるプレーンメモリと、表示画面を構成する1文字
区画毎に設定され、上記プレーンメモリの内の1つを選
択するプレーン選択情報を記憶する第1のメモリと、1
文字区画毎に設定され、外部より得られる表示アドレス
を上記プレーンメモリ内における任意アドレスに変換す
るためのアドレス情報を記憶する第2のメモリとを有し
、上記第1のメモリから出力されるプレーン選択情報に
より選択されたプレーンメモリ内にあつて、更に上記第
2のメモリ出力であるアドレス位置に対応するエリアの
画面情報を表示することにより、任意エリアのマルチウ
ィンドウ表示を行なうことを特徴とする表示画面切換え
制御方式。A plane memory consisting of at least two planes each having a capacity for one display screen, and plane selection information that is set for each character section constituting the display screen and selects one of the plane memories. a first memory for storing;
a second memory configured for each character section and storing address information for converting a display address obtained from the outside into an arbitrary address in the plane memory, and a plane output from the first memory; A multi-window display of an arbitrary area is performed by displaying screen information of an area in the plane memory selected by the selection information and further corresponding to the address position which is the second memory output. Display screen switching control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59181801A JPS6159481A (en) | 1984-08-31 | 1984-08-31 | Display screen switching control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59181801A JPS6159481A (en) | 1984-08-31 | 1984-08-31 | Display screen switching control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6159481A true JPS6159481A (en) | 1986-03-26 |
Family
ID=16107086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59181801A Pending JPS6159481A (en) | 1984-08-31 | 1984-08-31 | Display screen switching control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6159481A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8204357B2 (en) | 2003-10-15 | 2012-06-19 | Sony Corporation | Reproducing device, reproducing method, reproducing program and recording medium |
-
1984
- 1984-08-31 JP JP59181801A patent/JPS6159481A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8204357B2 (en) | 2003-10-15 | 2012-06-19 | Sony Corporation | Reproducing device, reproducing method, reproducing program and recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6159481A (en) | Display screen switching control system | |
US7170564B2 (en) | On-screen display device | |
JPS6159482A (en) | Display screen switching control system | |
US7009617B2 (en) | On-screen display device | |
JP3319031B2 (en) | Display device | |
US20020158817A1 (en) | Display apparatus and information processing apparatus | |
US20050030428A1 (en) | On-screen display device | |
JPS5997184A (en) | Image processor | |
JPS63251864A (en) | Display device | |
JPS59136783A (en) | Multiwindow bit map display unit | |
JPS62145280A (en) | Display modification control system for bit map display | |
JPH0418048Y2 (en) | ||
JPS60118881A (en) | High speed processing system for character/graphic display unit | |
JPS6032091A (en) | Hidden surface processing system | |
JPS6221191A (en) | Display controller | |
JPS60195588A (en) | Display controller | |
JPS61141484A (en) | Image display unit | |
JPS6198385A (en) | Display controller | |
JPS6141186A (en) | Simultaneous color data writing apparatus | |
JPS61174591A (en) | Graphic display unit | |
JPS61248089A (en) | Display color controller | |
JPS61118792A (en) | Display unit | |
JPS61188584A (en) | Image display unit | |
JPS63235985A (en) | Character pattern generator | |
JPS63155185A (en) | Display device |