JPS6158348A - Frame synchronization system - Google Patents

Frame synchronization system

Info

Publication number
JPS6158348A
JPS6158348A JP59179329A JP17932984A JPS6158348A JP S6158348 A JPS6158348 A JP S6158348A JP 59179329 A JP59179329 A JP 59179329A JP 17932984 A JP17932984 A JP 17932984A JP S6158348 A JPS6158348 A JP S6158348A
Authority
JP
Japan
Prior art keywords
signal
synchronization
frame
control pattern
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59179329A
Other languages
Japanese (ja)
Inventor
Takao Sakata
坂田 隆男
Junichi Sato
純一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59179329A priority Critical patent/JPS6158348A/en
Publication of JPS6158348A publication Critical patent/JPS6158348A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/14Monitoring arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To prevent generation of erroneous synchronous pull-in by transmitting a space signal of '1' or '0' instead of sending out data when a departure from the synchronization in the opposite station is detected by a data time- division multiplexer. CONSTITUTION:When a receiving register 18 receives a frame signal RF from a transmitting register 27 in the opposite station, it transmits head information RS and control pattern position information RC to corresponding synchronous signal detector 15 and control pattern receiver 16. If the synchronization is not established, a detector 15 provides an asynchronous signal X to a control pattern transmitter 14, and a control pattern reciever 16 outputs an asynchronous signal Y to a selector 13. Then, a frame which is obtained through replacement of data F1 and F2 of an ordinary frame with a mark signal MARK, is transmitted from a transmitting register 17 to a receiving register 28. A synchronous pattern generator 12 is generated from a synchronous pattern signal SYN. A mark signal MARK which is totally '1' or '0' is generated from a selector 13 under control of signal Y, and a control pattern CONT is generated from a control pattern transmitter 14 under control of signal X, these signals being fed to a transmitting register 17.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フレーム同期方式、特に前方動作型フレーム
同期方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frame synchronization method, particularly a forward-moving frame synchronization method.

フレーム同期方式の中でよく使用されている前方動作型
フレーム同期方式は、データ伝送の一単位(フレーム)
の最前部に同期・臂ターン(SYN)を付加し、この同
期パターンを検出することによりフレーム同期をとる方
式である。    ゛〔従来技術の問題点〕 フレーム同期方式は、第3図の同期パターンS1からS
鵞までを1つのフレーム1fとするものであり、その間
に制御パターンC0NTが挿入されている。SlとC0
NT間、C0NTとS1間には、それぞれデータf1 
、f*が挿入されている。
The forward-acting frame synchronization method, which is commonly used among frame synchronization methods, uses one unit (frame) of data transmission.
In this method, a synchronization/arm turn (SYN) is added to the forefront of the frame, and frame synchronization is achieved by detecting this synchronization pattern. [Problems with the prior art] The frame synchronization method uses the synchronization patterns S1 to S in Fig. 3.
The frame up to the goose is one frame 1f, and a control pattern C0NT is inserted between them. Sl and C0
Data f1 is provided between NT and between C0NT and S1.
, f* are inserted.

従来方式は、1つのフレームの最前部に位置すペき同期
パターン(SYN)のみを基漁に、同期をとっていた。
In the conventional method, synchronization was achieved based only on the synchronization pattern (SYN) located at the forefront of one frame.

このため、第3図のデータfs−fzO中(で同期パタ
ーン(SYN)に相当するデータSJ、 とS′2が存
在している場合には、1 f’を1つのフレームと判断
し誤ったフレーム1 f’を処理してしまう。
Therefore, if there are data SJ and S'2 corresponding to the synchronization pattern (SYN) in the data fs-fzO in Figure 3, 1 f' will be mistakenly judged as one frame. Frame 1 f' will be processed.

即ち、従来方式では、誤同期の引込みを行うという問題
点があった。
That is, the conventional method has the problem of erroneous synchronization.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、上記問題点を解消した同期引込みが正確に行
われるフレーム同期方式を提供するもので、その手段は
同期パターンとilf制御パターン間と、該制御i4タ
ーンの後一定の時間内にデータを配置したクレームを受
信する受信レジスタと、該フレームを送信する送信レジ
スタと、複数個の端末口が接続された多重化部からなる
データTDM装置の上記受信レジスタの出力側に、同J
υ1検出器と制御パターン受信器を設けると共に上記送
信レジスタの入力側に、同期パターン発生器と選択器と
制御ノ々ターン送信器を設け、受信レジスタが受信した
フレームが該同期検出器により同期はずれを生じている
ことが検出された場合に該制御パター/受(i器から選
択器に向かって同ltqはずれ信号を送出し、該選択器
がすべて「1」のマーク信号またはすべて「0」のスペ
ース信号を、上記同期パターン発生器が同期パターンを
、上記ffi制御パターン送信器が制御パターンを、そ
れぞれ送信レジスタに送出し、該送信レジスタが対局の
受信レジスタに対し同ttAパターンと制御パターンと
上記マーク信号またはスペース信号から成るフレームを
送信するようにしたことを特徴とするフレーム同期方式
%式% 本発明によれば、データTDM装咋が対局の同期はずれ
を検出した場合にはデータを送出する代わシにすべて「
1」のマーク信号またはすべて「0」のスペース信号を
送出するので、該対局は硫実に同期引き込みが可能であ
シ、誤同期引込を起こさない。
The present invention provides a frame synchronization method in which synchronization pull-in is performed accurately and eliminates the above-mentioned problems. A data TDM device consists of a receiving register for receiving claims with a J frame, a transmitting register for transmitting the frame, and a multiplexing section to which a plurality of terminal ports are connected.
A υ1 detector and a control pattern receiver are provided, and a synchronization pattern generator, a selector, and a control no-turn transmitter are provided on the input side of the transmission register, and the frame received by the reception register is out of synchronization by the synchronization detector. When it is detected that the control putter/receiver (i) is causing the same ltq error signal to the selector, the selector sends a mark signal of all "1" or all "0". The sync pattern generator sends a sync pattern, and the ffi control pattern transmitter sends a control pattern to the sending register, and the sending register sends the same ttA pattern, the control pattern, and the above to the receiving register of the opposing game. A frame synchronization method characterized in that a frame consisting of a mark signal or a space signal is transmitted.According to the present invention, when a data TDM device detects that a game is out of synchronization, data is transmitted. Everything on behalf of
Since a mark signal of ``1'' or a space signal of all ``0'' is sent, the game can accurately pull in synchronization without causing erroneous pull-in of synchronization.

〔実施例〕〔Example〕

以下、本発明を実施例によフ添付図面を参照して説明す
る。
Hereinafter, the present invention will be explained by way of embodiments with reference to the accompanying drawings.

第1図は1本発明方式を実施するだめのデータTDM(
Time Divlslon Multlplex;時
分割多重)装置の構成図である。データTDM装置は、
パルス列を搬送波として時間軸上で信号を配列し、相手
の対局に送信する装置である。第1図においては、自局
のTDM装置のみ記載されているが対局にも全く同じ構
成のTDM @置が配置されている。従って、例えば、
送信レジスタ17は対局の受信レジスタ28へ送信フレ
ームSFを送信し、反対に受信レジスタ18は対局の送
信レジスタ27から受信フレームRFを受信するように
なっている。
Figure 1 shows data TDM (
1 is a configuration diagram of a time division multiplex (time division multiplex) device; FIG. The data TDM device is
This is a device that arranges signals on the time axis using pulse trains as carrier waves and transmits them to the opponent's game. In FIG. 1, only the TDM device of the own station is shown, but a TDM unit with exactly the same configuration is also arranged at the opposing station. Therefore, for example,
The transmitting register 17 transmits the transmitting frame SF to the receiving register 28 of the opposing station, and conversely, the receiving register 18 receives the receiving frame RF from the transmitting register 27 of the opposing station.

本発明方式は、TDM装置が相互に対局から受信したフ
レームについて、同期がとれているか否かを検出し、後
述するように同期がとれていない場合は第2図中)に示
す単純な構成めフレームを対局に送(、?L確実な同期
引込を可能にしたものである〇第1図において、Dll
・・・Dinは複数個の端末口であシ、対局にも同じ端
末口D21・・・D2n(図示省略)が配置され1対1
に対応している。
The system of the present invention detects whether or not the TDM devices are synchronized with respect to the frames received from each other, and if the TDM devices are not synchronized as described later, the simple configuration shown in Fig. 2) is used. Sends the frame to the game player (,?L) This enables reliable synchronization. In Figure 1, Dll
...Din has multiple terminal ports, and the same terminal ports D21...D2n (not shown) are arranged in the game, one to one.
It corresponds to

従って、対応端末口どおしは、同じデータフレームの送
受信を行う。即ち、端末1fiD11から送信されたフ
レームは対局の端末口D21によって必ず受信され、逆
の場合も同様である。
Therefore, both compatible terminals transmit and receive the same data frame. That is, a frame transmitted from the terminal 1fiD11 is always received by the terminal port D21 of the opposing station, and vice versa.

多重化部11は、端末口Dll・・・Dlnが送受信す
るデータの多重化を行う。
The multiplexing unit 11 multiplexes data transmitted and received by the terminal ports Dll...Dln.

同期、4タ一ン発生器12は、送信フレームSFの同期
・fターン送信器を発生する装置である。選択器13は
、受信レジスタ18が受信したフレームRFが同期がと
れている場合は送信データSFIを、同期がとれていな
い場合はマーク信号MARKを送信レジスタ17へ出力
する装置である。
The synchronization/four-turn generator 12 is a device that generates a synchronization/f-turn transmitter for the transmission frame SF. The selector 13 is a device that outputs transmission data SFI to the transmission register 17 if the frame RF received by the reception register 18 is synchronized, and outputs a mark signal MARK to the transmission register 17 if it is not synchronized.

制御パターン送信器14は、同期検出器15からの信号
により制御・9ターンC0NTを送信レジスタ17に出
力する。
The control pattern transmitter 14 outputs control/9-turn C0NT to the transmission register 17 based on the signal from the synchronization detector 15.

同期検出器15は、受信レジスタ18に受信されたフレ
ーム同期方式から同期ノ4ターンSYNを受は取って同
期がとれているのか、反対に同期がはずれているのかを
検出する。同期検出器15は、第1図(B)に示すよう
に、公知のものであ夛受信フレームRFの先頭パターン
R8と固定同期パターンSYNとを比較器151により
比較し、同期がとれているか否かの信号Xを制御パター
ン送信器14に送出するようになっている。
The synchronization detector 15 receives the synchronization four turns SYN from the frame synchronization method received by the reception register 18, and detects whether synchronization is established or, conversely, whether synchronization is lost. As shown in FIG. 1(B), the synchronization detector 15 is of a known type, and compares the leading pattern R8 of the multiple received frame RF with the fixed synchronization pattern SYN using a comparator 151 to determine whether synchronization is achieved. The signal X is sent to the control pattern transmitter 14.

制御ノ4ターン受信器16は、受信フレームRFの制御
パターンが格納されている位置の情報RCを受信し、同
期はずれか否かにより選択器13に対し同期がとれてい
るか否かの信号Yを送出する。
The control four-turn receiver 16 receives the information RC of the position where the control pattern of the received frame RF is stored, and sends a signal Y indicating whether or not synchronization is established to the selector 13 depending on whether or not synchronization has been achieved. Send.

これにより選択器13はMARKか、SF 1 、8F
 2かを選択する。
As a result, the selector 13 selects MARK, SF 1, 8F
Select 2.

後述するように、MARKは同期はずれの場合(第2図
(13))、SFlとSF 2は同期がとれている場合
(第2図(5))に送信レジスタ17を介して送信する
情報である。
As will be described later, MARK is information sent via the transmission register 17 when synchronization is lost ((13) in FIG. 2), and SF1 and SF2 are information sent via the transmission register 17 when synchronization is established ((5) in FIG. 2). be.

送信レジスタ17は、対局の受信レジスタ28ヘフレー
ム5Ftl−送信する。
The transmitting register 17 transmits frame 5Ftl- to the receiving register 28 of the opposing game.

受信レジスタ18は対局の送信レジスタ27からフレー
ムRFを受信する。
The reception register 18 receives the frame RF from the transmission register 27 of the opposing station.

以下、上記構成を有するデータTDM装置の動作を説明
する。
The operation of the data TDM device having the above configuration will be explained below.

本発明方式において、送受信されるデータフレームは第
2図(A)に示す構成を有し、最前部には同期パターン
SYNが、該SYNから一定時間経過後に制御パターン
C0NTが配置され、SYNと次の5YNO間が1つの
フレームIFである。IFのSYNとC0NT間、C0
NTと次フレームのSYN間にはそれぞれデータF 1
* F !が配置されている。
In the method of the present invention, a data frame to be transmitted and received has the configuration shown in FIG. One frame IF is between 5YNO. Between IF SYN and C0NT, C0
There is data F1 between NT and SYN of the next frame.
*F! is located.

受信レジスタ18は、対局の送信レジスタ27から上記
構成のフレームRFを受信すると、先頭情報R8と、制
御パターン位置情報RCを、対応同期検出器15、制御
パターン受信器16へ送出する。
When the reception register 18 receives the frame RF having the above configuration from the transmission register 27 of the opposing game, it sends the head information R8 and the control pattern position information RC to the corresponding synchronization detector 15 and the control pattern receiver 16.

同期がとれていない場合は、同期検出器15が非同期信
号Xを制御パターン送信器14へ出力し、制御ノ4ター
ン受信器16が非同期信号Yを選択器13へ出力する。
If synchronization is not established, the synchronization detector 15 outputs an asynchronous signal X to the control pattern transmitter 14, and the control four-turn receiver 16 outputs an asynchronous signal Y to the selector 13.

次に、第2図(B)に示すような、通常のフレーム(第
2図体))のデータFl、F2の部分がマーク信号!1
1ARKで置き換えられたフレームを送信レジスタ17
が対局の受信レジスタ28へ送信する。
Next, as shown in FIG. 2(B), the data Fl and F2 portions of the normal frame (second figure) are mark signals! 1
Transmit the frame replaced by 1ARK to the transmit register 17
sends it to the receiving register 28 of the opposing game.

同期ノ4ターンSYNは、同期ノぐターン先生器12で
生成され、マーク信号MARKは非同期(it号Yによ
)選択器13がまた制御・?ターンco付Tは非同期・
は号Yにより制御パターン送信器14がそれぞれ生成し
て送信レジスタ17へ送出する。マーク信号MARKは
、すべて「1」の信号であるが、この代ゎシにスペース
信号即ちすべてrOJの信号を送出してもよい。
The synchronous four-turn SYN is generated by the synchronous turn signal generator 12, and the mark signal MARK is also controlled by the asynchronous (it number Y) selector 13. T with turn co is asynchronous.
The control pattern transmitter 14 generates the control pattern according to the number Y and sends it to the transmission register 17. The mark signal MARK is a signal that is all "1", but a space signal, that is, a signal that is all rOJ, may be sent in its place.

送信レジスタ17は、上記情報を受けとって、第2図(
b)[示す、同期)臂ターンSYNと制御・9ターンC
0NTとマーク信号Mから成る簡単にフレームを対局の
受信レジスタ28へ送信する。従って対局は同期パター
ンとしては先頭のSYNだけを検知できるようになυ、
従来のような誤同期引込は生じない。
The transmission register 17 receives the above information and transmits the information as shown in FIG.
b) [Indication, synchronization] Arm turn SYN and control/9 turn C
A simple frame consisting of 0NT and mark signal M is transmitted to the receiving register 28 of the opposing game. Therefore, in the game, only the first SYN can be detected as a synchronization pattern υ,
Erroneous synchronization pull-in as in the conventional case does not occur.

〔発明の効果〕〔Effect of the invention〕

上記のとおシ、本発明によれば、データTDM装置が対
局の同期はずれを検出した場合にはデータを送出する代
わシにすべて「1」のマーク(、?−1ffi−または
すべて「O」のスペース信号を送出するので、該対局は
確実に同期引き込みが可能であり、誤同期引込を起こさ
ない。
As described above, according to the present invention, when the data TDM device detects that the game is out of synchronization, instead of transmitting data, the data TDM device is marked with all "1"s (,?-1ffi- or all "O"). Since a space signal is sent out, the game can reliably pull in synchronization, and erroneous pull-in of synchronization will not occur.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明方式を実施するための装置構成図、第2
図は本発明方式て使用されるデータフレームの構成図で
ある。第3図は従来フレームの説明図。 11・・・多重化部、12・・・同期ノセターン発生器
、13・・・選択器、14・・・制御〕臂ターン送信器
、15・・・同期検出器、16・・・制御ノ4ターン受
信器、17・・・送信レジスタ、18・・・受信レジス
タ。
Figure 1 is a configuration diagram of an apparatus for carrying out the method of the present invention;
The figure is a configuration diagram of a data frame used in the method of the present invention. FIG. 3 is an explanatory diagram of a conventional frame. DESCRIPTION OF SYMBOLS 11... Multiplexer, 12... Synchronous turn generator, 13... Selector, 14... Control arm turn transmitter, 15... Synchronous detector, 16... Control No. 4 turn receiver, 17...transmission register, 18...reception register.

Claims (1)

【特許請求の範囲】[Claims] 同期パターンと制御パターン間と、該制御パターンの後
一定の時間内にデータを配置したフレームを受信する受
信レジスタと、該フレームを送信する送信レジスタと、
複数個の端末口が接続された多重化部からなるデータT
DM装置の上記受信レジスタの出力側に、同期検出器と
制御パターン受信器を設けると共に上記送信レジスタの
入力側に、同期パターン発生器と選択器と制御パターン
送信器を設け、受信レジスタが受信したフレームが該同
期検出器により同期はずれを生じていることが検出され
た場合に該制御パターン受信器から選択器に向かって同
期はずれ信号を送出し、該選択器がすべて「1」のマー
ク信号またはすべて「0」のスペース信号を、上記同期
パターン発生器が同期パターンを上記制御パターン送信
器が制御パターンを、それぞれ送信レジスタに送出し、
該送信レジスタが対局の受信レジスタに対し同期パター
ンと制御パターンと上記マーク信号またはスペース信号
から成るフレームを送信するようにしたことを特徴とす
るフレーム同期方式。
a reception register that receives a frame in which data is placed between the synchronization pattern and the control pattern and within a certain time after the control pattern; a transmission register that transmits the frame;
Data T consisting of a multiplexing unit to which multiple terminal ports are connected
A synchronization detector and a control pattern receiver are provided on the output side of the reception register of the DM device, and a synchronization pattern generator, a selector, and a control pattern transmitter are provided on the input side of the transmission register, so that the reception register receives When it is detected that the frame is out of synchronization by the synchronization detector, the control pattern receiver sends an out-of-synchronization signal to the selector, and the selector sends a mark signal of all "1" or The sync pattern generator sends a sync pattern and the control pattern transmitter sends a control pattern to the transmission register, respectively, for a space signal of all "0s",
A frame synchronization method characterized in that the transmission register transmits a frame consisting of a synchronization pattern, a control pattern, and the mark signal or space signal to the reception register of the opposing game.
JP59179329A 1984-08-30 1984-08-30 Frame synchronization system Pending JPS6158348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59179329A JPS6158348A (en) 1984-08-30 1984-08-30 Frame synchronization system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59179329A JPS6158348A (en) 1984-08-30 1984-08-30 Frame synchronization system

Publications (1)

Publication Number Publication Date
JPS6158348A true JPS6158348A (en) 1986-03-25

Family

ID=16063933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59179329A Pending JPS6158348A (en) 1984-08-30 1984-08-30 Frame synchronization system

Country Status (1)

Country Link
JP (1) JPS6158348A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01291546A (en) * 1988-05-19 1989-11-24 Nec Corp Loop synchronization circuit
JPH0884138A (en) * 1994-09-14 1996-03-26 Nec Corp System for detecting synchronization in transmission line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01291546A (en) * 1988-05-19 1989-11-24 Nec Corp Loop synchronization circuit
JPH0884138A (en) * 1994-09-14 1996-03-26 Nec Corp System for detecting synchronization in transmission line

Similar Documents

Publication Publication Date Title
JP2559411B2 (en) Digital transmission system
EP0138365B1 (en) Communications network having a single node and a plurality of outstations
US5251210A (en) Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel
US6324186B1 (en) Process for designing a transport data stream
US4472811A (en) Subscribers loop synchronization
JPS6158348A (en) Frame synchronization system
EP1297647A1 (en) System and method for communicating between a plurality of asynchronous systems
WO1998032258A2 (en) Frame alignment
JPS60128735A (en) Synchronizing system
RU2033695C1 (en) Multichannel transceiver with time division of digital asynchronous channels
JPH0456545A (en) Time synchronization control system
JPS6282835A (en) Time division multidirectional multiplex communication system
JPS6336172B2 (en)
KR20060058876A (en) An data communication appraratus in the synchronous digital data communication system
JP2006086914A (en) Remote monitoring control system
JPS6195638A (en) Synchronizing control system
JPS63184465A (en) Bit synchronizing system for facsimile
JPS63164646A (en) Frame switching control system
JPS5990437A (en) Slave station positioning system for multi-direction and multiplex communication system
JPH03101337A (en) Time division multiple transmission system
JPH02119335A (en) Interface circuit
JPH063889B2 (en) Time division multiplexing system and device
KR19980068331A (en) Transmission quality inspection system
JPH0884138A (en) System for detecting synchronization in transmission line
JPS5989050A (en) Frame synchronism pull-in system