JPS6154667A - Thyristor unit and method of producing same - Google Patents

Thyristor unit and method of producing same

Info

Publication number
JPS6154667A
JPS6154667A JP17254484A JP17254484A JPS6154667A JP S6154667 A JPS6154667 A JP S6154667A JP 17254484 A JP17254484 A JP 17254484A JP 17254484 A JP17254484 A JP 17254484A JP S6154667 A JPS6154667 A JP S6154667A
Authority
JP
Japan
Prior art keywords
emitter
diffusion
doping agent
base layer
thyristor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17254484A
Other languages
Japanese (ja)
Inventor
ジヨン・マンセル・ギヤレツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Mobility Ltd
Original Assignee
Westinghouse Brake and Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Brake and Signal Co Ltd filed Critical Westinghouse Brake and Signal Co Ltd
Priority to JP17254484A priority Critical patent/JPS6154667A/en
Publication of JPS6154667A publication Critical patent/JPS6154667A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は、サイリスタ装置(ゲートターンオフ装置を
包含するものとする)およびその製造方法に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a thyristor device (including a gate turn-off device) and a method for manufacturing the same.

この発明は特に拡散プロセスで製造したサイリスク装置
に関するものである。不純物が基本要素の一つの主面か
ら半導体物質内に拡散される場合、不純物濃度は上記主
面に隣接して最大であり・そして実質的に誤差関数曲線
に従って深さの増大と共に徐々に下がっていく。
The invention particularly relates to a cyrisk device manufactured by a diffusion process. If an impurity is diffused into the semiconductor material from one major surface of the elementary element, the impurity concentration is greatest adjacent to said major surface and gradually decreases with increasing depth, substantially following the error function curve. go.

半導体サイリスク装置の動的スイッチング特性は、装置
のターンオンおよびターンオフ能力の両方に影響を与え
る制御ベース層抵抗率または導電率の形の単一共通ファ
クタによって大きく影響を受ける。
The dynamic switching characteristics of semiconductor silice devices are greatly influenced by a single common factor in the form of control base layer resistivity or conductivity, which affects both the turn-on and turn-off capabilities of the device.

一半導体装置の導電性領域を拡散プロセスで形成すると
き、抵抗率は底部において最大でありそして表面に向っ
て徐々に減少する。
When the conductive regions of a semiconductor device are formed by a diffusion process, the resistivity is maximum at the bottom and gradually decreases toward the surface.

エミッタ短絡型サイリスクにおいては理想的には、ベー
ス層の横方向抵抗は低くあるべきであり、またベース層
の任意の部位とエミッタ接点との間の有効抵抗は相対的
て高い必要がある。これはサイリスクの製作に通常の拡
散プロセスを適用した場合と結果と逆であり、それで実
際の試みは、ベース層に最も高い抵抗値をもたせ、所望
のdv/dtマタは所望のターンオフ/ターンオン性能
を達成させるという妥協案である。
Ideally, in an emitter shorted silicon risk, the lateral resistance of the base layer should be low, and the effective resistance between any part of the base layer and the emitter contact should be relatively high. This is the opposite of the result when applying a conventional diffusion process to the fabrication of silice, so the actual attempt is to have the base layer have the highest resistance value and the desired dv/dt material to achieve the desired turn-off/turn-on performance. This is a compromise solution to achieve the following.

ゲートターンオフサイリスタにおいては、ターンオフさ
れ得る最大負荷電流はゲート注出電流に直接関係し、こ
のゲート注出電流は制御ベース層の抵抗および最大使用
可能ゲート電圧によって制限される。従ってベース層の
抵抗率は好ましくは低く、一方メート電圧限界は、ベー
ス層の抵抗率が高い場合に改善されるエミッターベース
接合の逆降服電圧によって決められる。そしてこれは従
来の拡散プロセスによって形成されるものと逆の導電性
輪郭を必要とする。
In gate turn-off thyristors, the maximum load current that can be turned off is directly related to the gate injection current, which is limited by the resistance of the control base layer and the maximum available gate voltage. Therefore, the resistivity of the base layer is preferably low, while the mate voltage limit is determined by the reverse breakdown voltage of the emitter-base junction, which is improved if the resistivity of the base layer is high. This, in turn, requires a conductive profile that is the opposite of that created by conventional diffusion processes.

この発明の基本概念は、主面に隣接した不純物レベルの
濃度を下げるため外方拡散(out−diffusio
n)工程を用いることにあり、それにより所望の層の横
方向またはシート抵抗は完成装置の特性に有利に影響を
及ぼす程度(F−制御され得る。外方拡散工程自体は、
ゲルマニウムトランジスタの製造における限定されたソ
ース拡散についで開示している英国特許第972 ; 
653号明細書知よって公知である。
The basic concept of this invention is to use out-diffusion to reduce the concentration of impurity levels adjacent to the main surface.
n) process by which the lateral or sheet resistance of the desired layer can be controlled to an extent (F-) that advantageously influences the properties of the finished device.
British Patent No. 972, which discloses limited source diffusion in the manufacture of germanium transistors;
It is known from the specification of No. 653.

ゲルマニウム半導体技術は一般的には、二つの物質の固
有の差異使用ドーピング剤の違いおよびそれらの振舞い
のためシリコン装置製造プロセスには直接適用できなか
った。
Germanium semiconductor technology has generally not been directly applicable to silicon device fabrication processes due to the inherent differences in the two materials, the differences in doping agents used, and their behavior.

また英国特許第1,351.867号明細書にはサイリ
スクのベース領域における”通常の傾斜”拡散半導体層
の基本的問題について開示されており、そしてエビタキ
ンヤル蒸着による1逆傾斜”層)製造ヲ提案している。
British Patent No. 1,351.867 also discloses the fundamental problem of a "normally graded" diffused semiconductor layer in the base region of the silice, and proposes the production of a single "reversely graded" layer by Evita quintal vapor deposition. are doing.

エピタキシャル法は本来拡散法より高コストであり、そ
して特にサイリスタの比較的大きな表面積要素特性πお
いて明らかな横方向に一様でない層を形成する傾向があ
る。
Epitaxial methods are inherently more costly than diffusion methods and tend to form laterally non-uniform layers, which are particularly evident in the relatively large surface area element characteristic π of the thyristor.

この発明によれば、交互の導電型の多数の重ねられた半
導体層を有するサイリスタ装置の製造方法において、制
御ベース領域が少なくともpl′−ピング剤源からIリ
クムのようなpドーピング剤を拡散することによって形
成され、この拡散段階である時間後ドーピング剤源を除
去しそして拡散工程を引き続き行なって表面領域を外方
拡散させ制御ベース領域の中間の深さで最大となる漸変
ドーピング剤濃度輪郭を形成することを特徴とするサイ
リスタ装置の製造方法が提供される。
According to the invention, in a method for manufacturing a thyristor device having a multiplicity of superimposed semiconductor layers of alternating conductivity type, the control base region diffuses at least a p-doping agent, such as Ilicum, from a source of pl'-pigment agent. After a period of time during this diffusion step, the dopant source is removed and the diffusion step continues to outdiffuse the surface region to form a graded dopant concentration profile with a maximum at a depth midway through the control base region. Provided is a method for manufacturing a thyristor device characterized by forming a thyristor device.

この発明の方法に従って製造したエミッタ短絡型サイリ
スタ装置においては、ドーピングDi輪郭はベース層内
に最大値をもち、そしてエミッタ表面に向って減少し、
相対的高い抵抗率をもつエミッタ短絡部を形成する。
In the emitter-shorted thyristor device manufactured according to the method of the invention, the doping Di profile has a maximum in the base layer and decreases towards the emitter surface,
Forming an emitter short with relatively high resistivity.

この発明の方法によって製造したゲートターンオフサイ
リスクにおいては、ドーピング剤濃度輪郭は制御ベース
層内で最大値をもつ。
In gate turn-off silicones produced by the method of the present invention, the dopant concentration profile has a maximum in the control base layer.

この発明を一層良(理解し、またこの発明がどのように
実施され得るかを示すため、以下単に例として添附図面
を参照して説明する。
In order to better understand the invention and to show how it may be carried out, reference will now be made, by way of example only, to the accompanying drawings, in which: FIG.

エミッタ短絡型サイリスクにおいて、エミッタ短絡を行
なうため、エミッタの任意の部分と短絡部との間のp−
ベース層における横方向抵抗は十分に低い値でなければ
ならない。一方、伝導特性が過度に損なわれないように
するためには、短絡通路を介してのエミッタ接点とベー
スの任意の点との間の有効抵抗は相対的に高い値を有す
る必要がある。さらに横方向弾抗の有効抵抗は理想的に
はエミツタ層のすべての点(部位)に対して同じである
必要がある。
In the emitter short-circuit type sirisk, in order to short-circuit the emitter, the p-
The lateral resistance in the base layer must have a sufficiently low value. On the other hand, the effective resistance between the emitter contact and any point on the base via the short-circuit path should have a relatively high value in order that the conduction properties are not unduly compromised. Furthermore, the effective resistance of the lateral ballistic resistance should ideally be the same for all points (sections) of the emitter layer.

従って、理論的には、有効なエミッタ短絡部サイリスタ
構造は、pベース抵抗が(エミッタ注入効率におけるこ
れの影響を無視して)ゼロでありまたpベースとエミッ
メ電極との間の電気的短絡通路における直列の抵抗をも
つことが期待される。
Therefore, in theory, an effective emitter short thyristor structure would have a p-base resistance of zero (neglecting the effect of this on the emitter injection efficiency) and an electrical short path between the p-base and the emitter electrode. is expected to have a series resistance of .

実際に、この型式の構造は1分布したpベース抵抗がで
きる限り小さくしかもエミッタ短絡部自体の構造内に相
対的に大きな抵抗が含まれる場合にほぼ達成される。
In practice, this type of structure is approximately achieved if the distributed p-base resistance is as small as possible, but a relatively large resistance is included within the structure of the emitter short itself.

この発明は、拡散工程を変えて、p型温電性のベース層
を形成し、n型エミッタ拡散中に後でマスクされる領域
の部分の抵抗率を漸変させて所望の特性をもつエミッタ
短絡部を形成する。通常の拡散工程でpドーピング層を
形成した後、後の工程、例えば酸化物!、スキングおよ
びエミッタ拡散段階中にpベース拡散の表面層が”外方
拡散”する傾向が僅かにある。pドーピング剤はシリコ
ン薄片の表面から蒸発し、その結果薄い表面層はp−ド
ーピング剤がなくなり、事質的には取るに足らない深さ
をもつことになる。
The present invention alters the diffusion process to form a p-type thermoelectric base layer and grade the resistivity of portions of the region that are later masked during n-type emitter diffusion to create an emitter with desired characteristics. Form a short circuit. After forming the p-doped layer by a normal diffusion process, subsequent steps such as oxide! , there is a slight tendency for the surface layer of p-based diffusion to "out-diffuse" during the skinning and emitter diffusion steps. The p-doping agent evaporates from the surface of the silicon flake, so that the thin surface layer is free of p-doping agent and has essentially no depth.

この発明では、シリコン薄片内のかなりの深さまで非常
に強い外方拡散が侵透し1通常の内方拡散を生じさせる
ために最初に与えられたものと比較して重要な逆の濃度
輪郭が得られる。この工程中におけるpドーピング剤源
の有無の時間間隔の調整および拡散工程に影響を与える
他のパラメータの適当な調整によって外方拡散は後続の
nエミッタ拡散と実質的に同じ深さまで十分に空乏にさ
れた領域を形成するように厳密に制御される。
In this invention, a very strong out-diffusion penetrates to a considerable depth within the silicon flake and a significant reverse concentration profile compared to that originally given for normal in-diffusion is obtained. can get. By adjusting the time intervals of the presence and absence of the p-doping agent source during this step and appropriate adjustment of other parameters affecting the diffusion process, the out-diffusion is fully depleted to substantially the same depth as the subsequent n-emitter diffusion. strictly controlled to form a defined area.

次に図面を参照すると、第1図にはエミッタ短絡構造を
もつサイリスタ1の断面を示す。短絡部2はp21半導
体物質の柱状体3から成り、この柱状体3はp型ベース
層4から上部のn[エミツタ層6の穴5を通って上方へ
のびている。短絡部2は直径dの断面円形であり、そし
て相互間隔りで装置の全表面上に正三角形に配置されて
いる。
Next, referring to the drawings, FIG. 1 shows a cross section of a thyristor 1 having an emitter short circuit structure. The short circuit 2 consists of a column 3 of p21 semiconductor material which extends upwardly from the p-type base layer 4 through a hole 5 in the upper n emitter layer 6. The shorts 2 have a circular cross-section with a diameter d and are arranged equilaterally triangularly on the entire surface of the device at mutual intervals.

図示短絡部形状をもつ例示した型式の装置では有効に分
布した横方向ベース抵抗はほぼ次式で表わされる。
For the illustrated type of device with the illustrated short configuration, the effective distributed lateral base resistance is approximately expressed as:

ここで、Ra=最大相互距離における分布した横方向ベ
ース抵抗、D=短絡部の相互間隔、d=短絡部の直径、
7:1.=  pm、ベース層の平均抵抗率。
where Ra = distributed lateral base resistance at maximum mutual distance, D = mutual spacing of the shorts, d = diameter of the shorts,
7:1. = pm, average resistivity of the base layer.

W、=p型ベース層の深さである口また短絡部の直列抵
抗は で表わされ、ここでRs = エミッタ短絡部の直列抵
抗、pS=短絡部の柱状体におけるp型物質の平均抵抗
率、Wn=n型エミッタ層の深さである。
W, = the depth of the p-type base layer, or the series resistance of the short-circuit is given by where Rs = the series resistance of the emitter short, pS = the average resistance of the p-type material in the column of the short-circuit. Wn=depth of n-type emitter layer.

従って短絡部の総抵抗はこれら二つの式の和である。す
なわち、 R(短絡部) = Ra −1−R。
The total resistance of the short circuit is therefore the sum of these two equations. That is, R (short circuit) = Ra -1-R.

この発明の目的は比RS /Ra  を増大させること
 1で表わすことができる。提案した方法は1通常の装
置に対してRa  の値に重大な影響を与えずにRsの
値を増大させることにある。R3の値に関して理論的に
絶対的な制限はないが、Rs << Ra  であるサ
イリスク装置では既存のサイリスタ構造に比べて有効な
改良をもたらさないことが十分に指摘される。一方、性
能の改善は、一般にRs  が少なくともRa/10 
 に等しくそして好ましくはR8>>Ra/loである
ときに得られるとか予想される。
The purpose of this invention is to increase the ratio RS /Ra. The proposed method consists in increasing the value of Rs without significantly affecting the value of Ra for one conventional device. Although there is no absolute theoretical limit on the value of R3, it is well noted that a thyrisk device where Rs << Ra does not provide a significant improvement over existing thyristor structures. On the other hand, performance improvement generally means that Rs is at least Ra/10
and preferably when R8>>Ra/lo.

本提案の方法によって構成したサイリスタでは。In the thyristor constructed by the method proposed in this invention.

ベース層の横方向抵抗ga は同様な装置において従来
公知の方法で得られる特性と実質的に区別できる特性を
もつ。比較するため、第2図(ωには従来のすなわち既
存の方法で得られたドーピング剤輪郭(実a)および本
提案の方法によって得られたもの(点線)を示す。
The lateral resistance ga of the base layer has properties that are substantially distinguishable from those obtained by conventional methods in similar devices. For comparison, FIG. 2 (ω) shows the doping agent profile obtained by the conventional or existing method (solid a) and that obtained by the proposed method (dotted line).

第2図(alにおいて、既存の従来の拡散プロセスで得
られたpドーピング剤濃度輪郭は実線で示し、また本提
案の拡散プロセスの外方拡散てよって得られた変更され
たpドーピング輪郭は点線で示す。
In Figure 2 (al), the p-doping agent concentration contour obtained with the existing conventional diffusion process is shown as a solid line, and the modified p-doping contour obtained by out-diffusion of the proposed diffusion process is shown with a dotted line. Indicated by

外方拡散効果は、−周期の間外方拡散をし続けることに
よって形成されるp型領域におけるp型ドーピング剤の
強められた表面除去を行なう工程の十分に初期の段階に
おいてpドーピング剤源を除去することによって生じら
れる。初期pドーピング剤表面濃度の増大は、特に注入
効率および到達率に関して従来法で得られる輪郭に極め
て類似した性質をもつエミッタ拡散領域の下にpベース
領域(第2図(b)参照)を形成するようにpドーピン
グ剤の初期の除去を補償するために用いられ得る。
The outdiffusion effect is due to the fact that the p-doping agent source is introduced early enough in the process to provide enhanced surface removal of the p-type dopant in the p-type region formed by continuing out-diffusion for -periods. produced by removal. The increase in the initial p-dopant surface concentration forms a p-base region (see Figure 2(b)) below the emitter diffusion region, which has properties very similar to the contours obtained with conventional methods, especially in terms of injection efficiency and delivery rate. can be used to compensate for the initial removal of the p-doping agent.

シリコン表面へのおよびシリコン表面かラノガリウム原
子の拡散は表面酸化物があっても実質的に妨げられない
ので、ガリウムは特に適当なドーピング剤であることが
わかった。第1図および第4図の装置の断面X−Xにお
いて見られ得るようなエミッタ拡散を含むドーピング剤
濃度の代表的な最終輪郭は第2図ら)に示す。特に図面
かられかるように、制御ベース層はその上方およ、び下
方、深さ限界の中間1例えば装置のエミッタ表面下約3
0μの所でドーピング剤濃度がピークに達している。し
かしながら、エミッタ拡散は、はぼ15μの比較的浅い
深さまでのび、その下方限界の領域内にエミッタ接合を
形成している。
Gallium has been found to be a particularly suitable doping agent since the diffusion of lanogallium atoms into and out of the silicon surface is substantially unhindered by surface oxides. A typical final profile of dopant concentration, including emitter diffusion, as can be seen in cross section X--X of the device of FIGS. 1 and 4 is shown in FIGS. 2 et al. As can be seen in particular from the drawings, the control base layer is located above and below the depth limit, e.g., about 3 below the emitter surface of the device.
The doping agent concentration reaches its peak at 0μ. However, the emitter diffusion extends to a relatively shallow depth of approximately 15 microns, forming an emitter junction within its lower limit region.

従って、抵抗Rs  をもつエミッタ短絡部を形成する
のに用いられる表面領域の有効抵抗率fsは10倍まで
増大され得る。短絡部抵抗Rs  の所与値に対して短
絡部の横断面製(−j、−d)は相応した倍率で増大さ
れ得、短絡部の直径dを、l”17倍すなわち3.16
倍増大させる。これにより、この発明では所望の短絡部
抵抗を達成ししかも短絡部の直径をより有利な寸法に増
大できるので、短絡部の直径が容易に作動するのには小
さすぎるために生シ得る問題は解消される。例えば、エ
ミッタ短絡部の総表面積がエミッタの総面積の2%であ
る典型的な装置において、この発明はこの面積を最大約
20%まで増大させることができる。しかしながら、こ
のような高い値は例外であり、一般的には、エミッタ短
絡部の面積の範囲はカソードエミッタの総面積の5%〜
12%であると予想される口 別の例として、高密度の小さな短絡部をもつ上述の式に
おいて参照した型式の典型的な装置においては通常の設
計計算では短絡部の相互間隔D=300μmであり、ま
た短絡部の直径d=50μである口この場合、総短絡面
積はエミッタの総面積の2.5%である。
Therefore, the effective resistivity fs of the surface area used to form the emitter short with resistance Rs can be increased by a factor of ten. For a given value of the short-circuit resistance Rs, the short-circuit cross-section (-j, -d) can be increased by a corresponding factor, increasing the short-circuit diameter d by a factor of l"17, or 3.16
Increase twice. This allows the invention to achieve the desired short resistance while increasing the short diameter to a more advantageous dimension, thereby eliminating the problems that may arise due to the short diameter being too small for easy actuation. It will be resolved. For example, in a typical device where the total emitter short surface area is 2% of the total emitter area, the present invention can increase this area up to about 20%. However, such high values are an exception; in general, the emitter short area ranges from 5% to 5% of the total area of the cathode emitter.
As an example, for a typical device of the type referred to in the above equations with a high density of small shorts, the usual design calculations assume that the mutual spacing of the shorts D = 300 μm. In this case, the total short circuit area is 2.5% of the total emitter area.

n型層の深さをWn =: 20μm とし、n型層の
深さをwp = 40μmとすると。
Let the depth of the n-type layer be Wn =: 20 μm, and the depth of the n-type layer be wp = 40 μm.

である。従って、比Rs/Raz 2/)S//’1)
である。
It is. Therefore, the ratio Rs/Raz 2/)S//'1)
It is.

従来の装置において抵抗率の比、Ps/Ppの代表的な
値はほぼ0. +であり、従ってRs/Ra=0.2で
あるO この発明を用いて構成した相応した装置においては、拡
散輪郭は、抵抗率の比を7’ s/J)p = 0.5
とし従ってRs / Ra = Iとなるように変更さ
れ得る。
In conventional devices, the typical value of the resistivity ratio, Ps/Pp, is approximately 0. + and thus Rs/Ra = 0.2 O In a corresponding device constructed using the invention, the diffusion profile reduces the resistivity ratio to 7' s/J) p = 0.5
and therefore Rs/Ra=I.

上述の拡散輪郭は、アルミニウム表面接点が蒸着および
焼結によってまたは特にアルミニウムまたはアルミニウ
ム合金と合金することによってアノード面に取付けられ
るようにして取付けられる場合に一般に満足であること
が認められる。他の形式の接点例えばニッケルめっきが
望ましい場合には1通常のpドーピング剤(代表的には
ガリウム)の表面濃度は信頼できる低抵抗接点特性を得
るため例えばホウ素で最初に増強され得る。ホウ素は低
拡散定数をもちかつシリコンにおいて高い溶解性を示す
ので特に適している。これは、増強ドーピング剤の侵透
深さが外方拡散効果の深さと比較して小さい場合にはこ
の発明と一致しない。
It is found that the above-described diffusion profile is generally satisfactory if the aluminum surface contact is attached to the anode surface by vapor deposition and sintering or especially by alloying with aluminum or an aluminum alloy. If other types of contacts, such as nickel plating, are desired, one surface concentration of a conventional p-doping agent (typically gallium) may be initially enhanced with, for example, boron to obtain reliable low resistance contact properties. Boron is particularly suitable because it has a low diffusion constant and is highly soluble in silicon. This is inconsistent with the invention if the penetration depth of the enhancing dopant is small compared to the depth of the out-diffusion effect.

ゲートターンオフサイリスタにおいて、ターンオンされ
得る電流は直接ゲート注出電流に関連し、この電流は二
つのファクタによって結合して決められる。すなわち、
第1には、大部分のキャリアを注出端子すなわちゲート
端子に注出しなければならないpベース領域のコンダク
タンスであり。
In gate turn-off thyristors, the current that can be turned on is directly related to the gate injection current, which is jointly determined by two factors. That is,
The first is the conductance of the p base region from which most of the carriers must be extracted to the extraction terminal, that is, the gate terminal.

また第2にはそのような注出を行なうのに用いられ得る
最大電圧Vt  である。
Also second is the maximum voltage Vt that can be used to perform such injection.

第3.4図に示すように、最大電圧v2 は実際にはエ
ミッタベース接合53′の逆降服電圧であり、これは、
pベース層の抵抗率が比較的高い場合には改善され得る
。一方、所与エミッタ寸法に対してpベース層のコンダ
クタンスはそれの抵抗率を最小に保つことによって改善
される。
As shown in Figure 3.4, the maximum voltage v2 is actually the reverse breakdown voltage of the emitter-base junction 53', which is
This can be improved if the resistivity of the p-base layer is relatively high. On the other hand, for a given emitter size, the conductance of the p-base layer is improved by keeping its resistivity to a minimum.

前に記載したように1通常の拡散プロセスによって形成
されるようなpベース抵抗率の通常の漸変は接合J2 
で最大であり、装置表面では最小に落ち、接合J3 は
一般に中間抵抗率にある0第4図に示す装置ではこの接
合J3 はエミッタの縁部の表面まで立ち上がり、従っ
て降服電圧は最小である。
As previously described, the normal gradation of the p-base resistivity as formed by the normal diffusion process is the junction J2.
The junction J3 is generally at an intermediate resistivity; in the device shown in FIG. 4 this junction J3 rises to the surface of the edge of the emitter and therefore the breakdown voltage is at a minimum.

この発明による装置モードにおける接合J3  の降服
電圧は接合J3  の下方で同じ平均pベース抵抗率を
もつ従来技術の装置の降服電圧と比べて増大され、その
結果、降服電圧と下側のpベース導電率との積は増大さ
れる。またこれにより第2図の場合のように装置表面に
現われる接合J3  の欠点は除去され、すなわち表面
に向って抵抗率は増大し、その結果降服電圧は低下しな
い。
The breakdown voltage of junction J3 in the device mode according to the invention is increased compared to the breakdown voltage of prior art devices with the same average p-base resistivity below junction J3, so that the breakdown voltage and the lower p-base conductivity The product with the rate is increased. This also eliminates the defect of the junction J3 appearing at the surface of the device as in the case of FIG. 2, ie the resistivity increases towards the surface so that the breakdown voltage does not drop.

好ましくは接合J3  を形成するためのエミッタ拡散
の深さはpベース領域の最大拡散濃度の深さを越えない
。横方向ベース抵抗はベース抵抗率の調和した平均値で
決まるが、接合J3  の電圧降服に関して働くpベー
ス抵抗率は接合に近づく最小抵抗率によって決まる。従
って第5図の相対的輪郭で示すようにエミッタ短絡サイ
リスタに比べてゲートターンオフサイリスタにおいて表
面より浅い深さにエミッタベース接合J3  を形成す
る際に別の利益が得られ得る。
Preferably, the depth of the emitter diffusion to form junction J3 does not exceed the depth of the maximum diffusion concentration of the p base region. The lateral base resistance is determined by the harmonic average value of the base resistivities, while the p-base resistivity, which acts on the voltage breakdown of junction J3, is determined by the minimum resistivity approaching the junction. Therefore, additional benefits may be obtained in forming the emitter-base junction J3 at a shallower depth than the surface in gate turn-off thyristors compared to emitter-shorted thyristors, as shown in the relative contours of FIG. 5.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はエミッタ短絡型サイリスタの断面を示す概略図
、第2図(ωは既存の方法および提案した方法によって
作った短絡エミッタサイリスタにおけるドーピング剤輪
郭の比較図、第2図(ハ)はこの発明に従って形成した
最終装置における例えば第1図および第4図の断面X−
Xにおけるドーピング剤濃度を示す図、第3図はメサカ
ソード構造をもつゲートターンオフサイリスタの概略断
面斜視図、第4図はプレーナ構造をもつゲートターンオ
フサイリスタの概略断面斜視図、第5図は短絡エミッタ
サイリスタおよびゲートターンオフサイリスタのベース
層ドーピング剤濃度輪郭に関する接合の相対位置を示す
図である。 図中、1:サイリスタ、 2:短絡部、 4:p型ベー
ス層、  5:穴、  6:n型エミツタ層、Jl、 
J2. J3  :接合。 図面の浄書(内在に変更なし) Fta、2 7ノード 手続補正書(方式) %式% 1、事件の表示 昭和59年 特許願 第 172544号3、補正をす
る者 事件との関係   特許出願人 住所   イギリ丙国、ウィルドジャー、チツベンノ1
ム、ビュー・ヒル(番地その他表示なし) 名称    ウニろチイングツ棺スφブレイク書アンド
・シグナル・カムハニー・リミアツド 4、代理人 図      面
Figure 1 is a schematic diagram showing the cross-section of a short-circuited emitter thyristor, Figure 2 (ω is a comparison diagram of doping agent profiles in short-circuited emitter thyristors made by the existing method and the proposed method, and Figure 2 (C) 1 and 4 in a final device formed in accordance with the invention.
Figure 3 is a schematic cross-sectional perspective view of a gate turn-off thyristor with a mesa cathode structure, Figure 4 is a schematic cross-sectional perspective view of a gate turn-off thyristor with a planar structure, and Figure 5 is a schematic cross-sectional perspective view of a gate turn-off thyristor with a planar structure. and FIG. 6 shows the relative position of the junction with respect to the base layer dopant concentration profile of the gate turn-off thyristor. In the figure, 1: thyristor, 2: short circuit, 4: p-type base layer, 5: hole, 6: n-type emitter layer, Jl,
J2. J3: Joining. Engraving of drawings (no internal changes) Fta, 2 7-node procedural amendment (method) % formula % 1. Indication of the case 1982 Patent application No. 172544 3. Person making the amendment Relationship with the case Patent applicant address Great Britain, Wild Dodger, Chitsubenno 1
View Hill (no address or other information) Name Unirochiingtu Coffin φ Blake Book and Signal Come Honey Limited 4, Agent Drawing

Claims (1)

【特許請求の範囲】 1、交互の導電型の多数の重ねられた半導体層を有する
サイリスタ装置の製造方法において、制御ベース領域が
少なくともpドーピング剤源からガリウムのようなpド
ーピング剤を拡散することによつて形成され、この拡散
段階である時間後ドーピング剤源を除去しそして拡散工
程を引き続き行なつて表面領域を外方拡散させ制御ベー
ス領域の中間の深さで最大となる漸変ドーピング剤濃度
輪郭を形成することを特徴とするサイリスタ装置の製造
方法。 2、表面領域を外方拡散して後に続くnエミッタ拡散と
ほぼ同じ深さの空乏領域を形成する特許請求の範囲第1
項に記載の方法。 3、通常の方法で用いられた濃度レベルに対して初期p
ドーピング剤表面濃度を増強させてドーピング剤源の比
較的早期の除去を補償する特許請求の範囲第1項または
第2項に記載の方法。 4、通常のpドーピング剤が付加ドーピング剤によつて
増強される特許請求の範囲第3項に記載の方法。 5、付加増強ドーピング剤がホウ素である特許請求の範
囲第4項に記載の方法。 6、特許請求の範囲第1〜5項のいずれかによる方法で
製造したサイリスタ装置。 7、ベース層ドーピング剤の濃度輪郭がベース層内に最
大値をもちまたエミッタ短絡部内の値がエミッタ表面に
向つて減少する特許請求の範囲第6項に記載のサイリス
タ装置。 8、ベース層ドーピング剤が制御ベース層内に最大値を
もつている特許請求の範囲第6項または第7項に記載の
サイリスタ装置。 9、エミッタ短絡部の直列抵抗が有効に分布した横方向
ベース抵抗より少なくとも10倍大きい特許請求の範囲
第6〜8項のいずれか一項に記載のサイリスタ装置。
Claims: 1. A method of manufacturing a thyristor device having a plurality of stacked semiconductor layers of alternating conductivity type, wherein the control base region diffuses a p-doping agent, such as gallium, from at least a source of p-doping agent. After a period of time during this diffusion step, the dopant source is removed and a subsequent diffusion step is performed to outdiffuse the surface region to produce a graded dopant with a maximum at a depth midway through the control base region. A method for manufacturing a thyristor device, characterized in that it forms a concentration contour. 2. Out-diffusion of the surface region to form a depletion region of approximately the same depth as the subsequent n-emitter diffusion.
The method described in section. 3. Initial p for the concentration level used in the conventional method
3. A method as claimed in claim 1 or claim 2, in which the dopant surface concentration is enhanced to compensate for relatively early removal of the dopant source. 4. The method according to claim 3, wherein the normal p-doping agent is enhanced by an additional doping agent. 5. The method according to claim 4, wherein the addition enhancing doping agent is boron. 6. A thyristor device manufactured by the method according to any one of claims 1 to 5. 7. Thyristor device according to claim 6, in which the concentration profile of the base layer dopant has a maximum value in the base layer and a value in the emitter short that decreases towards the emitter surface. 8. Thyristor device according to claim 6 or 7, wherein the base layer doping agent has a maximum value in the control base layer. 9. Thyristor device according to any one of claims 6 to 8, wherein the series resistance of the emitter short is at least 10 times greater than the effectively distributed lateral base resistance.
JP17254484A 1984-08-21 1984-08-21 Thyristor unit and method of producing same Pending JPS6154667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17254484A JPS6154667A (en) 1984-08-21 1984-08-21 Thyristor unit and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17254484A JPS6154667A (en) 1984-08-21 1984-08-21 Thyristor unit and method of producing same

Publications (1)

Publication Number Publication Date
JPS6154667A true JPS6154667A (en) 1986-03-18

Family

ID=15943847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17254484A Pending JPS6154667A (en) 1984-08-21 1984-08-21 Thyristor unit and method of producing same

Country Status (1)

Country Link
JP (1) JPS6154667A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149986A (en) * 1976-06-08 1977-12-13 Mitsubishi Electric Corp Semiconductor device and its production
JPS5828869A (en) * 1981-08-12 1983-02-19 Mitsubishi Electric Corp Semiconductor device
JPS58176971A (en) * 1982-04-09 1983-10-17 Hitachi Ltd Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149986A (en) * 1976-06-08 1977-12-13 Mitsubishi Electric Corp Semiconductor device and its production
JPS5828869A (en) * 1981-08-12 1983-02-19 Mitsubishi Electric Corp Semiconductor device
JPS58176971A (en) * 1982-04-09 1983-10-17 Hitachi Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
US6309920B1 (en) Bipolar transistor which can be controlled by field effect and method for producing the same
US9620630B2 (en) Injection control in semiconductor power devices
US4145703A (en) High power MOS device and fabrication method therefor
JPH0797650B2 (en) Semiconductor component having an anode side P region and an adjacent lightly doped N base region
US4398339A (en) Fabrication method for high power MOS device
JP2001522533A (en) Silicon carbide field controlled bipolar switch
US3476992A (en) Geometry of shorted-cathode-emitter for low and high power thyristor
US3460009A (en) Constant gain power transistor
US4231059A (en) Technique for controlling emitter ballast resistance
US4089020A (en) High power semiconductor diode
JPH01274471A (en) Thyristor
US5589408A (en) Method of forming an alloyed drain field effect transistor and device formed
US4402001A (en) Semiconductor element capable of withstanding high voltage
US7268079B2 (en) Method for fabricating a semiconductor having a field zone
US4101349A (en) Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition
EP0171474B1 (en) A method for producing a thyristor device
JPH01136369A (en) Manufacture of semiconductor device having overvoltage protective function
US3500141A (en) Transistor structure
US5057440A (en) Manufacturing gate turn-off thyristor having the cathode produced in two diffusion steps
US8314002B2 (en) Semiconductor device having increased switching speed
JPS6154667A (en) Thyristor unit and method of producing same
US11264376B2 (en) Bipolar semiconductor device and method for manufacturing such a semiconductor device
US4605451A (en) Process for making thyristor devices
CN112736134A (en) Silicon carbide PNPN thyristor injection type IGBT device
US3506892A (en) Junction transistor