JPS6153693A

JPS6153693A - Display unit

Info

Publication number: JPS6153693A
Application number: JP17594284A
Authority: JP
Inventors: 大口　孝
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-08-24
Filing date: 1984-08-24
Publication date: 1986-03-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】産業上の利用分野本発明は、例えば受信機における受信レベル等を表示す
る表示装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display device that displays, for example, a reception level in a receiver.

従来例の構成とその問題点第１図は従来の表示装置を示すものであり、１は例えば
受信機のＩＦ倍信号入力される入力端子。Structure of a conventional example and its problems FIG. 1 shows a conventional display device. Reference numeral 1 denotes an input terminal to which, for example, an IF multiplied signal of a receiver is input.

２−１．２−２．・・・・・・２−ｎは一方の入力端が
夫々入力端子１に接続された比較器、　３−１．３−２
．・・・・・・３−ｎは夫々基準電圧を得るための抵抗
であシ、直列接続され一端に電圧子Ｂが印加され、他端
はアースされている。なお、比較器２−１〜２−ｎの他
方の入力端は夫々抵抗３−１〜３−ｎの接続点に第１図
のように接続され、異なる基準電圧が与えられている。2-1.2-2. ...2-n is a comparator with one input terminal connected to input terminal 1, respectively, 3-1.3-2
．． . . . 3-n are resistors for obtaining a reference voltage, and are connected in series, with voltage element B applied to one end and grounded at the other end. The other input terminals of the comparators 2-1 to 2-n are connected to the connection points of the resistors 3-1 to 3-n, respectively, as shown in FIG. 1, and different reference voltages are applied thereto.

４−１〜４−ｎは夫々比較器２−１〜２−ｎの出力端に
そのベースが接続され、エミッターがアースされたドラ
イブ用のトランジスタ。4-1 to 4-n are drive transistors whose bases are connected to the output terminals of the comparators 2-1 to 2-n, respectively, and whose emitters are grounded.

５−１〜５−ｎは夫々電源十Ｂとトランジスタ４−１〜
４−ｎのコレクタとの間に接続された発光ダイオードで
ある。5-1 to 5-n are power supply 1B and transistors 4-1 to 5-n, respectively.
This is a light emitting diode connected between the collector of 4-n.

次に、上記従来例の動作を説明すると例えば、入力端子
１に入力される信号のレベルが抵抗３−ＩＫよって決ま
る基準電圧を超えると比較器２−１がＯＮし、トランジ
スタ４−１がＯＮするため発光ダイオード５−１に電流
工が流れ、これが点灯する。また、信号のレベルが抵抗
３−１．３−２で決まる基準電圧を超えると、発光ダイ
オード５−１，５−２に夫々電流工が流れ、発光ダイオ
ード５−１．５−２が点灯する。同様に抵抗３−１〜３
−ｎで決まる基準電圧を信号レベルが超えると全ての発
光ダイオード５−１〜５−ｎが点灯し、ｎＩの電流が流
れる。Next, to explain the operation of the above conventional example, for example, when the level of the signal input to the input terminal 1 exceeds the reference voltage determined by the resistor 3-IK, the comparator 2-1 turns on, and the transistor 4-1 turns on. Therefore, current flows through the light emitting diode 5-1, which lights up. Furthermore, when the signal level exceeds the reference voltage determined by the resistor 3-1.3-2, current flows through the light-emitting diodes 5-1 and 5-2, and the light-emitting diode 5-1.5-2 lights up. . Similarly, resistance 3-1 to 3
When the signal level exceeds the reference voltage determined by -n, all the light emitting diodes 5-1 to 5-n light up, and a current of nI flows.

そのため、電池を電源としている受信機等においては表
示装置のために大きな電流を必要とし、電池寿命が極め
て短くなるという欠点があった。Therefore, in receivers and the like that use batteries as a power source, a large amount of current is required for the display device, resulting in an extremely short battery life.

発明の目的本発明は、以上の欠点を除去するものであシ、電流消費
の少ない表示装置を提供することを目的とするものであ
る。OBJECTS OF THE INVENTION It is an object of the present invention to eliminate the above-mentioned drawbacks and to provide a display device that consumes less current.

発明の構成本発明は、上記目的を達成するために一方の入力端を夫
々信号入力端子に接続し、他方の入力端を夫々電圧値が
順次異なる複数の基準電圧源に接続した複数の比較器と
、上記比較器の出力端に夫々接続された複数のゲート回
路と、互いに直列接続された複数個の表示素子と、上記
表示素子の夫々の接続点と上記ゲート回路の出力端との
間に接続された複数のスイッチング素子とから構成され
るものである。Structure of the Invention In order to achieve the above object, the present invention provides a plurality of comparators each having one input terminal connected to a signal input terminal, and the other input terminal connected to a plurality of reference voltage sources having sequentially different voltage values. , a plurality of gate circuits each connected to the output end of the comparator, a plurality of display elements connected in series, and between each connection point of the display element and the output end of the gate circuit. It is composed of a plurality of connected switching elements.

実施例の説明以下、本発明の一実施例について第２図により説明する
。１０−１〜１０−４は一方の入力端が夫々信号の入力
端子Ｔに接続された比較器、１１−１〜１１−４は基準
電圧を発生するだめの抵抗で、互いに直列接続され、一
端は電源子Ｂに、他端はアースされている。ここで、各
比較器１０−１〜１０−４の他の入力端は比較器１０−
１〜１０−４へと順次高くなる基準電圧が与えられるよ
うに各抵抗１１−１〜１１−４の結合点に第２図の様に
接続されている。１２−１．１２−２．１２−３は一方
の入力端が比較器１０−１．１０−２．１０−３の出力
端に接続されたＮＡＮＤゲートである。１３−１〜１３
−３は、上記基準電圧の比較器１０−２〜１〇−４の出
力端からＮＡＮＤゲート１２−１〜１２−３の他方の入
力端に夫々接続されたインバータであ　　　　　ｊ。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. 10-1 to 10-4 are comparators each having one input terminal connected to the signal input terminal T, and 11-1 to 11-4 are resistors for generating a reference voltage, which are connected in series with each other, with one end connected to the signal input terminal T. is connected to power supply B, and the other end is grounded. Here, the other input terminal of each comparator 10-1 to 10-4 is the comparator 10-
The resistors 11-1 to 11-4 are connected to the connection point of each resistor 11-1 to 11-4 as shown in FIG. 2 so that reference voltages which increase successively from 1 to 10-4 are applied. 12-1.12-2.12-3 is a NAND gate whose one input terminal is connected to the output terminal of the comparator 10-1.10-2.10-3. 13-1~13
-3 is an inverter connected from the output terminals of the reference voltage comparators 10-2 to 10-4 to the other input terminals of the NAND gates 12-1 to 12-3, respectively.

る。１４−１〜１４−３は夫々ベースがＮＡＮＤゲー）
１２−１〜１２−３の出力端に接続されたドライブ用の
トランジスタ、１４−４はベースが比較器１０−４の出
力端に接続されたドライブ用のトランジスタである。１
５−１〜１５−４は直列接続された発光ダイオードであ
シ、発光ダイオード１５−１には電源子Ｂが加えられ、
発光ダイオード１５−４のカンードはトランジスタ１４
−４のコレクタに接続されている。Ru. 14-1 to 14-3 are based on NAND games)
Drive transistors 12-1 to 12-3 are connected to the output terminals, and 14-4 is a drive transistor whose base is connected to the output terminal of the comparator 10-4. 1
5-1 to 15-4 are light emitting diodes connected in series, and a power source B is added to the light emitting diode 15-1.
The canard of the light emitting diode 15-4 is connected to the transistor 14.
-4 collector.

まだ、トランジスタ１４−１〜１４−３のコレクタは夫
々発光ダイオード１５−１〜１５−４の結合点に接続さ
れている。Still, the collectors of the transistors 14-1 to 14-3 are connected to the connection points of the light emitting diodes 15-1 to 15-4, respectively.

次に、以上の構成における動作を説明する。いま、入力
端子Ｔよシ信号が入力され、このレペルルとなシ、これ
がＮＡＮＤゲー）１２−１の一方の入力端に入力される
。このとき、入力端子Ｔよシの信号のレベルが抵抗１１
−１．１１−２によって決まるレベルを超えていないと
すると、比較器１０−２の出力端がＨレベルであシ、イ
ンバータ１３−１で反転され、ＮＡＮＤゲート１２−１
の他の入力端にＬレベルが加わシ、そのためＮＡＮＤゲ
ート１２−１の出力端にはＨレベルが出力される。Next, the operation in the above configuration will be explained. Now, a signal is input to the input terminal T, and this signal is input to one input terminal of the NAND gate 12-1. At this time, the level of the signal across the input terminal T is
-1.11-2, the output terminal of the comparator 10-2 is at H level, is inverted by the inverter 13-1, and the NAND gate 12-1
An L level is applied to the other input terminal of the NAND gate 12-1, so an H level is output to the output terminal of the NAND gate 12-1.

そのため、トランジスタ１４−１がＯＮとなシ、電源子
Ｂより発光ダイオード１５−１．）ランジスタ１４−１
と電流が流れ、発光ダイオード１５−１が点灯する。Therefore, when the transistor 14-1 is turned on, the light emitting diode 15-1. ) transistor 14-1
A current flows and the light emitting diode 15-1 lights up.

次に、入力信号のレベルが抵抗１１−１．１１−２で決
まるレベルに達すると、比較器１０−２の出力はＨレベ
ルからＬレベルになるため、インバータ１３−１の出力
はＨレベルとなりＮＡＮＤゲート５の出力はＬレベルに
変化し、トランジスタ１４−１はＯＦＦとなシ、電流が
流入しなくなる。Next, when the level of the input signal reaches the level determined by the resistors 11-1 and 11-2, the output of the comparator 10-2 changes from the H level to the L level, so the output of the inverter 13-1 changes to the H level. The output of the NAND gate 5 changes to L level, the transistor 14-1 is turned off, and no current flows.

そのとき、ＮＡＮＤゲート７の両入力端はＬレベルとな
るため、その出力はＨレベルとなり、トランジスタ１４
−２はＯＮＬ、電流が発光ダイオード１５、−１．１５
−２．）ランジスタ１４−２を流れるため、発光ダイオ
ード１５−１．１５−２が点灯する。このように、入力
端子Ｔよシの信号のレベルが上昇すると、前述と同様の
動作を行い、信号レベルに応じて発光ダイオードの点灯
する数が順次増加して行く。しかしながら、電流は電源
側から見れば同一電流しか流れないものである。At that time, both input terminals of the NAND gate 7 are at the L level, so its output is at the H level, and the transistor 14
-2 is ONL, current is light emitting diode 15, -1.15
-2. ) flows through the transistor 14-2, so the light emitting diode 15-1.15-2 lights up. In this way, when the level of the signal across the input terminal T rises, the same operation as described above is performed, and the number of light-emitting diodes that turn on gradually increases in accordance with the signal level. However, when viewed from the power supply side, only the same current flows.

発明の効果本発明は上記の様な構成であるため、入力信号レベルに
応じて表示素子を複数個点灯させたとしても１個点灯さ
せた時と同一の点灯電流ですむため、消費電流が少ない
表示装置を具現できるものである。Effects of the Invention Since the present invention has the above-described configuration, even if multiple display elements are lit according to the input signal level, the same lighting current is required as when one display element is lit, so current consumption is low. It is possible to realize a display device.

[Brief explanation of drawings]

第１図は従来の表示装置を示す回路図、第２図は本発明
の一実施例における表示装置の回路図である。１Ｏ−１〜１０−４・・・比較器、１２−１〜１２−３
・・・ＮＡＮＤゲート、１４−１〜１４−４・・・トラ
ンジスタ、１５−１〜１５−４・・発光ダイオード。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図第２図FIG. 1 is a circuit diagram showing a conventional display device, and FIG. 2 is a circuit diagram of a display device according to an embodiment of the present invention. 1O-1 to 10-4... Comparator, 12-1 to 12-3
...NAND gate, 14-1 to 14-4... Transistor, 15-1 to 15-4... Light emitting diode. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2

Claims

[Claims]

A plurality of comparators each having one input end connected to a signal input terminal and the other input end connected to a plurality of reference voltage sources having sequentially different voltage values, and a plurality of comparators each connected to an output end of the comparator. a gate circuit, a plurality of display elements connected in series, and a plurality of switching elements connected between each connection point of the display elements and an output end of the gate circuit and controlled by the gate circuit. A display device consisting of.