JPS615292A - Driver for fluorescent indicator tube - Google Patents

Driver for fluorescent indicator tube

Info

Publication number
JPS615292A
JPS615292A JP12508184A JP12508184A JPS615292A JP S615292 A JPS615292 A JP S615292A JP 12508184 A JP12508184 A JP 12508184A JP 12508184 A JP12508184 A JP 12508184A JP S615292 A JPS615292 A JP S615292A
Authority
JP
Japan
Prior art keywords
display tube
data
driver
anode
control electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12508184A
Other languages
Japanese (ja)
Other versions
JPH0648424B2 (en
Inventor
平賀 稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP59125081A priority Critical patent/JPH0648424B2/en
Publication of JPS615292A publication Critical patent/JPS615292A/en
Publication of JPH0648424B2 publication Critical patent/JPH0648424B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、蛍光表示管會スタテック駆動、ダイナミッ
ク駆動、デュプレックス駆動のいずれの駆動方式でも駆
動することができる蛍光表示管の駆動装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a driving device for a fluorescent display tube that can drive the fluorescent display tube using any one of static driving, dynamic driving, and duplex driving.

〔従来の技術〕[Conventional technology]

蛍光表示管ケ駆動するときの方式(駆動方式)として、
現在ダイナミック駆動方式、スタテック駆動方式、デュ
プレックス駆動方式の3つが知られている。
As a method for driving a fluorescent display tube (drive method),
Currently, three types of drive systems are known: dynamic drive system, static drive system, and duplex drive system.

ダイカミンク駆動方式は、第8図に示す=うに陽極電極
41の対応するもの同志ケ共通に接続してこれらの各共
通接続点を陽極電極ドライバ3゜の各出力端子に接続し
、かっ各けたの制御電極42ケ制御電極1・′ライパ3
1の各出力端子に各々接続し、制御電極ドライバ31に
よって表示するけた勿選択するとともに、この選択した
けたの表示内容を陽極電極ドライバ30に工って制御す
るものであるため、けた選択、用のドライバ(制御電極
ドライバ31)と表示内制御用のドライバ(陽極電極ド
ライバ30)とが必要である。したがって、表示けた数
が変われば、これに応じたビット数葡有するけた選択用
のドライバ會別途用意する必要がある。
The Daika Mink drive system is shown in Figure 8. Corresponding anode electrodes 41 are connected in common, and each of these common connection points is connected to each output terminal of the anode electrode driver 3°. 42 control electrodes Control electrode 1・'Leiper 3
1, the control electrode driver 31 selects the digit to be displayed, and the display contents of the selected digit are controlled by the anode electrode driver 30. (control electrode driver 31) and a driver for display control (anode electrode driver 30). Therefore, if the number of displayed digits changes, it is necessary to separately prepare a driver for selecting digits having a corresponding number of bits.

またスタテック駆動方式は、第9図に示す工うに各制御
電極42を共通接続してこれケ接地し、力・つ各けた毎
に陽極電極ドライバ30−1〜30−4ヶ設け、これら
の各陽極電極ドライバ30−1〜30−4 によって陽
極電極だけ音制御して表示ケ行なうものである。したが
って1表示けた数が変われば、これに応じたビット数の
陽極電極ドライバ?用意しなければならない。なお、第
8図、第9図において、43は陰極、44は陰極加熱用
電源、45はカットオフバイアス電圧付与用の抵抗であ
る。また、e5 、 ecは各々陽極電極電圧、制御電
極電圧k Ekはカットオフバイアス?示している。
In addition, in the static drive method, each control electrode 42 is commonly connected and grounded as shown in FIG. Display is performed by controlling the sound of only the anode electrode by the anode electrode drivers 30-1 to 30-4. Therefore, if the number of displayed digits changes, will the anode electrode driver have the corresponding number of bits? Must be prepared. In FIGS. 8 and 9, 43 is a cathode, 44 is a cathode heating power source, and 45 is a resistor for applying a cut-off bias voltage. Also, e5 and ec are the anode electrode voltage, control electrode voltage k, and Ek is the cutoff bias, respectively. It shows.

またデュプレックス駆動方式は、前記ダイナミック駆動
方式とスタテック駆動方式と?混合して。
Also, is the duplex drive method different from the above-mentioned dynamic drive method and static drive method? Mix it.

数けた會1つのスタテック駆動単位とし、このスタテッ
ク駆動単位ケ時分割的に選択して多数のけmk駆動する
ものである。したがって、表示けた数が変わればこれに
応じて陽極電極ドライバの数および制御電極ドライバの
数ヶ変えなければならない。
One static drive unit is made up of several digits, and this static drive unit is time-divisionally selected to drive a large number of digits mk. Therefore, if the number of display digits changes, the number of anode electrode drivers and the number of control electrode drivers must be changed accordingly.

つまり、従来の駆動装置では、表示けた数や陽極電極数
用に応じて、それぞれ専用のドライバ部會用意する必要
がある。
In other words, in the conventional drive device, it is necessary to prepare dedicated driver sections depending on the number of display digits and the number of anode electrodes.

このように表示けた数勿変える場合、方式が異なれば各
々異なった種類のドライパケ準備する必要があシ、これ
は回路の共通化という意力・ら好ましいものではない。
If the number of display digits is changed in this way, it is necessary to prepare different types of dry packages for different systems, which is not desirable in terms of the desire to standardize the circuit.

また、ダイナミック駆動方式お工びデュプレックス駆動
方式では陽極電極ドライバと制御電極ドライバという2
種類のドライバが必要であり、これ?lI″1つにする
ことができる駆動回路の開発が強く望まれていた。
In addition, in the dynamic drive method and the duplex drive method, there are two drivers, an anode electrode driver and a control electrode driver.
What kind of driver is needed and this? There has been a strong desire to develop a drive circuit that can reduce the number of II'' to one.

〔発明の目的〕[Purpose of the invention]

この発明は上記の事情に鑑み、蛍光表示管の陽極電極お
よび制御電極に対するリード線の配列・ぐターンおよび
このリード線の数に関係々く、かつ陽極電極と制御電極
と會特に区別することなく同一型式のドライバによって
蛍光表示管をダイナミック駆動、スタテック駆動、デュ
プレックス[tllのいずれでも駆動することができ、
これによって回路の共通化7図ることができる蛍光表示
管の駆動装置を提供すること荀目的としている。
In view of the above circumstances, the present invention has been developed regardless of the arrangement and number of lead wires for the anode electrode and control electrode of a fluorescent display tube, and without any particular distinction between the anode electrode and the control electrode. The same type of driver can drive the fluorescent display tube in dynamic drive, static drive, or duplex [tll] mode.
It is an object of the present invention to provide a fluorescent display tube driving device that allows circuits to be shared.

〔発明の構成〕[Structure of the invention]

この目的ケ達成するためこの発明による蛍光表示管の駆
動装置は、陰極〃・ら放出された電子盆、制御電極にエ
フ加速・制御し、選択的に陽極電圧が付与された陽極に
射突させて蛍光体層r励起発光させ表示ケ得る蛍光表示
管の駆動装置において。
In order to achieve this object, the fluorescent display tube driving device according to the present invention accelerates and controls the electron basin and control electrode emitted from the cathode, and selectively makes them collide with the anode to which an anode voltage is applied. In a driving device for a fluorescent display tube, which can display a display by exciting a phosphor layer and emitting light.

表示すべき入力、信号を、前記制御電極および陽極電極
に対するリード線配列順序に応じたピットノやターン信
号に変換する表示データ発生部と、この表示データ発生
部で生成された前記ピッ) ノeターン信号を一旦蓄え
る一時記憶回路部と、この一時記憶回路部に蓄積された
ビットパターン信号音制御電極電圧お工び陽極電圧に変
換してリード線r介して蛍光表示管の各電極に付与する
ドライバ部とを備えたことを特徴としている。
a display data generating section that converts inputs and signals to be displayed into pit signals and turn signals according to the lead wire arrangement order for the control electrode and the anode electrode; A temporary memory circuit section that temporarily stores signals, and a driver that converts the bit pattern signals stored in this temporary memory circuit section into sound control electrode voltages and anode voltages and applies them to each electrode of the fluorescent display tube via lead wires R. It is characterized by having a section.

〔作用〕[Effect]

そしてこの発明による蛍光表示管の駆動装置は、上記の
構成によって蛍光表示管に印加し々ければならない制御
電極電圧と陽極電極電圧とが同一である点に着目し、蛍
光表示管の制御電極端子、陽極電極端子の配列パターン
に応じて表示すべき入力信号を前記配列ieターンお工
びビット数のシリアルデータに並び換え、これ七一時記
憶回路部で直/並列変換して保持させ、この保持結果に
基づいてドライバ部で蛍光表示管ケ駆動するようにし、
蛍光表示管の制御電極端子、陽極電極端子の配列パター
ンが変っても前記データ発生部ケ構成するCPUのプロ
グラムケ変えるのみで前記シリアルデータのフォーマッ
ト欠前記蛍光表示管の制御電極端子、陽極電極端子の配
列パターンと一致させる工うにしたものである。
The driving device for a fluorescent display tube according to the present invention focuses on the point that the control electrode voltage and the anode electrode voltage that must be constantly applied to the fluorescent display tube are the same due to the above-described configuration. , the input signals to be displayed according to the arrangement pattern of the anode electrode terminals are rearranged into serial data of the number of bits processed by the arrangement, and this data is serial/parallel converted and stored in the temporary storage circuit section. The driver section drives the fluorescent display tube based on the holding results.
Even if the arrangement pattern of the control electrode terminals and anode electrode terminals of the fluorescent display tube changes, the format of the serial data can be changed by simply changing the program of the CPU constituting the data generating section. It is designed to match the sequence pattern of .

〔実施例〕 以下この発明7図面に示す実施例にしたがって説明する
[Example] This invention will be described below according to an example shown in the seventh drawing.

第1図はこの発明による駆動装置の一実施例を示す機能
ブロック図である。この図において、6は水晶振動子や
LC発振器などから成る基準クロツり発生手段であり、
この基準クロック発生手段6が発生する基準クロック信
号CL’K(第5図(()参照ンはCPU(中央処理ユ
ニット)1に供給される。
FIG. 1 is a functional block diagram showing an embodiment of a drive device according to the present invention. In this figure, 6 is a reference clock generation means consisting of a crystal oscillator, LC oscillator, etc.
The reference clock signal CL'K (see FIG. 5()) generated by the reference clock generating means 6 is supplied to the CPU (central processing unit) 1.

CPUIはマイクロプロセッサおよびメモリなどから構
成されてデータ入力端子7ケ介して供給された外部デー
タDlk処理するものであり、次に述べる4つの手段、
すなわちデータ発生手段2.5HR(5hift Re
gister ) 用クロック発生手段3、表示イネー
ブル信号発生手段4、ストローブ信号発生手段5を待っ
ている。
The CPUI is composed of a microprocessor, memory, etc., and processes external data Dlk supplied through seven data input terminals.
In other words, the data generation means 2.5HR (5hift Re
Waiting for clock generation means 3, display enable signal generation means 4, and strobe signal generation means 5.

まず、前記データ発生1手段2は前記基準クロック信号
CLKK基づいて動作し、データ入力端子7ケ介して供
給された外部データDxk表示管12のリード線配列ノ
リーンお工びリード線の数に応じたデータ(シリアルデ
ータDz)に並べ換えるものである。つまりこの実施例
の工うにCPUIに工って制御される表示管12が11
本のリード線12−□へ1、’2−u k待つ4けたの
日文字表示型蛍光表示’i!21カ・ら成り、かつこの
蛍光表示管21の各リード線12−0□〜12−□が各
々第2図に示す如く1けた目の制御電極端子Gl〜4け
た目の制御電極端子G4 +陽極電極端子a−陽極電極
端子gとなっている場合には、このデータ発生手段2が
前記外部データD1欠第3図に示す工うなフォーマット
のシリアルデータD2に並べ換える。またCPUIによ
って制御される表示管12内の蛍光表示管21がこの蛍
光表示管21とは異なる制御電極端子、陽極電極端子の
配列パターン會待つものである場合には、このデータ発
生手段2がこの制御電極端子、陽極電極端子の配列パタ
ーンと一致したフォーマットのシリアルデータDz l
生成する。
First, the data generation means 2 operates based on the reference clock signal CLKK, and adjusts the lead wire arrangement of the external data Dxk display tube 12 supplied through the seven data input terminals according to the number of lead wires. This is to rearrange the data (serial data Dz). In other words, in this embodiment, the display tube 12 controlled by the CPU is 11.
To the book lead wire 12-□ 1, '2-u k Wait 4 digit day letter display type fluorescent display 'i! The lead wires 12-0□ to 12-□ of this fluorescent display tube 21 are connected to the control electrode terminals Gl for the 1st digit to the control electrode terminals G4 for the 4th digit, respectively, as shown in FIG. If the data is anode electrode terminal a - anode electrode terminal g, the data generating means 2 rearranges the external data D1 into serial data D2 in the format shown in FIG. 3. In addition, if the fluorescent display tube 21 in the display tube 12 controlled by the CPUI is one that has a different arrangement pattern of control electrode terminals and anode electrode terminals than this fluorescent display tube 21, this data generating means 2 Serial data Dz l in a format that matches the arrangement pattern of the control electrode terminal and anode electrode terminal
generate.

そして、このシリアルデータD2の生成が終了すれば、
このデータ発生手段2が第5図(ハ)に示すようにデー
タ転送開始信号Sok発生してこれ’ksHR用クロッ
ジクロツク発生手段3るとともに第5図(ロ)に示すよ
うに前記シリアルデータD2の転送ケ開始して、これケ
右から1ビツトずつシフトレジスタ部8のデータ入力端
子8bに供給し、この後前記シリアルデータD2の最終
ビットデータを出力したときに、第5図(ホ)に示すよ
うにこのシリアルデータD2の転送が終ったことを示す
データ転送終了信号Stk発生して表示イネーブル信号
発生手段4に供給する。
When the generation of this serial data D2 is completed,
The data generating means 2 generates a data transfer start signal Sok as shown in FIG. 5(C), and this is used to transfer the serial data D2 as shown in FIG. 5(B). When the serial data D2 is started, one bit from the right is supplied to the data input terminal 8b of the shift register section 8, and then when the last bit data of the serial data D2 is output, as shown in FIG. Then, a data transfer end signal Stk indicating that the transfer of the serial data D2 has been completed is generated and supplied to the display enable signal generating means 4.

前記SHR用クロック発生手段3は前記データ転送開始
信号So′!11−供給されたときに、第5図に)に示
す如く前記シリアルデータD2のビット数だけクロック
信号CLKak発生し、このクロック信号CLKaが前
記シリアルデータD2のビットの中央で立ち上がるよう
なタイミングでこのクロック信号CLKaケ前記シフト
レジスタ部8のクロック端子8aに供給し、前記シリア
ルデータDzk前記シフトレジスタ部8に1ビツトずつ
蓄積記憶させる。
The SHR clock generating means 3 generates the data transfer start signal So'! 11- When the clock signal CLKak is supplied, the clock signal CLKak is generated for the number of bits of the serial data D2 as shown in FIG. The clock signal CLKa is supplied to the clock terminal 8a of the shift register section 8, and the serial data Dzk is accumulated and stored in the shift register section 8 one bit at a time.

また、表示イネーブル信号発生手段4は前記データ転送
終了信号Slが供給されたときから時間TI後に第5図
(へ)に示す如くイネーブル信号ENの出カケ停止し、
この後表示ブランキング時間T2が経過したとき再びイ
ネーブル信号Ellt−出力してドライバ部10に供給
し、刀・り前記イネーブル信号ENの出力上停止するの
と同時に第5図(ト)に示す如くストローブトリガSz
k発生するものであり、このストローブトリガs2はス
トローブ信号発生手段5に供給される。
Further, the display enable signal generating means 4 stops outputting the enable signal EN as shown in FIG.
After this, when the display blanking time T2 has elapsed, the enable signal Ellt- is output again and supplied to the driver section 10, and at the same time as the output of the enable signal EN is stopped, as shown in FIG. Strobe trigger Sz
This strobe trigger s2 is supplied to the strobe signal generating means 5.

ストローブ信号発生手段5は前記ストローブトリガ32
に供給されたとき〃1ら時間T3.(ただしT3<Tz
)後に第5図(ハ)に示す如くストローブ信号STB會
出力するものであり、このストローブ信号STBはラッ
チ回路部9に供給される。ラッチ回路部9お工び前記シ
フトレジスタ部8、ドライバ部工〇は駆動回路11を構
成するものであり、次の工うに構成されている。
The strobe signal generating means 5 is connected to the strobe trigger 32.
When supplied to 〃1 and time T3. (However, T3<Tz
) Afterwards, a strobe signal STB is output as shown in FIG. 5(c), and this strobe signal STB is supplied to the latch circuit section 9. Latch circuit section 9 The shift register section 8 and driver section 〇 constitute the drive circuit 11, which is constructed as follows.

まず、シフトレジスタ部8は前記クロック信号CLKa
に基づいて前記シリアルアータDz?r1ビットずつ取
り込んでこれk ”ラレルデータD3Ki換する11ビ
ツトのシフトレジスタ18ケ有して構成されたものであ
り、このノやラレルデータD3はラッチ回路部9に供給
される。ラッチ回路部9は前記ストローブ信号5TBi
供給されたときに前記′ノクラレルデータDs’tラッ
チする11ビツトのラッチ素子19ケ有して構成された
ものであり、このラッチ動作によって得られたデータ(
ラッチデータD4)はドライバ部10に供給される。ド
ライバ部10は前記イネーブル信号ENが供給されたと
きに前記ラッチデータD<k取シ込んで、このラッチデ
ータD4のビットパターンと一致したビットパターンケ
持つ駆動電圧列VDk発生する11個のアンドゲート2
0−1〜20−u、に有して構成されたものであり、こ
の駆動電圧列VD’il−構成する各電圧信号は表示管
12の各制御電極端子G、−G4お工び各陽極電極端子
a −Hに各々供給される。したがって、例えばデータ
発生手段3が第4図に示すピットノ゛クターンのシリア
ルデータDzk出力すれば表示管12の3けた目に′”
2″が表示される。
First, the shift register section 8 receives the clock signal CLKa.
Based on the serial arter Dz? It is constructed of 18 11-bit shift registers that take in r1 bits at a time and convert them into k'' parallel data D3Ki, and this parallel data D3 is supplied to the latch circuit section 9.Latch circuit section 9 is the strobe signal 5TBi
It is constructed with 19 11-bit latch elements that latch the above-mentioned 'nocrarel data Ds't when supplied, and the data obtained by this latch operation (
The latch data D4) is supplied to the driver section 10. The driver section 10 receives the latch data D<k when the enable signal EN is supplied, and has 11 AND gates that generate a drive voltage train VDk having a bit pattern that matches the bit pattern of the latch data D4. 2
0-1 to 20-u, and each voltage signal constituting this drive voltage train VD'il- is applied to each control electrode terminal G, -G4 of the display tube 12 and each anode. are supplied to electrode terminals a-H, respectively. Therefore, for example, if the data generating means 3 outputs the serial data Dzk of the pit node shown in FIG.
2" is displayed.

つまシ、前記外部データDIが1けた目ケ点燈させる情
報kMっていれば5表示管12のグリッド端子G1に“
’1”k示す電圧(例えば6V)が供給され、他の制御
電極端子02〜G、には’O”’に示す電圧(例えば、
Ov)が供給される。したがってこの場合には、第5図
(IJ)に示す如く表示管12の1けた目だけが前記外
部データDIの表示情報?表示する。この後、2けた目
r点燈の情報kMつ外部r−タD、が供給されれば、上
述した動作と同様にして第5図(す)に示す如く表示管
12の1けた目が清規されて第5図し)に示す工う[2
けた目が点燈表示される。以下同様にして3けた目点燈
の情報2持つ外部データDI、4けた目点燈の情報ケ待
つ外部データD1が順次入力されれば、第5図に)。
If the external data DI contains information kM for lighting the first digit, "5" is sent to the grid terminal G1 of the display tube 12.
A voltage indicated by '1'k (for example, 6V) is supplied, and a voltage indicated by 'O'' (for example,
Ov) is supplied. Therefore, in this case, only the first digit of the display tube 12 is the display information of the external data DI, as shown in FIG. 5 (IJ). indicate. After that, when the information kM of the second digit R lighting is supplied, the first digit of the display tube 12 is set to the clear state in the same manner as described above, as shown in FIG. The construction shown in Fig. 5 is then carried out [2
The bar will be displayed lit. Thereafter, in the same way, external data DI having information 2 for the 3rd digit lighting and external data D1 having information for the 4th digit lighting are input in sequence, as shown in FIG. 5).

(イ)に示す如く、表示管12の3けた目、4けた目が
順次点燈し、これに裏って前記外部データD+の表示情
報が表示される。
As shown in (A), the third and fourth digits of the display tube 12 are lit up in sequence, and the display information of the external data D+ is displayed behind this.

このようにこの実施例では、表示管12に印加しなけれ
ばならない制御電極電圧と陽極電極電圧とが同一でおる
点に着目し、表示管12の制御電極端子、陽極電極端子
の配列パタベンに応じて外部データDlk前記配列ノ4
ターンに応じたフォーマットのシリアルデータD2に並
び換え、これケシフトレジスタ部8で@/並列変換して
ラッチ回路部9でラッチし、このラツ禾結果に基づいて
ドライバ部10で表示管12?I−駆動するようにした
ので、表示管12のリード線配列パターンが変ってもC
PUIのグロダラム紮変えて、ここで作成されるシリア
ルデータD2のフォーマットに変えることができ、これ
により回路のハード部分ケ変更することなく新たな表示
管12ケ駆動することができる。
In this way, this embodiment focuses on the fact that the control electrode voltage and the anode electrode voltage that must be applied to the display tube 12 are the same, and the arrangement pattern of the control electrode terminal and the anode electrode terminal of the display tube 12 is adjusted accordingly. External data Dlk
This is rearranged into serial data D2 in a format corresponding to the turn, converted into @/parallel data by the shift register section 8, latched by the latch circuit section 9, and based on the result of this latching, the driver section 10 outputs the data to the display tube 12? Since the I-drive is used, even if the lead wire arrangement pattern of the display tube 12 changes, the C
It is possible to change the format of the serial data D2 created here by changing the PUI Groderam, and thereby it is possible to drive 12 new display tubes without changing the hardware part of the circuit.

つまり、回路を共通化することができる。In other words, the circuit can be shared.

また、CPUIが出力するイネーブル信号ENのデユー
ティ比はプログラムによって任意に変えることができる
ので、このアユ−ティ比を変化させて表示管12におけ
る各けたの表示時間とブランキング時間との比?変え、
この表示管12の表示輝度荀変えることができる。
Furthermore, since the duty ratio of the enable signal EN outputted by the CPU can be arbitrarily changed by a program, this duty ratio can be changed to determine the ratio between the display time of each digit on the display tube 12 and the blanking time. change,
The display brightness of the display tube 12 can be changed.

また、上述した実施例における駆動(ロ)路11は−通
常表示管12を構成するガラス基板上にIC化(集積回
路化うされて固定され、これによって表示管12が前記
クロック信号CLKa、シリアルデータD2、ストロー
ブ信号STB、イネーブル信号EN’i直接受けるよう
に、構成されているので、従来のものと比べて表示管1
2お工び駆動回路11會含む表示装置部分の端子敬老大
幅に減少させることができ、これにぶって表示装置部分
の組み込みケ容易にすることができるとともに、表示装
置部分の重tk軽減することができる。
Further, the drive (b) path 11 in the above-described embodiment is normally fixed as an IC (integrated circuit) on a glass substrate constituting the display tube 12, whereby the display tube 12 receives the clock signal CLKa and serial number. Since it is configured to directly receive data D2, strobe signal STB, and enable signal EN'i, the display tube 1
2. The number of terminals in the display unit including the drive circuit 11 can be greatly reduced, which makes it easier to assemble the display unit, and the weight of the display unit can be reduced. I can do it.

また、ドライバ部10力)ら出力される駆動電圧列VD
は表示管12の制御電極端子G1〜G4、陽極電極端子
a −g f同一レベルで駆動するものであるため、前
記駆動電圧列■でスタテックタイプの蛍光表示管でもデ
ュゾレツクスタイプの蛍光表示管でも直接駆動すること
ができる。なおこの場合。
In addition, the drive voltage series VD output from the driver unit 10)
Since the control electrode terminals G1 to G4 of the display tube 12 and the anode electrode terminals a to gf are driven at the same level, the driving voltage series It can also be driven directly by a display tube. In this case.

プログラムを変えてデータ発生手段3から出力されるシ
リアルデータD2のフォーマット1x、使用する蛍光表
示管の端子配列・eターンに合せることは勿論である。
Of course, the program can be changed to match the format 1x of the serial data D2 output from the data generating means 3 and the terminal arrangement and e-turn of the fluorescent display tube to be used.

また上述したチ実施例においては、表示管12の制御電
極と陽極電極に同一電圧を印加する工うにしているが、
これらを異なるものにしなければならない蛍光表示管の
場合、例えば同一表示管内に異なる発光色の蛍光体が被
着された陽極電極を配列する場合やグシフイツク表示の
蛍光表示管などの場合では第6図に示すようにドライバ
部10の出力端子に抵抗22ケ接続して、その電圧降下
分だけ陽極電極に付与する電圧値ケ低下させる工うにし
ても良く、また第10図に示すように抵抗23,24.
25とトランジスタ26とを用い、抵抗23.24の抵
抗比に応じた電圧が表示管12に供給されるようにして
も良い。
Furthermore, in the above-described embodiment, the same voltage is applied to the control electrode and the anode electrode of the display tube 12, but
In the case of a fluorescent display tube in which these must be made different, for example, in the case of arranging anode electrodes coated with phosphors of different emission colors in the same display tube, or in the case of a fluorescent display tube with a graphic display, as shown in Figure 6. As shown in FIG. 10, 22 resistors may be connected to the output terminal of the driver unit 10 to reduce the voltage value applied to the anode electrode by the voltage drop. Alternatively, as shown in FIG. , 24.
25 and a transistor 26, a voltage corresponding to the resistance ratio of the resistors 23 and 24 may be supplied to the display tube 12.

〔効果〕〔effect〕

以上説明したようにこの発明による蛍光表示管の駆動装
置は、表示データ発生部によって表示すべき信号全蛍光
表示管のリード線配列順序に応じたビットパターン信号
に変換し、これケ一時記憶回路部で一旦記憶させた後、
このビットパターン信号孕ドライバ部で制御電圧および
陽極電圧に変換して蛍光表示管の各電極に印加するよう
にし友ので、1種類のドライバで蛍光表示管ケダイナミ
ック駆動、スタテック駆動、7″ユデレツクス駆動のい
ずれでも駆動することができ、これによって回路の共通
化ケ図ることができる。また表示時間とブランキング′
時間のデユーティ比?変えて輝度調整?容易に行々うこ
とができ、まタドライパ部のモジュール化老容易に達成
することができる。
As explained above, the fluorescent display tube driving device according to the present invention converts the signal to be displayed by the display data generating section into a bit pattern signal according to the lead wire arrangement order of the full fluorescent display tube, and converts this signal into a bit pattern signal according to the lead wire arrangement order of the full fluorescent display tube. After memorizing it,
This bit pattern signal is converted into a control voltage and an anode voltage in the driver section and applied to each electrode of the fluorescent display tube. Therefore, one type of driver can drive dynamic, static, and 7" fluorescent display tubes. It can be driven by any of the following, which makes it possible to share the circuit.Also, the display time and blanking
Time duty ratio? Adjust brightness by changing? Modularization of the dryer section can be easily achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明による蛍光表示管の駆動装置の一実施
例ケ示す機能ブロック図、第2図はこの実施例で用いら
れるシリアルデータD2のビットと表示管12の動作と
の関係ヶ示す図、第3図は同シリアルデータのフォーマ
ット例ケ示す図、第4図は同シリアルデータの)jター
ン例ケ示す図、第5図は第1図に示す機能ブロック図ケ
説明するためのタイミングチャート、第6図はこの発明
に用いることができる電圧シフト(ロ)路の一例?示す
回路図、第7図はこの発明に用いることができる電圧シ
フト回路の他の例?示す回路図、第8図は従来力)ら知
られているダイナミック駆動方式?説明するための回路
図、第9図は従来ρ・ら知られているスタテック駆動方
式?説明するための回路図である。 1・・・表示データ発生部(CPU)、8・・・一時記
憶回路部(シフトレノスタ部)、9・・・ラッチ回路部
、】0・・ドライバ部、】2・・・蛍光表示管(表示部
)、01〜(4・・・グリッド端子、a −g・・・陽
極端子。 第6図 第7図
FIG. 1 is a functional block diagram showing one embodiment of a fluorescent display tube driving device according to the present invention, and FIG. 2 is a diagram showing the relationship between the bits of serial data D2 used in this embodiment and the operation of the display tube 12. , FIG. 3 is a diagram showing an example of the format of the same serial data, FIG. 4 is a diagram showing an example of J-turn of the same serial data, and FIG. 5 is a timing chart for explaining the functional block diagram shown in FIG. 1. , FIG. 6 is an example of a voltage shift (b) path that can be used in this invention. The circuit diagram shown in FIG. 7 is another example of a voltage shift circuit that can be used in the present invention. The circuit diagram shown in Figure 8 is a dynamic drive system known from the conventional power generation system. The circuit diagram shown in Figure 9 for explanation is the static drive system known from the prior art. FIG. 2 is a circuit diagram for explanation. DESCRIPTION OF SYMBOLS 1... Display data generation part (CPU), 8... Temporary memory circuit part (shift reno star part), 9... Latch circuit part, ]0... Driver part, ]2... Fluorescent display tube (display part), 01~(4...grid terminal, a-g...anode terminal. Fig. 6 Fig. 7

Claims (1)

【特許請求の範囲】 陰極から放出された電子を、制御電極により加速・制御
し、選択的に陽極電圧が付与された陽極に射突させて蛍
光体層を励起発光させ表示を得る蛍光表示管の駆動装置
において、 表示すべき入力信号を、前記制御電極および陽極電極に
対するリード線配列順序に応じたビットパターン信号に
変換する表示データ発生部と、この表示データ発生部で
生成された前記ビットパターン信号を一旦蓄える一時記
憶回路部と、この一時記憶回路部に蓄積されたビット・
パターン信号を制御電極電圧および陽極電圧に変換して
リード線を介して蛍光表示管の各電極に付与するドライ
バ部とを備えた構成になる蛍光表示管の駆動装置。
[Scope of Claims] A fluorescent display tube in which electrons emitted from a cathode are accelerated and controlled by a control electrode, and are caused to selectively impinge on an anode to which an anode voltage is applied, thereby exciting a phosphor layer to emit light and producing a display. The drive device includes: a display data generation unit that converts an input signal to be displayed into a bit pattern signal according to the lead wire arrangement order for the control electrode and the anode electrode; and the bit pattern generated by the display data generation unit. A temporary storage circuit section that temporarily stores signals, and a temporary storage circuit section that stores the bits and bits stored in this temporary storage circuit section.
A driving device for a fluorescent display tube, comprising a driver section that converts a pattern signal into a control electrode voltage and an anode voltage and applies the converted signals to each electrode of the fluorescent display tube via a lead wire.
JP59125081A 1984-06-20 1984-06-20 Fluorescent display tube drive Expired - Lifetime JPH0648424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59125081A JPH0648424B2 (en) 1984-06-20 1984-06-20 Fluorescent display tube drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59125081A JPH0648424B2 (en) 1984-06-20 1984-06-20 Fluorescent display tube drive

Publications (2)

Publication Number Publication Date
JPS615292A true JPS615292A (en) 1986-01-11
JPH0648424B2 JPH0648424B2 (en) 1994-06-22

Family

ID=14901358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59125081A Expired - Lifetime JPH0648424B2 (en) 1984-06-20 1984-06-20 Fluorescent display tube drive

Country Status (1)

Country Link
JP (1) JPH0648424B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194296A (en) * 1987-02-09 1988-08-11 株式会社東芝 Light emitting display driving circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913745A (en) * 1982-07-12 1984-01-24 Kuraray Co Ltd Preparation of acetaldehyde

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913745A (en) * 1982-07-12 1984-01-24 Kuraray Co Ltd Preparation of acetaldehyde

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194296A (en) * 1987-02-09 1988-08-11 株式会社東芝 Light emitting display driving circuit

Also Published As

Publication number Publication date
JPH0648424B2 (en) 1994-06-22

Similar Documents

Publication Publication Date Title
JPH10326085A (en) Planar plate display driving device
CN112562589B (en) Pixel driving circuit, display panel and driving method of pixel driving circuit
US20220319379A1 (en) Pixel driving circuit, method, and display apparatus
JPH08286633A (en) Display control method
JP2005056378A (en) Current driving system having high-conformity reference current and its current driver
GB1595861A (en) Matrix drive system for liquid crystal display
JPS615292A (en) Driver for fluorescent indicator tube
US4424513A (en) Method and apparatus for controlling a dynamic or static type digital display device
JP2849010B2 (en) Display device drive circuit
JP2000214820A (en) Image displaying method and drive circuit for display device
US7151550B2 (en) OLED driver circuit with selectable LCD controller interface and drive strength
JP2806718B2 (en) Display device driving method and driving circuit
JP2020524357A (en) Light emission control circuit, light emission control driver, and display device
KR100520921B1 (en) Light emitting diode driving circuit for image display panel and light emitting diode display module
JP2004301904A (en) Driving circuit for vacuum fluorescent display tube
JPH0667148A (en) Liquid crystal pannel drive circuit
JP2884898B2 (en) Fluorescent display
KR950014728B1 (en) Fluorescent display devices using brightness variation correction method
KR950014729B1 (en) Fluorescent display devices using brightness variation correction method
JPS61200592A (en) Drive system for discharge display panel
JPH01116693A (en) Dot matrix display device
JPH11282418A (en) El display device
JPS58179072A (en) Liquid crystal panel display
KR100279554B1 (en) Flat panel display panel drive circuit with current sink type drive circuit
JPH088727A (en) Coincidence detection circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term