JPS6151468B2 - - Google Patents

Info

Publication number
JPS6151468B2
JPS6151468B2 JP55067839A JP6783980A JPS6151468B2 JP S6151468 B2 JPS6151468 B2 JP S6151468B2 JP 55067839 A JP55067839 A JP 55067839A JP 6783980 A JP6783980 A JP 6783980A JP S6151468 B2 JPS6151468 B2 JP S6151468B2
Authority
JP
Japan
Prior art keywords
address counter
buffer memory
signal
circuit
multiplexed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55067839A
Other languages
Japanese (ja)
Other versions
JPS56164686A (en
Inventor
Toyotaro Nishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6783980A priority Critical patent/JPS56164686A/en
Publication of JPS56164686A publication Critical patent/JPS56164686A/en
Publication of JPS6151468B2 publication Critical patent/JPS6151468B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 この発明は、テレビジヨン信号(以下、単にテ
レビ信号と云うことがある)の垂直帰線期間に情
報信号を多重して放送する所謂文字放送サービス
における文字放送受信装置に関するものであり、
更に詳しくは、垂直帰線期間における複数個の水
平期間に多重された情報信号を受信することので
きる文字放送受信装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a teletext receiving device in a so-called teletext service that multiplexes and broadcasts information signals during the vertical retrace period of a television signal (hereinafter sometimes simply referred to as a television signal). It is a thing,
More specifically, the present invention relates to a teletext receiver capable of receiving information signals multiplexed in a plurality of horizontal periods in a vertical retrace period.

さて、テレビ信号の垂直帰線期間にデイジタル
信号化した情報信号を多重して送信し、利用者が
必要に応じて、この情報信号より構成される画面
を、ブラウン管上に再現することができる文字放
送サービスが次代の情報サービスとして最近注目
されている。かかる文字放送サービスを受信する
装置においては、一般に、マイクロコンピユータ
を使用し、情報信号の解読、ブラウン管への表示
等の処理を行なつているが、テレビ信号に多重さ
れて送られてくる情報信号は、数Mビツト/秒と
いう高速のピツトレートで送られてくるため、こ
の情報信号を直接マイクロコンピユータで実時間
処理することは難しくそのためバツフアメモリを
備えて、このバツフアメモリに、送られてきた情
報信号をいつたん記録し、その後でマイクロコン
ピユータがこのバツフアメモリの内容を読み出
し、解読して、処理を行なつていた。第1図に、
上記した従来の受信装置のブロツク構成図を示
す。第1図において、1は映像検波回路、2は同
期分離回路、3はゲート発生回路、4はクロツク
発生回路、5は直並列変換回路、6はアドレスカ
ウンタ回路、7はアドレス切換回路、8はバツフ
アメモリであり、映像検波回路1に信号を供給す
るチユーナ、IF回路、バツフアメモリ8に書き
込まれた情報信号の処理を行なう中央演算処理部
等はこの発明の動作説明とは直接関係がないため
省略してある。
Now, information signals converted into digital signals are multiplexed and transmitted during the vertical retrace period of the television signal, and the user can reproduce the screen composed of these information signals on a cathode ray tube as needed. Broadcasting services have recently been attracting attention as the next generation of information services. Devices that receive such teletext services generally use a microcomputer to perform processing such as decoding information signals and displaying them on a cathode ray tube. is sent at a high-speed pit rate of several megabits/second, so it is difficult to process this information signal directly in real time on a microcomputer.Therefore, a buffer memory is provided, and the sent information signal is processed in this buffer memory. After the data was recorded, a microcomputer read out the contents of this buffer memory, decoded it, and processed it. In Figure 1,
A block diagram of the above-mentioned conventional receiving device is shown. In FIG. 1, 1 is a video detection circuit, 2 is a synchronous separation circuit, 3 is a gate generation circuit, 4 is a clock generation circuit, 5 is a serial/parallel conversion circuit, 6 is an address counter circuit, 7 is an address switching circuit, and 8 is a The buffer memory includes a tuner that supplies signals to the video detection circuit 1, an IF circuit, a central processing unit that processes information signals written in the buffer memory 8, etc., which are not directly related to the explanation of the operation of this invention, and will therefore be omitted. There is.

第2図は、従来の文字放送受信装置により受信
されるテレビジヨン信号の波形Aと、該装置にお
けるゲート発生回路の出力波形Bを示す波形図で
ある。同図において、aは垂直同期パルス期間
を、bは水平同期パルスを、cは水平期間に多重
された情報信号を、それぞれ示す。
FIG. 2 is a waveform diagram showing a waveform A of a television signal received by a conventional teletext receiving device and an output waveform B of a gate generation circuit in the device. In the figure, a indicates a vertical synchronizing pulse period, b indicates a horizontal synchronizing pulse, and c indicates an information signal multiplexed in the horizontal period.

さて、第1図に示した受信装置は第2図Aに示
すような垂直帰線期間のうち一つの水平期間に多
重された情報信号を受信するものであり、同期分
離回路2により、映像信号から同期信号だけを分
離して、ゲート発生回路3により、垂直同期パル
スを基準とし、水平同期パルスをカウントして、
情報信号が多重された水平期間のみをゲートする
第2図Bに示すようなゲート信号を発生させる
(但し、極性は第2図Bに示す通りのものとは限
らぬ)。一方クロツク発生回路4により、情報信
号の各ビツトに同期したクロツク信号を発生さ
せ、このクロツク信号を用いて、直並列変換回路
5により、情報信号を並列データに変換するとと
もに、アドレスカウンタ回路6により、このクロ
ツク信号をカウントして、並列データを書き込む
バツフアメモリ8のアドレスを発生させている。
そして、前記したゲート信号により、情報信号が
多重された水平期間のみ、アドレス切換回路7に
より、バツフアメモリ8のアドレス入力端を、図
示せざるマイクロコンピユータ側より、アドレス
カウンタ回路6の出力側へ切り替えて接続すると
ともに、バツフアメモリ8を書み込み状態とし、
情報信号をバツフアメモリ8へ書き込むものであ
る。しかしながら従来の受信装置においては、バ
ツフアメモリに書き込まれる情報信号は、第2図
Aに示すように、垂直帰線期間のうち、一つの水
平期間に多重された情報信号に限られていた。し
かるにこの場合には、利用者が番組選択操作を行
なつてから、所望の番組が得られるまで時間がか
かり、またその画面が一枚完結するまでに時間が
かかり、利用者がかなりいらだちを感じるケース
が多いと予想される。この利用者のいらだちを解
消するための文字放送サービスとして、垂直帰線
期間の一つの水平期間だけでなく、例えば第3図
Aに示すように、複数の水平期間(但し第3図A
は二つの水平期間の場合を示す)に情報信号
C1,C2を多重する方式が、提案されている。し
かしながら、従来の受信装置においては、前述し
たように、受信できる情報信号は、垂直帰線期間
のうち一つの水平期間に多重された情報信号に限
られていたため、複数の水平期間に多重された情
報信号を受信することは不可能であつた。
Now, the receiving device shown in FIG. 1 receives an information signal multiplexed in one horizontal period of the vertical retrace period as shown in FIG. After separating only the synchronization signal from
A gate signal as shown in FIG. 2B is generated that gates only the horizontal period in which the information signal is multiplexed (however, the polarity is not necessarily as shown in FIG. 2B). On the other hand, the clock generation circuit 4 generates a clock signal synchronized with each bit of the information signal, and using this clock signal, the serial/parallel conversion circuit 5 converts the information signal into parallel data, and the address counter circuit 6 converts the information signal into parallel data. , this clock signal is counted to generate an address for the buffer memory 8 into which parallel data is to be written.
Then, using the gate signal described above, the address switching circuit 7 switches the address input terminal of the buffer memory 8 from the microcomputer side (not shown) to the output side of the address counter circuit 6 only during the horizontal period when the information signal is multiplexed. At the same time as connecting, the buffer memory 8 is put into a writing state,
The information signal is written into the buffer memory 8. However, in the conventional receiving apparatus, the information signals written in the buffer memory are limited to the information signals multiplexed in one horizontal period in the vertical retrace period, as shown in FIG. 2A. However, in this case, it takes time for the user to obtain the desired program after the user performs the program selection operation, and it also takes time for the screen to be completed, which can be very frustrating for the user. It is expected that there will be many cases. In order to eliminate this user's irritation, the teletext service is designed to provide not only one horizontal period in the vertical retrace period, but also multiple horizontal periods (as shown in FIG. 3A), for example.
indicates the case of two horizontal periods).
A method of multiplexing C 1 and C 2 has been proposed. However, as mentioned above, in conventional receiving devices, the information signals that can be received are limited to those multiplexed in one horizontal period of the vertical retrace period. It was impossible to receive information signals.

この発明は、上述の如き、従来の受信装置にお
ける問題点を解決するためになされたものであ
り、従つてこの発明の目的は、テレビ信号におけ
る垂直帰線期間のうち複数の水平期間に多重され
た複数の情報信号を受信することが可能な、受信
装置を提供することにある。
The present invention was made in order to solve the above-mentioned problems in the conventional receiving device, and therefore, an object of the present invention is to multiplex the vertical blanking period of a television signal into a plurality of horizontal periods. An object of the present invention is to provide a receiving device capable of receiving a plurality of information signals.

上記目的を達成するために、この発明において
は、情報信号のバツフアメモリへの書き込み先の
アドレスを出力するアドレスカウンタ回路を、第
1のアドレスカウンタ回路と、第2のアドレスカ
ウンタ回路に分割して第1のアドレスカウンタ回
路は情報信号に同期して出力されるクロツク信号
をカウントし、第2のアドレスカウンタ回路は情
報信号が多重される複数の水平期間の数をカウン
トするようにして、バツフアメモリに複数の水平
期間に多重された情報信号を記録できるようにし
たものである。
In order to achieve the above object, in the present invention, an address counter circuit that outputs an address at which an information signal is to be written to a buffer memory is divided into a first address counter circuit and a second address counter circuit. The first address counter circuit counts the clock signal output in synchronization with the information signal, and the second address counter circuit counts the number of horizontal periods in which the information signal is multiplexed. This allows multiplexed information signals to be recorded in the horizontal period of .

以下、図を用いてこの発明の一実施例を説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.

第3図は、この発明による文字放送受信装置に
より受信されるテレビジヨン信号の波形Aと、該
装置におけるゲート発生回路の出力波形Bを示す
波形図である。
FIG. 3 is a waveform diagram showing the waveform A of the television signal received by the teletext receiving apparatus according to the present invention and the output waveform B of the gate generating circuit in the apparatus.

第4図は、この発明の一実施例を示すブロツク
図である。
FIG. 4 is a block diagram showing one embodiment of the present invention.

第3図、第4図を参照する。第4図に示したこ
の発明の実施例が、第1図に示した従来例と異な
る点は、アドレスカウンタ回路が第1のアドレス
カウンタ回路9と第2のアドレスカウンタ回路1
0に分割されている点であり、他の符号は第1図
の場合と同様であつて変るところがない。また、
第4図において、ゲート発生回路3から出力され
るゲート信号は、複数の水平期間をゲートする信
号であり、例えば第3図Aに示すように二つの水
平期間に情報信号C1とC2が多重される場合に
は、第3図Bに示すようなゲート信号(但し、極
性は第3図Bに示す通りのものとは限らぬ)が出
力される。第1のアドレスカウンタ回路9は、情
報信号に同期してクロツク発生回路4から出力さ
れるクロツク信号をカウントし、その出力は、ア
ドレス切換回路7により、情報信号が多重された
水平期間にバツフアメモリ8のアドレスの下位の
ビツト端子に接続される。一方、第2のアドレス
カウンタ回路10は、情報信号が多重される水平
期間の数をカウントするが、このためには第4図
に示すように、ゲート信号が出力されている間の
水平同期パルスの数をカウントしてもよいし、あ
るいはまた、情報信号の先頭部分に付加されてい
る同期用コード信号を検出したパルスをカウント
用に使用してもよい。そして、この第2のアドレ
スカウンタ回路10の出力は、アドレス切換回路
7により、情報信号が多重された水平期間に、バ
ツフアメモリのアドレスの上位のビツト端子に接
続される。又、第4図において、図示されていな
いがバツフアメモリ8は、情報信号が多重された
水平期間だけデータ書き込みが可能な状態となつ
ている。かかる構成をとることにより、情報信号
が多重された複数の水平期間のそれぞれにおい
て、バツフアメモリ8のアドレスの上位のビツト
が異なるため、複数の水平期間に多重された情報
信号をバツフアメモリ8に書き込む事が可能とな
る。
Please refer to FIGS. 3 and 4. The embodiment of the present invention shown in FIG. 4 differs from the conventional example shown in FIG.
The other symbols are the same as in the case of FIG. 1, and there is no change. Also,
In FIG. 4, the gate signal output from the gate generation circuit 3 is a signal that gates a plurality of horizontal periods. For example, as shown in FIG. 3A, information signals C 1 and C 2 are generated in two horizontal periods. In the case of multiplexing, a gate signal as shown in FIG. 3B (however, the polarity is not necessarily as shown in FIG. 3B) is output. The first address counter circuit 9 counts the clock signal output from the clock generation circuit 4 in synchronization with the information signal, and the output is sent to the buffer memory 8 during the horizontal period when the information signal is multiplexed by the address switching circuit 7. is connected to the lower bit terminal of the address. On the other hand, the second address counter circuit 10 counts the number of horizontal periods in which information signals are multiplexed, but for this purpose, as shown in FIG. Alternatively, a pulse obtained by detecting a synchronization code signal added to the beginning of the information signal may be used for counting. The output of the second address counter circuit 10 is connected by the address switching circuit 7 to the upper bit terminal of the address of the buffer memory during the horizontal period in which the information signals are multiplexed. Although not shown in FIG. 4, the buffer memory 8 is in a state in which data can be written only during the horizontal period in which information signals are multiplexed. With this configuration, the upper bits of the address of the buffer memory 8 are different in each of the plurality of horizontal periods in which the information signals are multiplexed, so that it is possible to write the information signals multiplexed in the plurality of horizontal periods to the buffer memory 8. It becomes possible.

なお、多重される情報信号が二つの水平期間の
場合には、第2のアドレスカウンタ回路10はセ
ツト−リセツトフリツプフロツプで構成し、一方
の水平期間でフリツプフロツプの出力をセツト状
態、他方の水平期間で、フリツプフロツプの出力
をリセツト状態とすれば良い事は上の説明から明
らかである。
Note that when the information signals to be multiplexed are in two horizontal periods, the second address counter circuit 10 is constituted by a set-reset flip-flop, and the output of the flip-flop is set in one horizontal period, and the output in the other horizontal period is set. It is clear from the above explanation that the output of the flip-flop should be in the reset state during the horizontal period.

以上述べたように、この発明によれば、従来の
受信装置においては受信が不可能であつた、垂直
帰線期間の複数の水平期間に多重された情報信号
の受信が可能な受信装置を実現できるという利点
がある。
As described above, according to the present invention, it is possible to realize a receiving device capable of receiving information signals multiplexed in a plurality of horizontal periods of a vertical retrace period, which was impossible to receive with conventional receiving devices. It has the advantage of being possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の文字放送受信装置の構成を示
すブロツク図、第2図は、従来の受信装置により
受信されるテレビジヨン信号の波形Aと、該装置
におけるゲート発生回路の出力波形Bを示す波形
図、第3図は、この発明の受信装置により受信さ
れるテレビジヨン信号の波形Aと、該装置におけ
るゲート発生回路の出力波形Bを示す波形図、第
4図は、この発明の一実施例を示すブロツク図で
ある。 図において、1は映像検波回路、2は同期分離
回路、3はゲート発生回路、4はクロツク発生回
路、5は直並列変換回路、6はアドレスカウンタ
回路、7はアドレス切換回路、8はバツフアメモ
リ、9は第1のアドレスカウンタ、10は第2の
アドレスカウンタ、を示す。
FIG. 1 is a block diagram showing the configuration of a conventional teletext receiving device, and FIG. 2 shows a waveform A of a television signal received by the conventional receiving device and an output waveform B of a gate generation circuit in the device. FIG. 3 is a waveform diagram showing the waveform A of the television signal received by the receiving device of the present invention and the output waveform B of the gate generation circuit in the device, and FIG. FIG. 2 is a block diagram showing an embodiment. In the figure, 1 is a video detection circuit, 2 is a synchronous separation circuit, 3 is a gate generation circuit, 4 is a clock generation circuit, 5 is a serial/parallel conversion circuit, 6 is an address counter circuit, 7 is an address switching circuit, 8 is a buffer memory, 9 indicates a first address counter, and 10 indicates a second address counter.

Claims (1)

【特許請求の範囲】[Claims] 1 テレビジヨン信号の垂直帰線期間の水平期間
に多重されて送信されてくる情報信号を受信する
文字放送受信装置であつて、受信した前記情報信
号を記憶するバツフアメモリと、前記情報信号に
同期して出力されるクロツクパルスをカウントす
る第1のアドレスカウンタと、水平期間の数をカ
ウントする第2のアドレスカウンタと、前記第1
のアドレスカウンタの出力と第2のアドレスカウ
ンタの出力により指定されるアドレスにおいて、
前記バツフアメモリに情報信号を書込む手段とを
有して成ることを特徴とする文字放送受信装置。
1. A teletext receiving device that receives information signals multiplexed and transmitted during the horizontal period of the vertical retrace period of a television signal, which comprises a buffer memory for storing the received information signal, and a buffer memory that is synchronized with the information signal. a first address counter that counts clock pulses output from the first address counter; a second address counter that counts the number of horizontal periods;
At the address specified by the output of the address counter and the output of the second address counter,
A teletext receiving apparatus comprising: means for writing an information signal into the buffer memory.
JP6783980A 1980-05-23 1980-05-23 Character broadcast receiver Granted JPS56164686A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6783980A JPS56164686A (en) 1980-05-23 1980-05-23 Character broadcast receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6783980A JPS56164686A (en) 1980-05-23 1980-05-23 Character broadcast receiver

Publications (2)

Publication Number Publication Date
JPS56164686A JPS56164686A (en) 1981-12-17
JPS6151468B2 true JPS6151468B2 (en) 1986-11-08

Family

ID=13356513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6783980A Granted JPS56164686A (en) 1980-05-23 1980-05-23 Character broadcast receiver

Country Status (1)

Country Link
JP (1) JPS56164686A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190479A (en) * 1981-05-18 1982-11-24 Victor Co Of Japan Ltd Memory address generating circuit
JPS58157278A (en) * 1982-03-15 1983-09-19 Mitsubishi Electric Corp Receiver for character broadcasting

Also Published As

Publication number Publication date
JPS56164686A (en) 1981-12-17

Similar Documents

Publication Publication Date Title
JP3546889B2 (en) Multiplexing transmission method and apparatus
US3927250A (en) Television system with transmission of auxiliary information
JP2008067404A (en) Television apparatus
US3666888A (en) Pcm-tv system using a unique word for horizontal time synchronization
EP0065378B1 (en) Video recording equipment
US4768095A (en) Apparatus for processing image
JP2975796B2 (en) Character display device
JP3283092B2 (en) Data decoder
JPS6151468B2 (en)
EP0148918B1 (en) Extended definition television system
JPS60256286A (en) Transmission system of television signal
US4903127A (en) Field generator with incomplete line correction
JPS6231553B2 (en)
JPS6051833B2 (en) Data extraction method
EA001038B1 (en) Method for displaying still pictures in time-division television system
JPH0315394B2 (en)
JP3464229B2 (en) Method and apparatus for synchronizing control function to video signal in television receiver
JPS6324703Y2 (en)
JPS6151473B2 (en)
JPS6117433B2 (en)
JP3086129B2 (en) Video signal recording / reproducing method and apparatus
JPS624916B2 (en)
JPS58194482A (en) Character broadcast receiver
JPS6133498B2 (en)
JPS6138307Y2 (en)