JPS6150412B2 - - Google Patents
Info
- Publication number
- JPS6150412B2 JPS6150412B2 JP53131963A JP13196378A JPS6150412B2 JP S6150412 B2 JPS6150412 B2 JP S6150412B2 JP 53131963 A JP53131963 A JP 53131963A JP 13196378 A JP13196378 A JP 13196378A JP S6150412 B2 JPS6150412 B2 JP S6150412B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- circuit
- output
- digital converter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000003786 synthesis reaction Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、電力系統の保護制御システムにおけ
るアナログ―デイジタル変換装置の構成要素の不
良を簡易に、精度高く、速やかに、検出できる装
置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device that can easily, accurately, and quickly detect a failure in a component of an analog-to-digital converter in a power system protection control system.
電力系統の保護制御を計算機等のデータ処理装
置によつて行うようなシステムにおいては、シス
テムを構成する各要素の個々の信頼性が、システ
ムの運用、データの信頼度に大きく反映するた
め、各構成要素の信頼性や、演算のために入力さ
れるデータが正しいものであるか否かの充分なチ
エツクが必要である。 In systems where power system protection and control are performed by data processing devices such as computers, the individual reliability of each element that makes up the system greatly affects system operation and data reliability. It is necessary to thoroughly check the reliability of the components and whether the data input for calculations is correct.
計算機を使用したこの種電力系統の保護制御シ
ステムにおいては、送配電線に設置された変成器
などの複数のアナログセンサにて、電気量を検出
し、検出された各アナログ信号を夫々デイジタル
信号に変換して計算機に導入し、保護制御のため
の演算が行われているが、その際において検出さ
れた各アナログ信号を、デイジタル信号に変換出
力する方法としては、例えば、複数のアナログ入
力信号を、夫々フイルタにて濾波した後、サンプ
リングホールド回路にて、或一定時間間隔でサン
プリングし、その瞬時値をホールドさせ、これら
のホールド出力信号をマルチプレクサにて、時分
割出力し、その後段に設置されるアナログ―デイ
ジタル変換器にて、時分割でデイジタル出力信号
を得ている。この様な、多入力のアナログ信号を
デイジタル信号に変換する変換装置において、変
換装置を構成する構成要素の故障に基く、データ
の不良を自動的に監視する手段が採られている。
そして、その監視方法として、従来は、第1図で
示すようなものが提案されている。 In this type of power system protection control system using a computer, the amount of electricity is detected by multiple analog sensors such as transformers installed on power transmission and distribution lines, and each detected analog signal is converted into a digital signal. The analog signals detected at that time are converted and input into a computer to perform calculations for protection control. , after being filtered by a filter, sampled at a certain time interval by a sampling hold circuit, and holding the instantaneous value, these hold output signals are time-divisionally outputted by a multiplexer, and then installed at the subsequent stage. Digital output signals are obtained in a time-division manner using an analog-to-digital converter. In such a conversion device that converts multiple input analog signals into digital signals, means are employed to automatically monitor data defects due to failures of components constituting the conversion device.
As a monitoring method, a method as shown in FIG. 1 has conventionally been proposed.
すなわち、同図において、複数のアナログセン
サ11,12……1nによつて、検出された各ア
ナログ信号a1,a2……aoは、夫々例えば能動フ
イルタ回路21,22……2nを通すことによ
り、ノイズおよびサンプリングによつて折返し誤
差を生ずる周波数成分が除去され、夫々のサンプ
リングホールド回路31,32……3nに入力さ
れる。1は、パルス発生回路で、この発生回路1
は、クロツクおよび一定周波数のサンプリング周
波数を発生する機能を有し、その出力によつて、
前記サンプリング回路31,32……3nに入力
されたアナログ信号がサンプリングホールドされ
る。ホールド回路31,32……3nの各ホール
ド出力信号a11,a12……a1oは、マルチプレクサ回
路2により時分割出力され、アナログ―デイジタ
ル変換器3で、デイジタル量a21,a22……a2oに変
換され、さらに比較回路4を介して、このデイジ
タル量は時分割にて計算機等のデータ処理回路5
に入力されるものである。 That is, in the figure, each analog signal a 1 , a 2 ...a o detected by a plurality of analog sensors 11, 12 ... 1n is passed through an active filter circuit 21, 22 ... 2n, respectively. As a result, frequency components that cause aliasing errors due to noise and sampling are removed and input to the respective sampling and holding circuits 31, 32, . . . , 3n. 1 is a pulse generation circuit, and this generation circuit 1
has the function of generating a clock and a constant sampling frequency, and by its output,
Analog signals input to the sampling circuits 31, 32...3n are sampled and held. The hold output signals a 11 , a 12 . . . a 1o of the hold circuits 31 , 32 . a 2o , and further via a comparison circuit 4, this digital quantity is sent to a data processing circuit 5 such as a computer in a time-sharing manner.
This is what is entered in the .
そして、上記のようにデータ処理回路5に入力
されるデータの不良、(即ち、構成要素の不良)
を監視部にて自動監視するために、アナログセン
サ11,12……1nの各検出出力アナログ信号
a1,a2……aoを、アナログ演算回路6に夫々導
入して加算し、その値bをフイルタ回路7、サン
プリングホールド回路8および上記マルチプレク
サ回路2とアナログ―デイジタル変換器3を通し
て、デイジタル量b1に変換し、加算機能を有する
比較回路4に導入し、この比較回路4にて、先に
入力された上記デイジタル量a21,a22……a2oの総
和Aと前記デイジタル量b1との差の絶対値|b1−
A|を、予め設定した値Kと、比較回路4で比較
し設定値Kより大きくなれば、アナログ―デイジ
タル変換装置の不良発生と判断する。 Then, as mentioned above, there is a defect in the data input to the data processing circuit 5 (i.e., a defect in the component).
In order to automatically monitor the
a 1 , a 2 . The comparator circuit 4 converts the digital quantities a 21 , a 22 . . . Absolute value of difference from 1 | b 1 −
The comparison circuit 4 compares A| with a preset value K, and if it becomes larger than the set value K, it is determined that a defect has occurred in the analog-to-digital converter.
上記のアナログ演算回路6は、一般に第1図A
に示すように通常使用されている不平衡型の演算
増巾器を用いた加算器で構成されている。 The above analog arithmetic circuit 6 is generally shown in FIG.
As shown in the figure, it consists of an adder using a commonly used unbalanced operational amplifier.
上述した従来の監視方式では、第1図Aに示す
ような不平衡型の演算増巾器を用いた加算器によ
つて複数入力のアナログ演算を行なうため演算増
巾器のオフセツト、ドリフト対策が必要とされる
共に、構成要素として多数の抵抗Rを必要とする
ため精度低下をきたす問題があり、また、アナロ
グ演算回路6はa1,a2……aoを加算するもので
あるから、その耐圧が大となるばかりでなく、ア
ナログ演算回路6での出力電圧が大きくなると、
フイルタ回路7、サンブリングホールド回路8の
耐圧が問題となる等の欠点がある。 In the conventional monitoring system described above, analog calculations for multiple inputs are performed by an adder using an unbalanced type arithmetic amplifier as shown in Figure 1A, so countermeasures against offset and drift of the arithmetic amplifier are required. In addition, since the analog calculation circuit 6 is for adding a 1 , a 2 . Not only does the withstand voltage increase, but also the output voltage of the analog calculation circuit 6 increases.
There are drawbacks such as problems with the withstand voltage of the filter circuit 7 and the sampling and hold circuit 8.
本発明は、上記欠点を除去し、回路の簡易化を
はかり精度をあげ、さらに、低耐圧フイルタ回路
で構成できるアナログ―デイジタル変換装置の監
視装置の提供を目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a monitoring device for an analog-to-digital converter that eliminates the above-mentioned drawbacks, simplifies the circuit, improves accuracy, and can be configured with a low-voltage filter circuit.
以下第2図により、本発明の実施例を説明す
る。なお第2図において、第1図と同一符号のも
のは同一部分、若しくは相当部分を示し、第1図
と相違している部分は、アナログ―デイジタル変
換装置の不良を検出するために、第2図Aに示す
ように変成器などのアナログセンサ11,12…
…1nの各出力側から並列にアナログ量を取り出
しアナログ信号合成部9で相互に直列接続して信
号を合成している。このようにすることによつ
て、n組すべてのアナログ量a1,a2……aoを簡
単に合成し、その値Cを、例えば平衡入力型の能
動フイルタ回路7、サンプルリングホールド回路
8、マルチプレクサ回路2、アナログ―デイジタ
ル変換器3により、時分割的にデイジタル量C1
に変換する。変換されたデイジタル量C1は、比
較回路4に入力され、この比較回路4において、
前記デイジタル量a21,a22……a2oの総和Aとの差
の絶対値|C1―A|と、予め設定した値Lとを
比較し、その結果絶対値側が設定値Lより大きく
なれば、アナログ―デアジタル変換装置の不良発
生と判断する。 An embodiment of the present invention will be described below with reference to FIG. In FIG. 2, the same reference numerals as in FIG. 1 indicate the same parts or corresponding parts, and the parts different from FIG. As shown in Figure A, analog sensors 11, 12, such as transformers, etc.
...1n analog quantities are taken out in parallel from each output side and connected in series in an analog signal synthesis section 9 to synthesize signals. By doing this, all n sets of analog quantities a 1 , a 2 . . . , multiplexer circuit 2, and analog-to-digital converter 3, time-divisionally converts the digital quantity C 1
Convert to The converted digital quantity C1 is input to the comparator circuit 4, and in this comparator circuit 4,
The absolute value of the difference between the digital quantities a 21 , a 22 . For example, it is determined that a failure has occurred in the analog-to-digital converter.
この様に本発明によれば、第1図のアナログ演
算回路6は不要となり、その分だけ比較設定値を
小さくでき、比較監視の精度が向上する。 As described above, according to the present invention, the analog arithmetic circuit 6 of FIG. 1 is not required, and the comparison set value can be reduced accordingly, improving the accuracy of comparison monitoring.
第3図は、他の実施例を示したものである。こ
の実施例の場合には、フイルタ回路7の耐圧が問
題となる場合に特に有効なもので、アナログ信号
合成部9内において、アナログセンサ11,1
2,13……1nの直列相互接続を任意の部分
で、適当に逆極性に接続させることにより、それ
らの合成値をフイルタ回路7の耐圧以下に抑える
ことを簡単にできるようにしたものである。 FIG. 3 shows another embodiment. This embodiment is particularly effective when the withstand voltage of the filter circuit 7 is a problem, and the analog sensors 11, 1
By appropriately connecting the series interconnections of 2, 13...1n with opposite polarity at any part, it is possible to easily suppress their combined value to below the withstand voltage of the filter circuit 7. .
以上のように、本発明によれば、アナログセン
サ11,12……1nの出力側を、単に直列接続
することによつて、検出された各アナログ信号を
直接加算しているため、従来のようなアナログ演
算回路を不要とし、不良監視のための構成要素を
減らしたことに伴つて精度が向上し、しかも簡単
で安価となる共に、第3図の実施例のように任意
のセンサ出力側を、逆極性に接続することによつ
て、フイルタ回路およびサンプリングホールド回
路の耐圧を低く抑えることができる等の優れた効
果を有するものである。 As described above, according to the present invention, the output sides of the analog sensors 11, 12...1n are simply connected in series, and the detected analog signals are directly added. This eliminates the need for analog arithmetic circuits and reduces the number of components for defect monitoring, improving accuracy, making it simple and inexpensive, and making it possible to connect any sensor output side as in the embodiment shown in Figure 3. , by connecting them with opposite polarities, it has excellent effects such as being able to suppress the withstand voltage of the filter circuit and the sampling and holding circuit to a low level.
第1図は従来方式による監視付アナログ―デイ
ジタル変換装置を示す接続図、第1図Aは従来方
式のアナログ演算回路の構成図、第2図は本発明
による一実施例を示す接続図、第2図Aは本発明
の一実施例のアナログ信号合成部の構成図、第3
図は他の実施例を示す接続図。
11,12,13……1nはアナログセンサ、
21,22,23……2nおよび7はフイルタ回
路、31,32,33……3nおよび8はサンプ
リングホールド回路、1はパルス発生回路、2は
マルチプレクサ回路、3はアナログ―デイジタル
変換器、4は比較回路、5はデータ処理回路、9
はアナログ信号合成部。
FIG. 1 is a connection diagram showing a conventional monitoring analog-to-digital converter, FIG. 1A is a configuration diagram of a conventional analog calculation circuit, and FIG. 2 is a connection diagram showing an embodiment of the present invention. Figure 2A is a configuration diagram of an analog signal synthesis section according to an embodiment of the present invention;
The figure is a connection diagram showing another embodiment. 11, 12, 13...1n is an analog sensor,
21, 22, 23...2n and 7 are filter circuits, 31, 32, 33...3n and 8 are sampling and hold circuits, 1 is a pulse generation circuit, 2 is a multiplexer circuit, 3 is an analog-digital converter, and 4 is a Comparison circuit, 5, data processing circuit, 9
is the analog signal synthesis section.
Claims (1)
ログ信号を、夫々フイルタ回路を介して、夫々サ
ンプリングホールド回路に印加し、各サンプリン
グホールド回路にて一定時間間隔でサンプリング
してホールドし、その各出力をマルチプレクサに
て時分割出力してアナログ―デイジタル変換器に
入力し、その変換器の出力信号をデータ処理装置
に導入して、データ処理行うようにしたものにお
いて、前記アナログ―デイジタル変換器の出力側
に比較回路を設け、この比較回路で、前記アナロ
グ―デイジタル変換器の出力信号の総和Aを導出
すると共に、前記アナログセンサの出力側を相互
に直列接続して、各アナログセンサの出力を合成
するアナログ信号合成部を設け、この合成部より
の合成信号をフイルタ回路を介してサンプリング
ホールド回路に導入し、このホールド回路の出力
信号1を、前記マルチプレクサおよびアナログ―
デイジタル変換器を介して、デイジタル信号C1
として前記比較回路に導入し、この比較回路に
て、前記信号C1とAとの差の絶対値と、予め設
定された定数とを比較して、データ不良を判断す
るようにしたことを特徴とする監視付アナログ―
デイジタル変換装置。 2 前記合成部において、アナログセンサの任意
の出力側を逆極性にて接続したことを特徴とする
特許請求の範囲第1項記載の監視付アナログ―デ
イジタル変換装置。[Claims] 1. Analog signals detected by a plurality of analog sensors are applied to respective sampling and holding circuits through filter circuits, and each sampling and holding circuit samples and holds the signals at fixed time intervals. Each output is time-divisionally outputted by a multiplexer and inputted to an analog-to-digital converter, and the output signal of the converter is introduced to a data processing device to perform data processing. A comparison circuit is provided on the output side of the digital converter, and this comparison circuit derives the sum A of the output signals of the analog-to-digital converter.The output sides of the analog sensors are connected in series with each other, and each analog An analog signal synthesis section for synthesizing the outputs of the sensors is provided, and the synthesized signal from this synthesis section is introduced into a sampling hold circuit via a filter circuit, and the output signal 1 of this hold circuit is sent to the multiplexer and the analog signal.
Digital signal C 1 through digital converter
is introduced into the comparator circuit, and the comparator circuit compares the absolute value of the difference between the signals C1 and A with a preset constant to determine data defects. Analog with monitoring
Digital conversion device. 2. The analog-to-digital converter with monitoring according to claim 1, wherein in the combining section, arbitrary output sides of the analog sensors are connected with opposite polarity.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13196378A JPS5558622A (en) | 1978-10-26 | 1978-10-26 | Analogue-digital converter with monitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13196378A JPS5558622A (en) | 1978-10-26 | 1978-10-26 | Analogue-digital converter with monitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5558622A JPS5558622A (en) | 1980-05-01 |
JPS6150412B2 true JPS6150412B2 (en) | 1986-11-04 |
Family
ID=15070306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13196378A Granted JPS5558622A (en) | 1978-10-26 | 1978-10-26 | Analogue-digital converter with monitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5558622A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990016256A (en) * | 1997-08-13 | 1999-03-05 | 김징완 | Multi-channel analog signal input device with single path. |
-
1978
- 1978-10-26 JP JP13196378A patent/JPS5558622A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5558622A (en) | 1980-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4689570A (en) | Digital protective relay monitoring system | |
US4309767A (en) | Monitor system for a digital signal | |
US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
JPS6150412B2 (en) | ||
US20060028197A1 (en) | Direct current offset cancellation and phase equalization for power metering devices | |
JP2858754B2 (en) | Digital protection relay | |
JPS58101519A (en) | Failure detector for analog-to-digital converter | |
JPH0514196A (en) | Input circuit with self-diagnostic function | |
JPH028760A (en) | Semiconductor integrated circuit device | |
JPS61170222A (en) | Inspection circuit for input section in digital protective relay | |
JP3235402B2 (en) | Digital protection relay | |
JPH05328586A (en) | Method of automatically monitoring analog input circuit | |
KR950002421B1 (en) | Noise removing method on signals from mass flow controller | |
JP3729224B2 (en) | Digital protection and control equipment for power systems | |
SU1457161A2 (en) | Device for determining characteristics of a-d converter | |
JPS5850434A (en) | Vibration monitor | |
SU983654A1 (en) | Parameter scanning device | |
RU1178224C (en) | Method of monitoring insulation of pickup circuits | |
SU1560985A1 (en) | Device for measuring mean temperature | |
JP2735347B2 (en) | Digital type protection control device | |
JPS5852279B2 (en) | Jidou Kanshi Hoshiki | |
JPS6317018Y2 (en) | ||
JPH0342560Y2 (en) | ||
SU1411970A2 (en) | Device for determining characteristics of a-d converter | |
JPH0739123U (en) | AD converter |