JPS61502148A - トライアングル及びピラミッド変換及び装置 - Google Patents

トライアングル及びピラミッド変換及び装置

Info

Publication number
JPS61502148A
JPS61502148A JP59501982A JP50198284A JPS61502148A JP S61502148 A JPS61502148 A JP S61502148A JP 59501982 A JP59501982 A JP 59501982A JP 50198284 A JP50198284 A JP 50198284A JP S61502148 A JPS61502148 A JP S61502148A
Authority
JP
Japan
Prior art keywords
band
function
coefficients
input data
data points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59501982A
Other languages
English (en)
Inventor
ミーカー　ジヨージ　ウイリアム
Original Assignee
デイ−ヴイシ−エス　リミテツド　パ−トナ−シツプ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デイ−ヴイシ−エス　リミテツド　パ−トナ−シツプ filed Critical デイ−ヴイシ−エス　リミテツド　パ−トナ−シツプ
Publication of JPS61502148A publication Critical patent/JPS61502148A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/04—Colour television systems using pulse code modulation
    • H04N11/042—Codec means
    • H04N11/044—Codec means involving transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 浄書（内容に変更なし）ｑ　ｍ　ヨ トライアングル及びピラミッド変換及Ｑ　Ｗｔ発明の背景 本発明は、数値信号データを若干の処理段階によって処理できるような変換ドメ インに変換し、またその後に元のドメインに復元（逆変換）して元のデータのレ プリカを発生する方法及び装置に係るものである。データがビデオデータであり 、信号がビデオ信号であることが多い。
信号変換は、種々の有益な結果を得るために用いられて来た。従来の重要な用法 は、伝送或はストレージの圧縮（帯域中縮小とも呼ばれる）、復元のためにある 程度の増強、若干の現象の検出（例えば運動検出、端検出、或は重心の検出）、 若干の現象の追尾、雑音低減或は除去、及び一般的に像解析であった。従来の変 換には、フーリエ（付随正弦及び余弦変換を伴なう）、バール、ハダマード、傾 斜、ブロックフーリエ及び余弦変換、ブロックハダマード変換、及びカーフネン ・レーヴエ或はホテリング変換が含まれる。
本発明によれば、トライアングル変換（−次元用）及びピラミッド変換（二次元 用）と名付けた新らしい変換が提供される。以上に要約した標記トライアングル 及びピラミッド変換を以下に説明するが、本変換は他の変換には見られない幾つ かの望ましい、そして有用な特性を個々に、及びそれらを組合わせて有している 。これらのトライアングル及びピラミッド変換は、これらが伝送或はストレージ のための一次元或は二次元信号圧縮に関連しているので、大規模に説明すること にする。
図面の簡単な説明 本発明の新規なる特色は特許請求の範囲に記載されているところであるが、本発 明の構成及び内容、並びに本発明の他の目的及び特色は以下の添附図面を参照し ての詳細な説明からより良く理解されるであろう。
第１図は、信号のコーディング（順変換）及びその後のデコーディング（逆変換 即ち復元）の−膜化したブロックダイアグラムであり； 第２Ａ図は、本発明による単−Ｂ関数の重みエンベロープを示すものであり； 第２Ｂ図は、連続するＳ関数がオーバーラツプする様を示すものであり； 第２Ｃ図は、別の場合に対する本発明によるＳ関数重みエンベロープを示すもの であり； 第３図は、Ｓ関数の各項が本発明による高速計算法において連続的に誘導される 様を示すものであり； 第４Ａ図は、帯域ＮのＳ関数係数のための重みエンベロープ形状を示すものであ り； 第４Ｂ図は、帯域Ｎ−１のＳ関数係数のための重みエンベロープ形状を示すもの であり； ＠５Ａ図は、本発明による帯ＭＡＮのＳ関数重みエンベロープのための重みエン ベロープ形状を示すものであり；第５Ｂ図は、本発明による帯域Ｎ−１のＳ関数 重みエンベロープのエンベロープ形状を示すものであり；第６図は、本発明によ る帯域Ｎの３Ｍ関数の重みエンベロープ形状を示すものであり； 第７図は、本発明による帯域ＮのＳＮ関数のためのエンベロープ形状を示すもの であり； 第８Ａ図は、４つの各入力サンプル毎に２つのＳ関数係数が発生するような変換 ｉ構の一形状を示す図であり；第８Ｂ図は、帯域Ｎ内の１つの関数係数及び１つ のＳ関数係数が４つの入力サンプル毎に用いられているような本発明による別の 機構を示すものであり； 第８Ｃ図は、本発明によるＳ関数項のエンベロープのオーパーラ７ブを示すもの であり； 第９図は、１つの処理ブロック内において遂行される順トライアングル変換のた めの信号デシメイション　プロセスの信号フロー図であり； 第１０Ａ図は、帯域Ｎ内の多重り関数及びＳＮ関数のオーバーランプしたエンベ ロープを示すものであり；第１０Ｂ図は、帯域Ｎ−１内の三角形状のＳ関数のオ ーバーラツプしたエンベロープの整列をＳ関数及びＳＮ関数と共に示すものであ り； 第１１１ｆｆｌは、単一のデシメータ　ブロックへの接続を示すものであり； 第１２図は、どのように第１１図のデシメータ　ブロックが相互接続されるのか を示すものであり； 第１３図は、同一の処理ブロックを用いて連続処理段階において反覆動作を可能 ならしめるために、どのようにして第１１図のデシメータ　ブロックのような単 一のデシメータ　ブロックをメモリと組合せて使用できるかを示すものであり； 第１４図は、本発明によるＨ関数の重みエンベロープ形状を示すものであり； 第１５図は、本発明によるし関数の重みエンベロープ形状を示すものであり； 第１６図は、Ｈ及びＬ関数のための計算を含む順変換の信号フロー図であり； 第１７図は、二次元逆変換（復元）のための８つの主要処理を示すフコ−チャー トであり； 第１８図は、二次元処理のためのマツプ　コーディング　プロセスを示す図であ り； 第１９Ａ図、第１９Ｂ図、第１９Ｃ図及び第１９Ｅ図は、分離した５つの縁のた めの変換処置を示す図であり；第２０図は、本発明の特定実施例による順変換回 路のブロックダイアグラムであり； 第２１Ａ図、第２１８図、第２２Ａ図、第２２Ｂ図、第２３Ａ図及び第２３Ｂ図 は、第２０図のプロセッサの種々のモードのデータフロー図であり； 第２４Ａ図、第２４Ｂ図、第２４Ｃ図及び第２４Ｄ図は、本発明による綜合二次 元復元プロセッサの個々のプロセッサを示すものであり； ８２５図及び第２６図は、第２４Ａ図に示すプロセッサの２つの動作モードにお けるデー・タ　フロー図であり；第２７Ａ図、第２７Ｂ図、第２８図及び第２９ 図は一第２４Ｂ図のプロセッサの３つの異なる動作モードにおけるデータ　フロ ー図であり； 第３０図、第３１図及び第３２図は、第２４Ｃ図のプロセッサの３つの動作モー ドにおけるデータ　フロー図であり；第３３Ａ図５第３３Ｂ図、第３４Ａ図、第 ３４Ｂ図及び第３５図は、第２４Ｄ図のプロセッサの３・りの異なる動作モード におけるデータ　フロー図であり； 第３６図は、「ＯＲ」技術によってカラー像を変換することによって得られた係 数を有利にマツプ　コーディングするための装置のブロックダイアグラムであり ； 第３７図は、モノクローム　ングナリング技術によってカラー像を変換すること によって得られた係数を有利にマツプ　コーディングするための装置のブロック ダイアグラムであり；そして第３８図は、カラー像変換の解像度を受入れ可能な ように減退させるための装置のブロックダイアグラムである。
標記トライアングル及びピラミッド変換と先行技術変換との比較本発明による変 換は、以下に説明する種々の先行技術変換との総括的な比較によってより明白に なるものと信ぜられる。以下に第１図を参照して比較するが、第１図は通信シス テム、或はストレージ及び回収システムにおける信号のコーディング及びその後 のデコーディングをブロックダイアグラムで表わしたものである。
第１図において、−次元或は多次元の入力信号はサンプルされ、ディジタル化さ れ、そして順変換デバイス（３２）に転送され、デバイス（３２）において可逆 変換プロセスが遂行される。この操作の目的は、結果として生ずる要素が互によ り独立的となるような信号の新らしい表わし方を創造することである。例えば、 多くの新らしい要素が入力信号の振巾の変化を表わし、隣接する信号の振巾に殆 んど変化がない場合には０に近いか或は０に等しくなっている。
Ｏ値附近に新たに変換された要素は元の信号の冗長度を表わす。ありふれた音響 或は像源から得られる実際の信号には、通常この冗長度が高度に存在する。
順変換デバイス（３２）にはクワンタイザ（３４）が後続しており、変換された 信号を少数の離散したレベルに集群させる。変換デバイス（３２）からのほぼ等 しい振巾を存する要素は、クワンタイザ〈３４）によって同一値を与えられる。
この縮小プロセスは、量子化（クワンタイジング）は非可逆プロセスであり、変 換された信号要素に要求される表示量を減少させるように遂行されるのである。
この縮少プロセスは、復元された信号の結果的なひずみが許容できる場合に限っ て実行することができる。与えられた受入れ可能な出力信号を得るように遂行す ることが可能な量子化の粗さの程度は、特定の変換プロセスの効用の尺度である 。
通常はクワンタイザ（３４）の後に係数コーグ（３６）が設けられており、クワ ンタイザ（３６）から供給される要素の必要表示を更に減少させる。２つの現象 を利用することができる。第１は、クワンタイザ（３４）から到来する係数要素 の振巾分布がＯ振巾附近にピークを有しており、振巾がより大きくなると極めて 急激に減退することである。この型の分布に対しては、振巾を表わすのに必要な ビットの平均値で表わされる信号エントロピが、コーディングする前の係数を表 わすビット数よりも少ないと言える。これは多くの変換プロセスによって得られ る有用な状況である。係数コーグ（３６）は、公知のハフマン　コーディング或 は他の可変長技術による等で、種々の係数振巾を可変長語にマツプするので、伝 送チャンネル或はストレージ媒体（３８）に転送されるデータの量は係数コーグ （３６）に入るものよりも少なくなり、また上手くすれば実際の平均係数信号エ ントロピに近くなる。
第２の現象は、クワンタイダ（３６）から供給される大部分の要素が、実際的に θ値を存していることである。係数コーグ（３６）によって遂行される別の操作 は、記憶される或はその後のレシーバに送られる出力データから０振巾を存する 係数を除去することである。これらの０値は、それらが何処へ行くのか、或はよ り一般的にはそれらが何処へも行かないことを指示する充分なオーバーへ７ドマ ツピング　データが伝送されさえすれば、レシーバにおいて挿入することが可能 である。θ値の方が非０値よりも多いから、非０系数（実際に伝送されるのはこ れらだけである）の間の０の数を充分に指示するのに走行長コーディングのよう な技術を用いることができる。
以下に説明するトライアングル及びピラミッド変換と共に用いるマンピング技術 は、これとは異なるものであることに注意されたい。
伝送チャンネル或はストレージ媒体（３８）は、係数コーグ（３６）からコード 化された形状の非０値を有する係数と、これらの非０値の配置を指示するマツプ とを受ける。係数コーグ（３６）のプロセスは可逆的であり、逆の操作が係数回 復デバイス（４ｏ）によって遂行される。
係数回復デバイス（４０）は可変長係数を固定長フォーマ、トに戻し、０を添附 マツプによって決定される信号内の正しい位置に挿入する。これらの係数は次で ｊｌｌＩ変換デバイス（３２）の逆操作を実行する復元変換デバイス（４２）へ 入力される。入力信号と出力信号との間の差は、理想的にはクアンタイダ（３４ ）の非可逆操作の結果だけである。システムの他の素子は、それら自体の作用に よって入力信号と出力信号との間に何等の差も生じないので透明と考えられる。
以下にトライアングル及びピラミッド変換の挙動を先行技術変換の挙動と対比し て検討する。比較の基底には以下の特質が含まれる。
ｆｉ＋　変換係数量子化の結果として知覚される出力信号ひずみの本質と粗さ； （２）　復元から高次の周波数或は順序係数を省いた場合の出力信号の優雅な退 化； （３１実行及び計算の簡易さ；及び （４）　圧縮効率。
第１の特質、即ち量子化操作に伴なって出力信号内に発生するひずみの本質と程 度は、使用される変換デバイスの型に大きく依存する。しかし、応用に依存して 、若干のひずみは他のひずみよりも極めて僅かしか受入れられないものである。
入力信号と出力信号との間の平均自乗誤差の計算は若干の変換においては扱いや すいが、音響或は像信号の（人間の）観測者によって知覚されるひずみのかなり 貧弱な尺度となることが多い。人間の観測者に対して、ひずみは２つの範晴に有 用に分割することができる。第１の範鴎は、大巾な変化を含む信号部分を再現す るプロセスで誘導される誤差に係るものである。第２の範哩は、知覚される僅か な変化を含む信号部分を再現するプロセスで誘導される誤差に係るものである。
第１の範鴫の誤差は、第２の範鴫の誤差よりも遥かに許容できるものである。
変化しつつある信号部分によるこの誤差のマスキング効果は、オーディオ及びビ デオ信号に関する論文で充分説明されている。特定の変換デバイスに関する結論 として、どういうわけか信号の変化が自然に発生する信・号領域においてたまた ま発生するひずみを有してしまうということであり、比較的滑らかな信号の領域 では発生しない。
滑らかな信号とは、知覚の観点からすれば、ある時間に亘って振巾が一定の信号 ではな（、その時間に亘って一次導関数が一定の信号として良好に定義される。
従って、変換デバイスは線形の傾斜を含む信号部分におけるひずみを最小ならし めることが望ましい。
出力信号内の知覚されるひずみは、ひずみの−次導関数を最小ならしめれば一般 に少なくなる。出力信号内のひずみ誘導低振巾変化は、それらが長時間（或は二 次元傷内の空間）に亘って発生するよりも、それらが２激（高い値の一次導関数 ）である方が、オーディオ或はビデオ信号において遥かに顕著である。オーディ オにおいて急激な変化があると「ポツプ」雑音となり、ビデオにおいては人工縁 となり得る。従って、変換に用いられる基底関数は不連続部を含まない滑らかな 関数であることが望ましい。サンプルされたデータを用いて行うディジタル変換 においては、これはサンプルのエンベロープが滑らかであることを要求すること になる。
性能に関するこれらの所望量は、ある変換に対して、より技術的な型の要求に変 形することができ、それらの３つを要約すると：第１に、小さい活性の他の信号 領域内に同じような大きさの誤差を誘導することなく大きい誤差を大きい信号活 性の位置近辺に集中させることは、有限持続時間基底関数を用いる変換を使用し て達成することが可能である。これらの各関数は、基底関数が全て信号空間の全 範囲に亘って伸びる変換はと対照的に、信号空間の一部のみに亘って伸びている 。有限基底関数を用いる型の先行技術例はバール変換である。信号空間の全範囲 に亘って伸びる変換の例は余弦及びハダマード変換である。第２に、変換は、多 くの高周波或は高順序基底関数成分を必要とすることなく、少数の低周波或は低 順序基底関数を有する一定勾配の信号領域を輸送すべきである。第３に、順変換 に続いである量子化作用を受けた変換係数から復元された出力信号内に人工的な 不連続部分を避けるために、変換は前述のエンベロープ　センス内に不連続基底 関数の使用を避けるべきである。
バール変換は有限持続時間変換であるが、一定勾配を有する入力信号を若干の低 順序係数に集中させることはできない。また望ましくないことに不連続基底関数 を用いている。傾斜変換はその基底関数の１つとして一定勾配成分を含んでいる が、他の基底関数の大部分が不連続部を含んでいる。またこの変換は、その基底 関数の全てが全ての信号空間に亘って限定されているので、有限持続時間変換型 ではない。余弦変換は滑らかな基底関数の目的を達成するが、有限持続時間型で もなければ一定勾配信号領域を輸送するのに専用の基底関数成分を含んでもいな い０本トライアングル及びピラミッド変換はこれら３つの性能特質を全て有して いること以下に説明する。
しかし、これを説明する前に、先行技術変換と本発明との比較のための別の基準 として、変換の他の望ましい特性に関して述べることにする。
比較の第２の特質は、高い周波数或は高い順序係数を省いた時、或は像の場合に 出力信号の復元から時間遅延が与えられた時の出力信号の優雅な退化である。こ の状況を生じた場合、何もしないよりは出力信号にある近似をめた方が良いこと が多い、これは、それ程目立たない像、或はある場合には運動を含む像のそれ程 目立たない部分が、観察者に完全に受入れられるような運動中の像の場合、特に 然りである。殆んどの変換が係数に対して順序の周波数に基づいたある自然次数 を有しているから、伝送チャンネルが受入れることのできる最大速度まで係数を 伝送しなければならないような速度に制限する必要がある場合には、高次の係数 を省くことが望ましい。
この操作を実施すると、得られる像は若干の鮮明度が失われるために退化するこ とになるが、変換の基底関数の本質に関連する不連続及び縁によって顕著に汚さ れることはない、余弦変換は、出力信号を復元するのに種々の周波数の滑らかな 余弦関数を用いているので、この目的を程良く達成する。不幸にも、この変換は 、遥かに活性的な領域に導入するのと同程度の量のひずみを滑らかな信号領域内 に導入する。しかし、このひずみは比較的滑らかであり、不連続を有していない 。しかしながら、ハダマード、バール及び傾斜変換は、低次項によって作られる 不連続を充填するのに高次項を必要とする。
高次項を省略すると、人工的不連続を生じてしまう。本トライアングル及びピラ ミッド変換は、高次係数がない場合、復元が低次の漬らかな関数の線形補間に簡 易化されるので、滑らかな退化が達成される。
比較目的のために上述した変換の第３の本質は、価格に直接的に関連するその実 行の容易さである。実行の容易さに関係する３つの技術的要因は： （ａｌ　変換のための「高速計算」の存在；山）　順及び復元変換中に針算しな ければならない項数を最小ならしめるための必要計算の高度な少なさ；及び（Ｃ １非トリビアル乗法に対する要求からの自由である。
「高速計算」法とは、初期の結果をめるために遂行される若干の計算がその後の 結果をめる部分計算として附加的に有用であるような、計算の効率的構成のこと を言う。余弦、ハダマード、バール及び傾斜変換並びに若干の他の変換に対する 高速変換法は公知である。本発明は、トライアングル及びピラミッド変換に対す る高速法を含んでいる。
バール変換は疎マ）　’Ｊ−／クスを処理する前述の先行技術変換の１つに過ぎ ない。他の変換は全て信号の全スパンに亘って限定されるそれらの基底関数を有 している。この重要な問題に打謄つために、殆んどの先行技術変換は関数のスパ ンを分離したサブスペースに制限するように「ブロック」されている。各サブス ペースは全てサブスペース全体に亘って限定されている基底関数を有している。
これは変換を計算しなけれならない点の数を大巾に減少させはするが、サブスペ ースの縁に人工的な不連続を導入するという代償を払うことになり、このために 不連続部或は縁を生じかねない、これは、「プロフキング」がない場合には縁を 生じることがない余弦変換においてさえ発生する。トライアングル及びピラミッ ド変換は本質的にバール変換のように疎であり、しかもプロフキングに頼ること を避けている。
乗算は歴史的に加算及び減算よりも実行が困難であり、より多い時間、多くのハ ードウェア、より高価なハードウェア或はこれらの組合せを必要とする。このギ ャップは集積回路技術の進歩によって狭められては来たが、ディジタル　ハード ウェアにおける左或は右シフト操作によって容易に達成される２の累乗による以 外の乗算は、可能な場合には、避けられている。通常計算されている余弦変換は 、傾斜変換で行われているように非トリビアル乗算を含んでいる。ハダマード変 換は、バール変換と同様に、乗算を行わずに計算できる。
本トライアングル及びピラミッド変換は、好ましい実施例においては、２の累乗 によるトリビアル乗算だけを必要とする。
比較目的のために上述した変換の第４の本質は、最少数の得られた非Ｏ値係数を 用いて信号を充分に表わす効率に関するものである。
これは少数の項への高エネルギ圧縮を意味する。前述のように「充分な」表示を 、それが人間の感覚によって知覚される結果に関している場合には、定量化する ことは困難である。しかし、若干の比較を行うことは可能である。実質的に全て の変換の第１項は全入力サンプルの平均値を表わしているから、他の項は平均値 からの逸脱を表わすだけでよい、実際には、計算の数を制限するように、変換は ブロックされることが多い。従って各ブロックはそれ自体の平均値頃を持たなけ ればならず、これが効率を多少損うことになる。しかも、もしブロックのサイズ が信号内のデータの相関の範囲と対比できれば、効率が大巾に損なわれることは ない。しかし計算効率と交換効率の間に若干のトレードオフが必要となろう。ト ライアングル及びピラミッド変換を用いると、各ローカル平均値を決定する領域 のサイズは、特定の応用に対して信号データのデソメーションの数を変えること によって容易に選択され、また必要な計算の数には比較的僅かな効果しか及ぼさ ない。次に高効率拍達成する上で重要な値は、最少数の項を用いて人力データ内 の一定勾配を表わす能力である。これは像データにおいて特に然りであり、他の データではその程度が変化する。例えば、バール及びムダマー１′変換は、入力 データの一定勾配に対して殆んどの係数が非０値を有しているので、この件に関 しては貧弱である。余弦変換は一定勾配一、の近似を行うための数項を必要とす る。傾斜変換は一定勾配に充当する単一の項を有しているので、この件に関して ば極めて効率的である。本１〜ライアングル及びピラミッド変換は入力サンダル の勾配が一定であるような全ての１８号領域に対して正確にθ値を有する係数を 発生ずる。
従、ってこの件に関して極めて良好な効率が達成される。
本発明の１皿 要約すれば、そして本発明の綜合的な概念によれば、本変換は入力データの複数 点Ｐ　（ｉ）に作用する幾つかの限定された基底関数を含んでいる。本発明の基 底関数は、基底関数に従、って計算された項及び係数（変換ドメインにおける） が、それぞれ選択された連続的な複数の入力データ点の値の特定的に重みをつけ た平均であるように、本質的に重み関数である。限定された各基底関数に従って 発生した連続する項及び係数は、連続し継続する複数の入力データ点から、特定 基底関数に依存する入力データ点のオーバーラツプを用いて、計算される。
本発明の別の概念によれば、交換は複数の帯域即ちＮに組織化される。帯域Ｎが 最高であり、帯域１が最低である。帯域即ちレベルは２つの異なる理由から重要 である。即ち、（１）係数が各帯域毎に変換プロセスから出力されること、及び （２）好ましい高速計算方法では、帯域が連続する計算段階を表わしていること 、である、順変換では、計算は最高帯域即ち帯域Ｎがら開始され、低い方に下っ て行く。逆変換（復元）では、計算は最低帯域即ち帯域１から開始され、高い方 に上って行く、各帯域における処理の結果は、最終帯域に達するまでは次に低い 帯域における処理のための人力とじて用いられる。
詳述すれば、−次元変換に対して三角形（トライアングル）の形状であり、二次 元変換に対して角錐（ピラミッド）の形状のエンベロープを有する重み関数であ る「Ｓ関数」が限定される。帯域１においては、Ｓ関数項の連続流が計算され出 方されるが、−次元の場合には各Ｓ関数項は、Ｎをシステム内の帯域即ちレベル の数として、２”’−１連続入カデータ点の三角形状に重みをつけた平均である 。
連続するＳ関数項に寄与する連続する複数の入力データ点は半分だけオーバーラ ツプする。−次元重み関数が三角形であるがら、Ｎ＝ｌにおけるＳ関数は％　４ ．　％重み関数である。Ｎ−２に対しテはＢ　関数ハ％　、　’／ｅ　、に、× 、χ、届、に重み関数である。
二次元Ｂ関数の簡単な例として、単一のＳ関数項を発生させるような３×３マト リツクスの入力データ点に対するピラミッド重み関数を以下に示す。
実際の二次元実行では、帯域ｌにおけるＳ関数項の流れは、帯域１の各々次に連 続するＳ関数項の開始データ点が入力データ点の二次元セントの２つの方向の一 方或は他方、或は両方に２Ｎ人カデータ点だけ前方にシフトするように、帯域１ の各Ｓ関数項に寄与する入力データ点がオーバーラツプして作られ、出力される 。帯域１のための各項は、入力データ点の方形アレー（方形の各辺が２”’−１ の連続人力データ点を含む）の値のピラミッド重みつき平均として限定すること ができる。
高速計算アプローチでは、各Ｓ関数計算には’Ａ、Ａ、’Ａの重みをつけた３つ の入力点だけが必要である。帯域ＮのＳ関数項だけは、実際の入力サンプル点が ら計算される。低い方の全ての帯域のＳ関数項は、次に高い帯域から計算される 。帯域ｌからのＢ関数項だけが出力される。
本発明の別の綜合的概念によれば、係数は選択された連続する複数の入力データ 点の重みをつけた平均として限定される所定の関数として各帯域毎に作られ、出 方される。各係数に寄与する入力データ点の数は帯域Ｎが最少で、帯域Ｎより下 の各連続帯域毎に２の累乗だけ増加する。所定の関数は、入力データ点の値の復 元を帯域ｌから上方へ帯域ｌのＳ関数間の線形補間の累積として選択される（線 形補間は帯域１乃至Ｎのための非０係数によって指示される）。
累積プロセスは帯域１がら開始され、上方の帯域Ｎまで進められる。
所定の関数の１つはＳ関数である。Ｓ関数は一部　＋％、’ＡＭみ関数であり、 このＳ関数に従って係数が帯域Ｎでは入力サンプル点から、また帯域Ｎよりも下 方の全帯域では次に高い帯域のＢ項からめられる。
一’Ａ、Ｏ，＋Ｖ１重み関数であるＳ関数が限定され、このＳ関数も入力サンプ ル点及び次に高い帯域のＢ項に作用して係数を発生させ数を発生するように「正 規化」することができる。
各行毎に独立的に遂行され、中間結果（Ｂ項及びり、Ｓ、ＳＮ、Ｈれる。これら ２つの操作の結果を組合せると：（１）他の帯域においてそれ以上の処理を必要 としない１組の二次元出方係数、及び（２）帯域Ｎ−１において二次元処理する ためにその後に入力される中間Ｂ型データ点の二次元アレ゛−が得られる。帯域 Ｎ−１へのデータ点入力の数は、入力データ点の二次元セントの元の数の％であ る。−次元変換の２組の同一シーケンスが同じようにして各帯域において遂行さ れる。帯域ｌにおいて変換が完了すると、二次元係数及びピラミッド重みつき平 均項が帯域１の結果として出方される。
本変換の別の重要な面は、上述のように種々の項及び係数の重み計算に寄与する 入力データ点が連続的にオーバーラツプすることである。その結果、変換ドメイ ンにおいて固定数の特定係数が同数の特定入力サンプルと関連することは不可能 となる。しかし、この特色は本トライアングル及びピラミッド変換に多くの長所 と効用を与えることになる。
各帯域毎に考え得る全ての項及び係数を計算する必要はない。むしろこれらの多 くを省略して濱々の考え得る構成としても、なお復元することが可能である。帯 域１のＳ関数項は常に複数の入力サンプル点の連続したオーバーランピングに基 いて計算される。また、最高帯域即ち帯域Ｎにおいては４りの入力サンプル毎に ２つの係数を計算しなければならない。また帯域Ｎにおいては１つのＤ係数及び １つのオーバーランピングＳ型係数を計算することが好ましい。
帯域Ｎ−１においては、各８入力サンダル点毎に２つの係数をめなければならな い。帯域Ｎ−２においては、各１６人人力ンプル点毎に２つの係数をめなければ ならず、以下同じようにしてめて行かなければならない。
復元（逆変換）のためにはプロセスを反転し、元のデータ点は簡単な代数的乗算 によって決定される。
しかし、係数を粗に量子化したり、順及び逆変換プロセス間の伝送或はストレー ジ　プロセスの一部とし７て除去した場合には、望ましくない＠差を伴なう、こ の状況に対して、補間プロセスによって滑らかな作用を与える変形代数表示が開 発されている。従って、本発明の重要な面は、量子化が粗くても、或は若干の係 数を排除しても満足できる復元が得られることである。これは高い方の或は低い 方の帯域から桁上げ係数を発生させ、使用することを含んでいる。
本発明の別の面は、基底関数の有限長及び多重帯域における係数の積層によって 得られた種々の係数間の発生確率の関係の長所を取入れて、０値係数を効率的な 伝送のために処理する方法である。即ち、ローカル長を各関数に関連させること ができる６ある場所においては、高レベルの信号活性によって、非０値を有する 特定基底関数がこの信号活性と整列するような多重帯域における非０値係数をめ ることができる。もし活性内にゆるやかな縁が存在する場合には低い方の帯域だ けが非０係数を発生するようになり、鋭い縁が存在すれば高い方の帯域凡び低い 方の帯域が非０係数を発生する。非Ｏ低帯域係数が存在しても高帯域係数の高確 率を伴わないが、高帯域係数が存在すると低帯域非０係数が空間的に整列された 位置に高確率で伴う７音響及び像信号のような自然に発生する信号においては、 この特色は復元の目的には必ず非０係数を伴うオーバーヘッドマツプ　データの 量を最少ならしめるのに用いられる。
更に本マツピング技術は、標準放送業務に用いられているｒＹＪ、「■」、及び ｒＱＪのような３つのビデオ信号によって表わされるカラー像に通用される場合 には、附加的な効率を提供する。ｒＹＪ信号は、本ピラミッド変換によって変換 可能なモノクローム信号に等価である。ｒｌＪ及びｒＱＪ信号は色差信号である 。ｒＯＲＪ技術と呼ぶ１つの特定技術では、マツプ　データはｒＹＪ信号からの 非０値係数にだけ応答して発生する。「Ｙ」信号からの非０値係数に一致しない ｒｌＪ及びｒＱＪ信号の係数の非Ｏ値は単に廃棄されてしまう。カラー係数に対 して必要な特別なマツプ　データは存在せず、これらの係数それら自体だけであ る。従って絵のカラ一部分は、何等の附加的マツピングオーバーヘッドの必要な く極めて効率的に伝送される。この後述技術の別の長所は、ビデオ　テープＩ／ コーダを通過することを含む種々の手段によって導入されるビデオ信号のカラ一 部分の雑音を除去する能力である。
本発明のマツプ　コーディング技術は、本トライアングル及びピラミッド変換の ために特に開発されたものであるが、後述するように階層的構造を有する他の変 換にも通用できる。
本発明の更に別の面は、順及び逆変換のための標準化された処理ブロックの開発 である。これらの標準化処理ブロックは各帯域内で互に隣接して配列され、また 高い方の帯域及び低い方の帯域に対して互に上下に配列されている。
発明の詳細な説明 以下に本トライアングル及びピラミッド変換を先ず概念的或は機能的観点から説 明し、次で本発明を実施する実施例について説明することにする。
環トライアングル及びピラミッド変換の考え方以下に説明する変換は、実際の目 的のために長さを有限に取るか、或は像のような付随する縁を有する特定有限長 の信号に関するものである。何れの場合も、信号は、一連の入力データ点Ｐ　（ ＋）、Ｐ　（ｉ＋］）、Ｐ　（ｉ＋２）等からなっている。−次元信号では、入 力データ点は等間隔に連続する時間にサンプルされた値のように、連続して離散 している。二次元信号の例は像であり、入力データ点はビクセルと通称されてい る画素である。トライアングル変換は一次元変換である。ピラミッド変換は二次 元変換密に関係している。以下に、縁から離れた内部の信号部分に対して操作さ れる変換を先ず説明し、次で縁附近の操作を説明する。
本変換は、複数の帯域即ちレベルＮに構成される。ここでＮは０よりも大きい整 数である。ここでは帯域Ｎｔ−最高の帯域、帯域１を最低の帯域と考えている。
数Ｎは特定の応用に対して、相関長のような信号の面、及び帯域圧縮、雑音除去 等のような企図した目的に依存する広い範囲内で選択することができる。
変換は入力データ点に対して遂行され、各帯域毎に１組の係数（変換ドメインに おける）が出力される。また、基底関数項（変換ドメインにおける）を各帯域毎 に発生させることが好ましい。しかし、最低帯域、即ち帯域１のための基底関数 項だけが出力され、高い帯域のものは係数及び項の計算中の中間値として使用さ れる。
「帯域」或は「レベル」は係数及び項を発生するための存在を言うだけではなく 、計算への好ましいアプローチにおける連続段階をも意味する。好ましい「高速 」計算方法では、計算は複数の段階で、実際の入力データ点に働らく最高帯域（ 帯域Ｎ）の計算から始まって進行する。帯域Ｎの係数がこの初期計算の後に出力 されるだけではなく、帯域Ｎの基底関数項は次の段、即ち次に低い帯域（帯域Ｎ −１）の「入力」点（最早実際の入力データ点は存在しない）として用いられる 。このプロセスは帯域１の計算が完了するまで続けられる。
全ての場合、即ちどの帯域であっても、発生した各係数及び項は単に、選択され た連続する複数の実際の入力データ点の大きさの重みつき平均である。このよう に、本トライアングル及びピラミッド変換の基底関数は連続する複数の入力デー タ点にまたがる重み関数とし見ることができ、係数及び項は純粋に演算操作によ って計算される。各項及び係数を限定する重みつき平均に関与する入力データ点 の数は最高帯域（帯域Ｎ）において最も少な（、連続する各低帯域毎にほぼ２の 累乗だけ増加して行く。各帯域の各項及び係数は実際の人力データ点の関数とし て演算表現によって表わすことはできるが、このような表現は帯域Ｎより下の全 ての帯域に対して比較的実行不能な直接計算を表わしており、下方の帯域では急 激に困難さが増加する。それに代って、ここでは各低帯域の項及び係数を直前の 高帯域のための計算の結果のかなり簡単な関数として一般的に表わしている。好 ましい実施例における実際の計算はそれに応して進められる。しかし、図示の目 的のために、若干の低帯域のための表現は実際の入力データ点の関数として示し である。
長さが最も短い基底関数を有している最高帯域（帯域Ｎ）の係数は、一般に入力 信号のスペクトルの上半分に集中しているフーリエ周波数スペクトルを占有して いる。（「長さ」とは基底関数によって走査される人力データ点の数を言う、） 帯域Ｎ−１における基底関数は最高帯域Ｎの長さの２倍に亘っており、それらの スペクトルエネルギは入力信号の合計スペクトルのＡから２まで集中している。
連続する各低帯域においては基底関数は次に高い帯域のものよりも２倍のスパン を有している。
最低帯域（帯域１）の基底関数に寄与する入力データ点の数はＮの関数であり、 （２″″′−１）に等しい。例えばもしＮ−５であれば、基底関数に従って重み をつけられた６３の入力データ点が帯域ｌの各項出力に寄与する。従ってＮの値 は有限持続時間であれば信号の長さによって、或は企図した応用及び自然相関径 のような信号の本質の知識を有する使用者によって決定される上限を有している 。もし最低帯域（帯域１）の基底関数の長さが信号相関長を超えるようにＮを大 きく選択すれば、帯域圧縮で得られる効率は少しも高くならず、主たる結果は必 要以上の計算となる。
さて先ず一次元入力信号を考えて本トライアングル及びピラミッド変換の特定基 底関数を定義する。
−次基底関数を以下にｒＢＪ関数と名付ける。これは−次元変換に対しては三角 形の、また二次元変換に対してはピラミッドの形状のエンベロープを有する重み 関数である。このトライアングル及びピラミッド変換という名前は、この導関数 エンベロープの形状から導かれたものである。三角形及びピラミッドによって表 わされる重みの合計は共に１である。Ｂ関数のエンベロープは、区分的に連続す る一次導関数を有する連続偶関数である。
最低帯域即ち帯域１に対して、Ｂ関数項の流れが計算され、出力される。各導関 数項は、連続する複数の入力データ点の大きさの三角形状に重みをつけた平均で ある。それぞれの連続するＢ関数項に寄与する複数の人力データ点は選択された 量だけオーバーランプしている。典型例は５０％のオーバーラツプである。
命名の目的から、Ｂ関数項に２部分下付き文字が与えられている。
即ち第１の下付き文字部分は帯域番号を表わし、第２の下付き文字部分は出力流 内のＢ項の特定の１つを表わす。例えば、最高帯域即ち帯域Ｎのための連ＶｔＢ 関数項は、ｊを変換ドメインにおける任意基準として、Ｂ　（Ｎ、４１．８　（ Ｎ、＋＋１）、Ｂ　（Ｎ、＋＋２）等々のように示される。全てのＢ関数項は高 速プロセスで計算され、帯域１のＢ関数項、即ちＢ　（１，ｊ）、Ｂ　（１，＋ ＋１）。
Ｂ（Ｌ、＋＋２）等々のみが実際に出力される。
帯域が１つだけの最も簡単な場合、即ちＮ−１では、Ｂ項は以下のように定義さ れる。
Ｐ　（ｉ　＋２ｓ）　Ｐ　（ｉ　＋２ｓ＋＋１）ここにｍ−０，１，２，３等で ある。
詳述すれば、最初の３つの項は Ｐ　（＋＋２）　Ｐ　（＋＋３）　Ｐ　（ｉ→−４）Ｂ　（ＩＩＪ　”　ｌ）　 ＝＝□　十−→　−一及び Ｐ　（＋＋４）　Ｐ　（ｉ４−５１　Ｐ　（＋＋６）Ｂ　（１，ｊ　＋　２　） 　−＋−＋ 第２Ａ図にＮ−１の場合の単一のＢ関数項、即ちＢ　（１，ｊ）のエンベロープ を示す０図示のようにエンベロープの形状は三角形である。
第２Ｂ図はＮ−１の場合に、帯域１の連続Ｂ関数項がオーバーランプしている様 子を示す。
Ｎが任意の正の整数である一般的な場合、最低帯域である帯域１からの８項出力 は以下のようになる（５０％のオーバーラツプに対して）　： １　＊Ｐ　（ｉ　＋＋ｎ＋１２Ｎ＞ ７、＊ｐ　（ｉ＋ｍ＊２Ｎ＋１） ３１Ｐ　（ｉ＋ｍ＊２Ｎ＋２） ＋□＋・・・・・・ Ｎ ２Ｎ　＊Ｐ　（ｉ＋ｍ＊２’　＋２Ｎ　１）３　＊Ｐ　（ｉ　＋ｍ＊２’　＋２ ”’−４）２＊Ｐ　（ｉ＋ｍ１２Ｎ＋２−’−３）１　＊Ｐ　（ｉ　＋ｍ５ｓ２ Ｎ　＋２”’−２）Ｎ ここに、ｍ−０，１，２，３等であり、星印〈＊）は乗算を表わす。
以上から、各Ｂ関数項からなる重みつき平均に寄与する入力点即ちサンプルの数 が２Ｎ″’−１に等しいことが理解できょう。他の全ての人力サンプル点に割当 てられる重みはＯである。開始Ｐ（ｉ）データ点は、５０％のオーバーラツプと して各連ＨＢ　（１，３）項に対して２Ｎだけ前方にシフトしている。
１つの特定例として、もしＮ−２であれば、三角形状に重みをつけた平均におい て各Ｂ関数項に寄与する次のような（２’−１）−７の人力点が存在する。
＋　Ｐ　（ｉ　＋３）　＋　−Ｐ　（＋　＋４）十−Ｐ　（ｉ　＋５）　＋　− Ｐ　（ｉ　＋６）。
Ｎが２であるこの特定のＢ（１，ｊ）のＢ関数項みエンベロープを第２Ｃ図に示 す。
別の例として、もしＮ−５であれば＜５’Ｊ域システムの場合）、各帯域ＩＢ関 数毎の三角形は（２’−１）−６３の非０人力サンプル点をスパンしている。（ １！々に重み即ち大きさくま以下の通りである。
Ｂ　（１，３）　−Ｐ　（ｉ）　＋　−Ｐ　Ｎ　＋１）４−−ｐ　（ｉ　＋　２ 　）　＋・・・・・・＋　−Ｐ　Ｃｉ　＋２９）＋　−Ｐ　（＋　＋３０＞　＋ 　−Ｐ　（ｉ　＋３１）　（中心〕＋　−Ｐ　（ｉ　＋　３２）　＋　Ｐ　（ｉ 　＋　３３）　＋・・・・・・＋　−Ｐ　（ｉ　＋　６１）　＋　−Ｐ　（＋　 ＋　６２）　。
以上の５帯域システムにおける単一のＢ関数項の式から、多重帯域システムにお いてＢ項を直接計算することは、各帯域毎に計算される後述の種々の係数を考慮 に入れないでさえ時間を消費する、或はハードウェアを消費する仕事であること が理解されよう、しかし、本発明は、Ｂ関数項を帯域Ｎから開始して全ての帯域 に対して計算し、また中間結果として使用するような高速計算アプローチを提供 する。低帯域のＢ項は直前の帯域のために計算されたＢ項から計算される。実際 の入力サンプル点は必要ではない０重要なことは、Ｂ項の各計算が簡単な’Ａｔ 　’Ａｔ　’ｉ＜の重み計算において３つの入力順だけを平均する必要があると いうことである。中間結果として計算されたＢ項は実際には出力されないが、後 述のように最終（帯域１）Ｂ項の流れを迅速に計算する上で、また種々の帯域の ための係数を計算する上で大いに役立つ。
詳述すれば、高速計算方法のためにＢ関数項を次のように定義する。
帯域ＮのためのＢ関数項は入力サンプル点から直接計算される唯一のものであり 、次のようである。
Ｐ（＋＋２−）　Ｐ（＋＋２ｍ＋１） Ｐ（ｉ＋２ｍ＋＋２） ＋　□ ここにｍ＝ｏ、１，２．３等である。
全ての低帯域のためのＢ関数項は、入力サンプル点からではなく、以下のように 次に高い帯域からのＢ項から計算される。
Ｂ　（ｎ＋１．ｊ＋２ｍ）　Ｂ　（ｎ＋１．ｊ＋２ｍ＋１）Ｂ　（Ｎ、ｊ＋ｍ） −＋□ Ｂ　（ｎ　＋１１Ｊ　”２蒙＋２） ＋□。
ここにｍ＝Ｎ　１．　Ｎ　２．−・＝、３．　２．　１であり、ｍ−０，１゜２ ．３等である。
置換によって、上述の高速計算方法の結果を、始めに説明した非トリピアル乗算 を含むより扱いにくい直接計算アプローチの結果と一致させることができる０例 えば、Ｎ−２なる２帯域システムを想定すれば、最高帯域に対して Ｐ　（ｉ）　Ｐ　（＋＋１）　Ｐ　（＋＋２）Ｐ　（＋＋２）　Ｐ　（＋＋３） 　Ｐ　（＋＋４）Ｂ　（Ｎ　、　ｊ　＋　１．　）　＝　−＋　−＋　−。
Ｐ　（＋＋４）　Ｐ　（＋＋５）　Ｐ　（＋＋６）Ｂ　（Ｎ　ＩＪ”　２　）　 −＋　＋　−である。
次に低い帯域、即ちＮが２にしか過ぎないこの場合は帯域ｌに対して、 Ｂ　（Ｎ、ｊ）　Ｂ　（Ｎ、＋＋１）　Ｂ　（Ｎ、＋＋２）Ｂ　（Ｎ　−１、ｊ 　’）　−−＋　−＋　−となる。そこで置換によって Ｂ　（Ｎ−１，ｊ）　＝　−Ｐ　Ｎ）　＋　−Ｐ　（＋　＋　１）−Ｐ　（ｉ　 ＋　３）　＋　−Ｐ　（ｉ　＋　４）＋　−Ｐ　（ｉ　＋５）　＋　−Ｐ　（ｉ 　＋６）が得られ、これはＮ−２の場合のＢ（１，３）の直接例と同一である。
第３図はＢ関数項が連続して誘導される様を図式的に示すものである。第３図は 、どの点及び項が種々の低帯域項に寄与しているのかを括弧によって示している が、図の明瞭化を図るために各括弧内の３つの点に割当てられている！’（＋　 ％＋　！、（の重みシーケンスは図示してない、第３図の例は４帯域システムの ためのものであり、帯域ｌ内の各Ｂ関数項はＰ（１）乃至Ｐ（３１）で示す（２ ’−１）−３１の入力データ点の三角形状に重みをつけた平均である。最高帯域 、即ち帯域４に対して１５のＢ項、Ｂ　（４，１）乃至Ｂ（４，１５）が計算さ れていることが理解されよう、入力データ点Ｐ　（ｉ）は、帯域４内の各連続Ｂ ＩＩＢ　（４，ｊ）のためのサンプリングにおいて１つだけオーバーラツプして いる。次に低い帯域、帯域３では７つのＢ項、即ちＢ　（３，１）乃至Ｂ　（３ ，７）だけが計算される。帯域４のＢ項Ｂ　（４，ｊ）は、帯域３における各連 続ＢＩＩＢ　（３，ｊ）のためのサンプリングにおいて１つだけオーバーランプ している。このプロセスは同じようにして続行され、帯域２に対しては３つのＢ 項だけが計算され、帯域１に対しては１つのＢ項Ｂ　（１，１）が計算される。
第３図には示してないが、帯域ｌのための次に連続するＢ項、Ｂ　（１，２）は 帯域２内の３つのＢ項、Ｂ　（２，３）、Ｂ　（２，４）及びＢ　（２，５）（ 図示せず）の三角形状に重みをつけた平均であり、これは３１の入力データ点Ｐ （１７）乃至Ｐ（４７）（図示せず）の三角形状に重みをつけた平均である。前 述のように、５０％のオーバーラツプに対して始まりのＰ（１）データ点は各連 続Ｂ（１，ｊ）項に対して２Ｎ前方ヘシフトしている。Ｎ−４であれば２’−１ ６である。
結論として、出力されるＢ関数項はそれぞれ連続する複数の入力サンプル点の三 角形状に重みをつけた平均である。流れの中の与えられたデータ入力点の数に対 して遥かに少ないＢ関数項が出力され、Ｂ項の数は流れに附加帯域が加えられる 毎に２の累乗だけ減少する。
入力信号のローカル平均値は変換ドメイン内のＢ項によって輸送されるが、上述 の帯域ｌのＢ関数項は復元を可能ならしめるのに充分な詳細を輸送しない。フー リエ的には、Ｂ関数の周波数スペクトルは主としてＯから値 ｐ　Ｗａｘ □までの範囲内に存在している。（ここにＦ＠ａｘはサンプル周Ｎ 波数の半分であり、Ｎはシステム内の帯域の数である。）（入力信号はＯからＦ ｍａｘまでに制限された帯域であるとする。）復元を可能とするためには、Ｂ項 だけでは不充分であるので、少なくとも１つの附加的な関数を用いなければなら ない。次の基底関数をここでは「Ｄ−１関数と名付ける。Ｓ関数係数は帯域Ｎか ら始めて各帯域毎に発生され、低帯域のための計算に寄与することなく直ちに出 力されるや帯域Ｎに対しては実際の入力データ点Ｐ　（ｉ）がサンプルされ、適 切に重みをつけられてＤ係数が作られる。全ての低帯域に対しては、帯域Ｎ−１ から始めて、次に高い帯域からのＢ項がサンプルされ、適切に重みをつけられて Ｄ係数が作られる。Ｓ関数も重み関数と見ることができる。
詳述すれば、Ｓ関数は−Ｖ４＋　”　’Ｉｔ　＋　’Ａ重み関数である。帯域Ｎ のＳ関数のエンベロープ形状を第４Ａ図に示す。
帯域ＮのためのＳ関数係数は入力サンプル点から直接計算される唯一のものであ り、以下の通りである。
Ｐ　（ｉ＋２ｍ）　Ｐ　（ｉ＋２ｍ＋１）Ｐ（ｉ＋２書＋２） ここにｍ−０，１，２，３等である。
全ての低帯域に対しては、Ｓ関数係数は次のようにして次に高い帯域からのＢ項 から計算される。
Ｂ　Ｃｎ　＋ＩＢ　＋２ｍ）　Ｂ　（ｎ→Ｌ　Ｊ　＋　２ｍ”　１　）Ｂ　（ｎ 　＋　Ｌ　Ｊ　”　２鵠＋　２）ここにｎ−Ｎ−１，Ｎ−２，・−＝、３．　２ ．　１　であり、ｍ−０゜１．２．３等である。
帯ｊ５Ｎより下の全ての帯域のためのＳ関数係数を次に高い帯域のＳ関数項によ って上に定義したが、高速計算法に全てが必要ではなくても実際の入力データ点 に関する直接式を誘導することができる。
それにも拘わらず、図示の目的から帯域Ｎ−１のためのＤ係数を以下に示し、そ のエンベロープ形状を第４Ｂ図に示す。
先ず、 Ｂ　（Ｎ、ｊ）　Ｂ　（Ｎ、＋＋１）　Ｂ　（Ｎ、＋＋２）先にめたＢ　（Ｎ、 ｊ）　、　Ｂ　（Ｎ、＋＋１）及びＢ　（Ｎ、＋＋２）を代入Ｄ　（Ｎ−１，ｊ ）　−−−Ｐ　（ｉ）　−−Ｐ　（ｆ　＋１）＋　−Ｐ　（ｉ　＋２＞　＋　Ｐ 　（＋　＋３）＋　Ｐ（＋＋４）−−Ｐ（＋＋５） −　−Ｐ　（ｉ　＋　６） となり、第４Ｂ図に示すようになる。
＄４Ａ図と第４Ｂ図とを比較すると、両者のエンベロープ形状が同じであること が分る。帯域Ｎ−１のための第４Ｂのエンベロープは、第４Ａ図の帯域Ｎのため のエンベロー１に比して長さが２倍であり、最大の高さが半分である。
Ｓ関数の特性は、区分的に連続した一次導関数を有する連続偶関数であることで ある。Ｓ関数の平均値は０である。更に、Ｓ関数は一定の勾配を有する入力信号 サンプルのどのようなシーケンスに対してもその係数がＯであるという有用な特 性を有している。
上述の定義式でｔヒ摘したように、好ましい実施例では全ての考え得るＤ係数を 計算する必要はない０例えば、帯域Ｎに対して実際に計算される最初の２つのＤ 係数は Ｐ　（ｉ）　Ｐ　（＋＋１）　Ｐ　（＋＋２＞Ｐ　（＋＋２）　Ｐ　（＋＋３） 　Ｐ　（＋＋４）第１図のクヮンタイダ（３４）によって導かれるような量子化 が行われない復元には、帯域１のＳ関数項、及び全ての帯域即ち帯域Ｎ乃至帯域 ｌのためのＳ関数係数（全てのｍ値を含む）で完全に充分である０元の信号は正 確に復元することができる。しかし、企図された応用の主分野である実際のディ ジタル通信システムにおいては量子化は不可欠である。
本トライアングル及びピラミッド変換にそれ以上の長所を加えるために、以下に 「Ｓ」関数と名付けるあるクラスの基底関数を定義する。これらの関数のための 係数も帯域Ｎから始めて各帯域毎に発生され、低帯域のための計算に寄与するこ となく直ちに出力される。
Ｓ係数は、帯域Ｎのためには実際の入力データ点の適切に重みをつけたサンプル からめられ、帯域Ｎ−１から始まる全ての低帯域のためには次に高い帯域のＢ項 の適切に重みをつけたサンプルからめられる。
Ｓ係数を含ませることによって、復元のために帯域１のＳ関数、及び以下に定義 する奇数ｍのＤ係数及び奇数ｍのＳ係数の全てを有するのに充分となる。
詳述すれば、Ｓ関数は一％、Ｏ，十％重み関数である。帯域ＮのためのＳ関数の エンベロープ形状を第５八図に、また帯域Ｎ−１のためのＳ関数のエンベロープ 形状を第５Ｂ図に示す。
帯域ＮのためのＳ関数係数は次のように入力サンプル点に関して定義される。
Ｐ　（＊　＋２ｍ）　Ｐ　（ｉ　＋２ｍ＋２）ここにｍ＝ｏ、１，２．３等であ る。
全ての低帯域のためのＳ関数係数は先行帯域のＳ関数項に関して次のように定義 される。
Ｂ　（ｎ　＋１１３　”２１１）　Ｂ　（ｎ　”１１３　”２−”　２）Ｓ　（ ｎ、ｊ＋ｍ）蓮−＋　−。
ここにｍ＝Ｎ−１，Ｎ−２，−・＝、３，２．１であり、ｍは０，１゜２．３１ 等である。
Ｓ関数には欠けているが、有用な特性は一定の勾配を有する入力サンプル点のあ るシーケンスに対して０値の係数を発生することである。この特性を得るために 、Ｓ関数を「正規化」することができる。２つの正規化されたＳ関数を以下にｒ ｓＭＪ及びｒｓＮＪと定義し、両者は奇関数である。順及び逆（復元）変換の両 者のための計算の際に得られる長所から、ＳＮ関数が好ましい。
１１８６図は帯域Ｎのための３Ｍ関数のエンベロープ形状を示すものである。３ Ｍ関数は、一定の勾配を有する入力サンプルのどのシーケンスに対しても０値係 数を発生するというを用な特性を有している。３Ｍ関数のエンベロープはＳ関数 のサンプル点の数の１．５倍に亘っている。連続する低帯域のためのエンベロー プ形状は、それぞれの先行帯域に比して長さが２倍で、高さはＡである。
３Ｍ関数係数を計算するためには、異なる入力点のオーバーラツプを含むために そうでなければ計算されることがないＢｙ型項の計算が必要である。これらのＢ χ型項は、帯域Ｎに対してＰ（ｉ→−２■＋１）　Ｐ（ｉ＋２ｍ＋２）Ｂｙ（Ｎ 、ｊ＋ｍ）”　＋□ ｐ（Ｈ−１，＋３） であり、ｍ−Ｑ、１，２，３．等である。
帯域Ｎより低い全ての帯域に対しては Ｂ　（ｊ＋２＋ｓ＋１）　Ｂ　（ｊ＋２ｓ＋＋２＞Ｂ（ｊ＋２ｍ＋３） であり、ｍ＝Ｎ−１，Ｎ　２．−・＝、３，２．１で、またｍ＝ｏ、１．２．３ ．等である。
特定の例として、最初の２つの正規のＢ項はＰ　（ｆ）　。
Ｐ　（＋＋１）及びＰ（＋＋２）から、及びＰ（＋＋２）。
Ｐ（＋＋３＞及びＰ（＋＋４）から形成される。Ｐ（＋＋２）力（オーバーラツ プされている。しかし、最初の２、つのＢｘ項はＰ　Ｈ＋１）、Ｐ　（＋＋２） 、及びＰ（＋＋３）から、及びＰ　（＋＋３）、Ｐ　（＋＋４）及びＰ（＋＋５ ）から形成され、Ｐ　（＋＋３）がオーバーランプされている。
任意の帯域のための３Ｍ関数は Ｂｘ　（ｎ　、ｊ＋ｍ＋　１　） ＳＭ　（ｎ、ｊ＋ｍ）＝Ｓ　（ｎ、ｊ＋ｍ）−Ｂｘ（ｎ、ｊ＋ｍ） として定義され、ここにｎ−Ｎ、　Ｎ−１，Ｎ−２，−、３，２゜でありｍ＝１ ．２．３等である。
第７図は帯域Ｎのための好ましいＳＮ関数のエンベロープ形状を示すものである 。ＳＮ関数も、一定の勾配を有する入力サンプＪしのどのシーケンスに対しても ０値係数を発生するを用な特性を有している。ＳＮ関数はＳ関数の入力サンプル 点の数の２倍をスパンしている。低帯域のためのエンベロープ形状も、先行帯域 に対して長さが２倍になっており、高さが半分になっている。
任意の帯域のＳＮ関数は Ｂ（ｎ、ｊ＋ｍ　１） ＳＮ　（ｎ、ｊ＋ｍ）＝Ｓ　（ｎ、ｊ＋ｍ＞＋Ｂ　（ｎ　、ｊ＋ｍ＋　ｌ　） として定義され、ここにｎ−Ｎ、　Ｎ−１，Ｎ−２，−、３，２゜１でありｍ＝ Ｌ　２，３等であってｍの奇数値で充分である。
本発明による附加的な関数、即ちｒＨＪ及びｒＬＪ関数は、特定の実行に関して 後述する。
以上の定義及び検討から、入力信号のどのようなローカル平均値も変換ドメイン 内のＢ関数項によって独占的に輸送され、Ｄ、Ｓ。
３Ｍ或はＳＮ関数からの係数によって輸送されないことが理解されよう、全ての Ｂ項から減ぜられる附加的な平均値頃を定義することは可能であるが、本トライ アングル及びピラミッド変換の魅力の多くが全ての成分関数の有限持続時間内に あるので、これは必要ではなく、また望ましくないことが屡々である。また、Ｄ 、ＳＭ、或はＳＮ係数が何れも一定勾配を有する信号点のための非Ｏ値を有して いないので、Ｂ関数項は一定勾配情報をも輸送しなければならない。
第２の次元まで輸送されると、トライアングル変換はピラミッド変換になる。こ の延長は、多くの他の変換における一次元から二次元までの延長と対比させるこ とができる。
詳述すれば、多くの変換における一次元から二次元への通常の延長は、先ず二次 元アレー内の要素の各行に対して完全な一次元変換を遂行し、行及びランク（例 えば周波数、順序等）によって結果を順序づけることである０次で順序づけられ た一次元行変換から得られた各列に対して第２の完全に一次元変換を遂行する。
−次元トライアングル変換から二次元ピラミッド変換への延長は、重要な有益な 結果が大巾に異っている。先ず、ピラミッド変換を実現する上で遂行しなければ ならない計算が大中に少ない。第２に、ピラミッド変換は、変換デバイス内への 信号流から入力データとして進行する流れの片々即ち区分内で計算することがで きる。これによるを益な結果は、殆んどの場合第１のデータサンプルが利用可能 になると、そして最終入力データサンプルが利用可能になるよりも遥かに早く第 １の係数を出力することができるので、必要な内部ストレージメモリの容量が少 なくなることである。他の多くの変換においては、この計算上の長所を実現する ために入力データをブロックに人為的に分離する必要があり、その結果信号の復 元レプリカのブロックの縁に人工縁が発生するという限界がある。他の多くの二 次元変換に勝るピラミッド変換の関連、主長所は、以下に説明するように実行す る場合、計算の数が各連続帯域毎に４の係数ずつ減少することである。
ピラミッド変換においては、以下に説明するようにあるシーケンスが変換に用い られるために選択された帯域の数と同じ回数反覆される。単一の帯域のための係 数及びＢ型項を出力するのに必要な段階からなる一次元内の部分変換が、先ず二 次元アレー内の要素の各行（例えば水平の行）に対して遂行される。各行のこの 第１の変換プロセスの結果は型（例えばＢ、Ｄ、ＳＮ、Ｈ或はＬ）及び位置によ って行目体内で順序づけられる０次に単一の帯域のための係数及びＢ型項を出力 するのに必要な段階からなる一次元内の第２の部分変換が、先に変換された水平 データの順序づけられた結果の各列に対して遂行される。この結果が単一の帯域 の二次元順変倹である。
このシーケンスの結果は２つの節部の出力である。即ち＋１１　今処理した帯域 に割当てられていて附加的な計算を必要としない二次元係数、及び （２）　人力サンプルの選択された二次元アレーのピラミッド重みつき平均を有 し、次に低い帯域において変換処理するために入力されるデータ　サンプルの二 次元アレーを形成しているＢ関数項である。
１６の入力データ　サンプルの各連続群及び前述の処理シーケンスによって生ず る結果に関して、４つのピラミッド重みをつけた平均及び最少１２の係数が存在 する。従って次に低い帯域内へ伝送するのに利用できる二次元アレー内のデータ 　サンプルの数は、今完Ｙした帯域に対して利用可能な数のＡである。
次で、次に低い帯域のために前述の処理シーケンスが反覆され、。
その結果として最少１２の係数及び一群の４つのピラミッド重みをつけた項が供 給される。前述のように、これらの二次元係数は出力され、それ以上の処理を必 要とすることなく、ピラミッド重みつき項は次に低い帯域への人力データ　サン プルになる。処理シーケンスは帯域１の変換が完了するまで続けられ、この変換 が完了すると二次元係数及びピラミッド重みつき平均項は帯域Ｉの結果として出 力される。
本変換は、若干の制限の中で多くの方法で構成することが可能である。前述の関 数の種々の組合せは複数の帯域内において使用でき単一次元の場合に戻って、最 高帯域即ち帯域Ｎにおいては、各４人力サンプル毎に２つの係数が存在しなけれ ばならない、１つの考え得る方法は、第８Ａ図に示すように、各４人力サンプル 毎に２つのＤ係数を用いることである。この場合には、各り係数の重みりきエン ベロープは隣接り係数のエンベロープに５０％だけオーバーラツプしている。
第８Ｂ図に示す別の方法は、帯域Ｎにおいて４人力サンプル置きにｊつのＤ係数 項及び１つのＳ型係数を用いることである。第８Ｂ図において、ｒＤＪ及びｒＳ Ｊ型関数は、それらの中心が同一サンプル上に存在するように配置されている。
２つのｒＳＪ関数、及び１つのｒＤＪ及び「Ｓ」関数が交互するような他の組合 せも回部である０本発明の好ましい実施例は１つのｒＤＪ型と、オーバーラツプ する１つの「Ｓ］型係数とを用いており、この組合せはよりたくましい信号復元 をもたらす。
好ましい実施例の帯域Ｎ−１においては、各８人力サンプル毎の前述のＤ及びＳ 型の糾合せの１つに対して２つの係数が存在しなければならない、帯域Ｎ−２に 対しては各１６人人力サンプル毎２つの係数が存在しなければならず、以下同じ ように続いて行く、これらの係数に加えて、帯域Ｎから下って帯＠１まで、帯域 １の係数の各対毎に２つのＢ型項が存在しなければならない、これらのＢ型関数 のエンベロープは第８Ｃ図に示されており、互に５０％だけオーバーラツプされ ていることが理解されよう、一般に、内部信号領域に対しては最少数の係数プラ スＢ関数項は、平均した信号からの入力サンプルの数に等しい、変換が連続して オーバーランプする本質であるために、固定数の特定係数を同数の特定入力サン プルに直接関連づけることは不可能である。これは殆んどの先行技術変換と対比 されるが、変換に多くの長所及び効用を与えている。
要約するために、以下に４データ　サンプルの群において復元に充分な５つの組 合せを示す。
（１）２つのＢ項及び２つのＤ係数（全てのｍ値に対するＤ）。
（２）２つのＢ項及び２つのＳ係数（全てのｍ値に対するＳ）。
（３）２つのＢ項、１つのＤ係数、及び１つのＳ係数（奇数のｍ値のみに対する Ｄ及びＳ）。
（４）２つのＢ項、１つのＤ係数、及び奇数のｍ値のみに対する１つのＳＮ係数 、及び （５）（現在では好ましい）２つのＢ項、１つのＨ係数、１つのＬ係数、及び次 に低い帯域からの０桁上げ（後述）。
るが、これに関して以下に説明する。
表　ｌ Ｘ−４Ｐ　（ｔ）＋＋ｐ　（ｉ　＋２）ｙ−１ｐ　（ｔ　＋２）＋’ｒＰ　（ｉ 　＋４）ｚ−＋ｐ　（ｉ　＋４）　＋＋ｐ　（ｉ　＋６）２＊Ｓ　（ｊ＋１）− Ｐ　（ｉ＋４）−Ｐ　（ｉ＋２）Ｂ　（Ｎ、ｊ）　−＋Ｐ　（ｆ　＋１）　＋＋ ｘＢ　（Ｎ、ｊ＋１）−＋Ｐ　（ｉ＋３）＋＋ｙＢ　（Ｎ、ｊ＋２）　−−）Ｐ 　（ｉ　＋５）　＋＋ＺＷ−＋Ｂ　（ｊ＋２）−”ｒＢ　（ｊ）Ｄ（Ｎ、ｊ＋１ ）＝＝＋Ｐ（ｉ＋３）　＋ｙＳＮ　（Ｎ、ｊ＋１）−’ｒ　（２＋ｌ’Ｓ　（Ｎ 、ｊ＋１＞）−”ｔＷ第９図は所望の出力を発生させるのに必要な動作の全てを 示して及びＢ　（Ｎ　ＩＪ”　２　）はＳＮ　（ｊ＋１）の形成に用いられる。
各Ｂは３つの隣接する入力サンプルの重みつき平均である０重みは三角形のエン ベロープを形成しており、隣接する三角形エンベロープは互に三角形の底辺の巾 の半分だけオーバーランプし合っている。
連続する低帯域においては、Ｂ項は第９図能カデシメーションブロセスへの入力 として用いられている。得られたＤ型、Ｓ型、及び　ＳＮ型係数は全て１帯域高 い帯域の対応部と同じエンベロープ形状を有している。この場合エンベロープは 対応する高い帯域のエンベロープの半分の高さと２倍の巾を存している。第１０ Ａ図帯域整列を示すものであるや即ち、三角形状平均の先行トリオを三角形状に 平均するとサンプルの重みが得られる。これもまた三角形であるが先行の各三角 形の２倍の巾と半分の高さになっている。ｌ帯域低い帯域におけるその後のデシ メーションによって更に別の三角形が得られ、今度は１５要素のＰを含み、１６ サンプルのエンベロープ中である。帯域ｌにおいてこれらの三角形は順変換プロ セスを完了させるべき変換基底関数を発止させる。第１．　ＯＡ図及び第１０１ ３図は「逆トライアングル及びビラミー／ド変換の考え方」の項で再び説明する 。
さて第１１図は、第９図の信号フロー図の中間処理ブロックに対応する単一のデ シメーション即ち処理ブロック（４４）への接続を示すものである。明瞭化のた めに最高帯域、帯域Ｎのためのものを示してあり、表示もそれに従っている。し かし、低帯域用処理ブロックの内部動作は同一であるが、入力が次に高い帯域か らのＢ項であることを理解されたい。
結論として、処理ブロックは一般的に処理段階の最小セットとして限定してよく 、これらの段階自体は反覆しないが他の処理ブロックと共に作動させる場合には それらを相互接続する必要がある付加的な段階を必要とせずにセットとして反覆 し、入力データ点の任意に大きいセットの空間に亘る変換を遂行するのに充分と なる。
第１２図は、第１１図のデシメーション　ブロックがどのように相互接続されて いるのかを示すものである。即ち、第１２図は帯域Ｎ及び帯域Ｎ−１の中で相互 に接続されているデシメーション　ブロック（４４）の小区分を示している。図 示のように、内部信号領域内の一次元変換に対して帯域Ｎ−］に必要をデシメー ション　ブロックの数は帯域Ｎ内の数の半分である。帯域Ｎ−２は帯域Ｎ−１の 数の半分となり、以下そのように続いて行く。
必要ではないが、中間結果を保持するのに必要なメモリの量を最小にするために 、単一のデバイス（４６）に適切なシーケンス内でデシメーションの全てを遂行 させることができる。ｔ−のデシメーション　デバイス（４６）の使用を第１３ 図に示す。バッファ　メモリ　（４８）は変換すべき信号の到来入力サンプルを 記憶し、Ｂストレージ　メモリ　（５０）は中間Ｂ項を記憶する。スイッチ（５ ２）はこれらのサンプルの４つ、Ｐ　（ｉ＋３）、Ｐ　（ｉ＋４）。
Ｐ　（ｉ＋５）及びＰ（ｉ＋６）を順次受入れる位置に倒されている。
デシメータ　（４６）はセーブ・オーバー　メモリ　（５４）からＰ（ｉ＋２） 及びＢ　（ｊ）も受けている。明瞭化のために帯域Ｎであるとすれば、詳細はｌ ＆述するデシメータ（４６）によって遂行される計算は次の表■に与えられるよ うになる。
表　■ Ｐ　（ｉ＋２）　Ｐ　（ｉ＋３）　Ｐ　（ｉ＋４）Ｐ　（ｉ＋４）　Ｐ　（ｉ＋ ５）　Ｐ　（ｉ＋６）Ｐ　（ｉ＋２）　Ｐ　（ｉ＋３＞　Ｐ　Ｈ＋４）Ｐ　（ｉ ＋２）　Ｐ　（ｉ＋４） Ｂ　（Ｎ　ＩＪ）　Ｂ　（Ｎ　１ｊ”　２　）ＳＮ　（Ｎｊ＋　１）−３（Ｎ、 ｊ＋　１）＋　−−−要素Ｐに関して総合的に表現すると非トリビアル乗法を含 んではいるが、ここに示されているようにＳＮ項はトリビアル乗算（２のめのデ シメータ（４６）の出力はＤ（Ｎ、ｊ＋］）及び、特定の応用に依存してＳ　（ Ｎ、ｊ＋１）がＳＮ　（Ｎ、ｊ＋１）係数の何れがである。
また帯域１においてはＢ（１，ｊ＋１）及びＢ（１，ｊ＋２＞項が出力される。
帯域２から上の帯域Ｎまでは、これら後述の結果は一時的Ｂストレージ　メモリ （５０）内に記憶され、後に帯域Ｎ−１乃至帯域１において結果を計算する際に デシメータ（４６）への入力要素として使用される。これら後述のデシメーショ ンが遂行されると、スイッチ（５２）は、臨時Ｂストレージ　メモリ　（５０） から入力サンプルを受入れるように倒される。
種々の帯域Ｎ、Ｎ−１．Ｎ−２等内のデシメーションのシーケンスは、最小の量 のＢストレージ　メモリ　（５２）が得られるように決定することができる。こ のためには、同−帯域及び次に高い２つの帯域内の最後のデシメーションの後に 現在の帯域においてデシメーションを遂行する必要がある。即ち部分的なシーケ ンスを示すとＮ、Ｎ、Ｎ−１，Ｎ、Ｎ、Ｎ−１，Ｎ−２，Ｎ、Ｎ、Ｎ−１゜Ｎ、 Ｎ、Ｎ−１，Ｎ−２，Ｎ−３，・−・・・・となる。
デシメーション　プロセスから供給されるＤ（ｎ、ｊ＋１）及びＳ（ｎ、ｊ＋１ ）或はＳ　Ｎ　（ｎ　ＩＪ　”　１　）係数は出力として直接取出してもよいし 、或は更に線形再配列を行ってもよい０本発明による特に有用な再配列はｒＨＪ 及びｒＬＪ関数の形成及び使用である。これらの関数は次のように定義される。
ＳＮ項を用いるとＨ（ｎ、ｊ＋ｍ）−に＊ＤｃＵ−Ｄ　（ｎ、ｊ＋ｍ）−３Ｎ　 （ｎ、ｊ＋ｍ）。
及び Ｌ　（ｎ、ｊ＋ｍ）−ｋｌＤｃＵ−Ｄ　（ｎ、ｊ＋ｍ）＋ＳＮ　（ｎｌｊ＋ｍ） ＊また、Ｂ型項を用いると、 Ｈ（ｎ、ｊ＋ｍ）＝−Ｄ　（ｎ＋ｊ＋ｍ＞−３（ｎ＋ｊ＋ｍ）、及びＬ　（ｎ、 ｊ＋ｍ）−−Ｄ　（ｎ＋ｊ＋ｍ）＋３　（ｎ＋ｊ”ｍ）。
ＤＣυ（Ｄ桁上げ）は、次に低い帯域内のＤ型係数であって、Ｄ項を中心とする ３つのＢ型項から形成されている。
Ｂ（ｎ、ｊ＋ｍ）Ｂ（ｎ、ｊ＋ｍ−ト１）ＤＣＵ＃−”　−一一一一一一一・　 ＋　□Ｂ　（ｎ、ｊ＋ｍ＋２） またｋは使用者によって選択される定数であり、普通は０乃至１の範囲にあるや パラメータｒｋＪを含ませた主な理由は、復元変換のインパルス！／スポンスの 滑らかさを制御するためのパラメータを使用者に与えることである。ｋの値を％ にすると好結果が得られており、また２の累乗であると非トリビアル乗算を導入 することがない、Ｂ型項の計算は、ｌ’　ｋ　、１或はｒＨＪ及びＩ−Ｌ　Ｊ関 数を導入しても影響されることはない。
第１４図及び第１５図は、パラメータｒｋＪを〃に選択した時のｒ　ＨＪ及びｒ ＬＪ基底関数のエンベロープの形状を示すものである。
それぞれは共通中心の周囲に他のｕＩ像であり、ｒＤＪ及びｒＳＮＪ関数とは異 なって共に同数の入力点をスパンしている。
第１６図は、Ｈ及びし計算を含む信号フロー図である。第１６図は第９図と比較 することができ、同じように処理ブロックに対応している。
二次元変換（ピラミッド変換）に必要な一時的ストレージ　メモリの量を最少に するために、また−次元の場合に導入した高速計算方法を用いて、各帯域の水平 及び垂直変換の最適シーケンスを選択することができる。１つの帯域においては 充分なサンプルだけが水平に、次で垂直に処理されて、次に低い帯域における処 理シーケンスを遂行させるのに充分な入力サンプルを発生する。像が通常のよう に付随縁を有する有限長であるような二次元変換を考える場合、例えば左縁から 右縁へ水平方向にのような水平及び垂直の再変換を含む処理ブロックのシーケン スを遂行すると好都合であることが多い、処理ブロックのこれら隣接する水平ス トリップの２つを遂行した後には、次に低い帯域において水平処理ストリップを 遂行するのに充分な入力サンプルが利用可能となる。ここでは、処理ブロックは 入力サンプルの４×４アレー、プラス水平及び垂直の両方においてセーブ　オー バーされた項を必要とする。プロツタからの出力はそれ以上の処理を必要としな い１２の係数及び基底関数の２×２アレーであって、それぞれ入力サンプルの方 形群のビラ（７ド重みつき平均である。これらの２×２アレーの４つの方形アレ ーが５、次に低い帯域における処理ブロックを遂行するのに必要とされる。
特定の例として、以下の表■、■及び■は二次元変換が進行する様を示している 。明瞭化のために、下付き文字は帯域番号を除くことによって簡略化している。
しかし別の記号を付加しである。小文字のｒａｇ、ｒｂＪ、ｒｃＪ、ｒｄＪ及び 「ｅ」は、二次元入力データ　マトリックスの行倒を示している。小文字ｒｈＪ 及びｒｖＪが存在する場合は、特定の項或は係数が水平変換、或は水平及び垂直 変換の結果であることを示している。
先ず、表■は１つの帯域内の処理プロツタの高速二次元ピラミッド変換動作を遂 行するのに利用できなければならない種々の入力要素を簡易に要約したものであ る。明瞭化のために帯域はＮであるものとしであるので、実際の入力データ点Ｐ 　（ｉ）が用いられている。
のための隣接する処理ブロックから輸送される或はセーブ　オーバーされる点で ある。「新要素」と記されｗ、ｘ、ｙ、及びＺと見出しを付した残りの４列は、 実際の入力データから取出された、それまでに操作を受けてない新しい要素であ る０例えば、Ｐｂ　（ｉ＋３）は入力データ　マトリックスの行ｒｂＪ及び列ｉ ＋３からの入力データ点を意味する。
実際の処理では、表■の４つの行ｒｂＪ乃至ｒｅＪのそれぞれにデシメーシッン 操作が（別個に）遂行される０次表■の行ｒｂＪ乃至ｒａＪは水平操作の結果を 示している。
Ｉ：ｌ　ロ　ニ　ロ　ロ　ロ ω　口　ｌ：Ｑｃｏ（ＱＣＯ 表■から明らかなように、行変換の結果は帯域番号によって行内に順序づけられ たｒＨＪ及びｒＬＪ係数、並びにｒＢＪ項である。
行変換のために「正規化」されたＨ及びＬ係数が計算される。これはＨ及びＬ係 数がＤ及びＳ係数からではなく、Ｄ及びＳＮ係数から誘導されていることを意味 する。
加えて、表■の各列は、処理ブロックの同一の列内でそれに隣接する垂直変換の 先行処理からセーブ　オーバーされたａ項（行ｒａＪ内）が付されている。列ｒ ＸＪ及びｒＺＪも正規化を遂行するためにセーブ　オーバーされたＢｖＢｈ型項 が付されている。
次に表■の４つの各列ｒＷＪ乃至「ｚ」に対して垂直デシメーシッン操作（変換 ）が（別個に）遂行される。最終結果を次の表■に示す。
：Ｉ：＝−＝ ＝＝＝　口 ＝＝＝＝ ＝　ロ　−ロ 表Ｖから列変換の結果が帯域番号によって列内に順序づけられたｒＨＪ及びｒＬ Ｊ係数、並びにｒＢＪ項であることが分る。列変換の場合、表■の列Ｘ及びＺ（ これらの列はＢ型項だけを含む）のみに対して「正規化」されたｒＨＪ及び「Ｌ 」係数を計算すれば充分である。正規化されたｒＨＪ及びｒＬＪ係数を水平変換 に対して計算する場合は（結果が表■に示されている）、表■の列ｒＷＪ及びｒ ＹＪの垂直変換の正規化された「Ｈ」及びｒＬＪを計算する必要はなくなる。
上記によって達成される二次元変換の重要な面は、水平或は垂直の何れかの方向 に（１）一定振巾、或は（２）一定勾配の何れかの像領域に対して、ｒＨＪ及び ｒＬＪ係数が０値となることである。
通常は、１つの次元だけのＢ型項を正規化し、第１の次元の操作から供給される Ｂ型項を含む第２の次元の操作だけで充分である。
Ｂ型項を正規化するという理由は、得られるＳＮ係数を一定勾配を有する連続入 力サンプルに対してＯならしめることである。１つの次元に対して変換を遂行し た後に得られる列の半分はＢ型項であり、他の半分はそれらがｒＤＪと「ＳＮ」 或はｒＨＪと「Ｌ」、或は他の組合せであると否とに拘わらず一定勾配からの逸 脱がある場合だけ非０値になる。これらの後者の項の列が第２の次元内に一定の 非０勾配を発生する可能性は少ない、恐らくある列は水平の練（一定０値勾配） に対応して一定値の項のラインを持つであろう、しかし、正規化されていないＢ 型項は、この場合既にＯの値を有している。
従って第１の方向における変換から供給されるｒＤＪとｒｓＮＪ。
或はｒＨＪとｒＬＪ項の列に対してＳ正規化を遂行する必要はない。
理論的観点からは、ｒｓＪ正規化は第１の方向に選択的に遂行し、次で同じよう な望ましい結果を得るように第２の次元において綜合的に遂行することができる 。各処理ブロックに関しては、正規化は８中６のデンメーションによって遂行さ れる。
接帯域における処理操作の間のフェージングの関係を更に説明する。
全ての内部（非線）サンプルは、与えられた帯域内の少なくとも１つのＢ型項に 寄与する非２進みを有している。しかし、本発明の好ましい実ｔＦ！例ではＤ型 係数は１フ置きのＢ型項のみに対してしか発生ｔないから、４つ置きのサンプル はＤ型係数の発生に寄与しない。
１つの帯域のＤ型係数の半分の中心は、次に低い帯域内のＤ型係数の中心に揃え るべきである。これは考え得る唯一の配列ではないが、復元プロセスの中心部分 として補間のプロセスを容易にする。
復元処理ブロックは、頃処理ブロックによって遂行されたものから逆操作を遂行 する。このばあい、Ｂ型項及び通切な係数がブロック内に挿入される。次に高い 帯域におけるＢ型項がそのブロックから出力される。復元ブロックにおいて遂行 される計算は順ブロックにおいて遂行されるものの逆であり、入力及び出力は２ つの操作の間で正確に逆転する。この例外は隣接する順ブロック或は隣接する復 元ブロック間の内部リンクであって順方向或は復元方向に特定的であるセーブ　 オーバー及び桁上げ項である。
さて先ず信号からの元のサンプルを変換係数及びＢ関数項から復元できることを 示す０次に種々の係数が粗に量子化されるか或は除去された時に、最小の知覚さ れる劣化の所望特性を生ずるように好ましい実施例において復元がどのように遂 行されるかを説明する。
１セツトの計算の部分結果がその後の結果の計算にも用いられる点で、含まれる 技術は高速計算法を構成している。これは適切な重みを乗した１組の係数及び基 底関数から一時に１つ各最終出力サンプルのための値を計算するのと対比される 。この高速技術はまたトリビアルな、即ち２の累乗の乗算だけを含んでおり、一 方直接方法は多くの非トリビアル乗算を含んでいる。
順変換のための式 ％式％） であることを示すことは容易であり、正規化を用いればＢ　（＋＋２）−Ｂ　（ ｊ） であり、また Ｐ　（＋＋７）−Ｂ　（＋＋３）＋Ｄ　（＋＋３＞。
Ｐ　（＋＋６）　−Ｂ　（＋＋３＞　−Ｄ　（＋＋３）　−３（＋＋３）　、及 びＰ　（＋＋８＞＝Ｂ　（＋＋３）−Ｄ　（＋＋３）＋Ｓ　（＋＋３）であり、 正規化を用いれば Ｂ　（＋＋４）−Ｂ　（＋＋２） 以上のように、点の各トリオはローカル係数及び基底関数によって決定される。
Ｐ（＋＋４）及びＰ（＋＋６）を計算した後に、Ｐ（＋＋５）を計算するのに次 の関係を用いることができる。
Ｐ　（＋＋４）＋Ｐ　（＋＋６） Ｐ　（＋＋５）＝２＊Ｂ　（＋＋２）　。
これはＢ（＋＋２）のための順計算の再配列である。従って現在の帯域のＢ関数 及び現在の帯域の係数（Ｄ及びＳ）の値から、次に高いレベルのＢ関数項を復元 することが可能である。この手順は帯域１において開始され、相互作用的に帯域 を上って行き、帯域Ｎの復元プロセスから元の信号を写した出力サンプルが発生 するまで続けられる。
しかし、この特定形状の復元は、ｗｔ変換と復元変換との間で係数が粗に量子化 されるか或は排除された場合、望ましくない誤差をもたらす恐れがある。この同 じ状態の下で望ましい滑らか作用を与える方法を次に説明する。
先ず、ｐ　（＋＋２）及びＰ（＋＋４）の計算のための変形を、これらの項のた めの前述の式から出発して開発することができる。
Ｂ　（ｊ）−Ｂ　（＋＋１） ｐ（＋＋２）の式に□を加え、差引（ことにＢ　（＋＋２）−Ｂ　（ｊ） Ｂ　（ｊ）−Ｂ　（＋＋１）　Ｂ　（ｊ）−Ｂ　（＋＋１）が得られ、配列し直 すと Ｂ　（ｊ）　＋Ｂ　（＋＋１） Ｂ　（ｊ）　Ｂ　（＋＋１） −３Ｎ　（ｊ＋］）−＋ となる。この関係内の最後の３つの項は、次に低い帯域のＰ（＋＋３）に中心す るＤ型係数ＤＣＵＩ　（０桁上げ）によ、って置換することができ、 Ｂ　（ｊ）＋Ｂ　（＋＋１） Ｐ　Ｈ＋２）−−Ｄ　（＋＋１） 一３Ｎ　（ｊ　＋１）＋ＣＣＵ１．。
が得られるが、これは望ましい結果である。実際には、ＤＣＵ型の係数は〜もし 直接利用できなければ次に低い帯域において計算され、現在の帯域において用い るために桁上げされる。係数Ｄ　（＋＋１）。
５Ｎ（＋＋１）及びＩ）Ｃｕ１１が、元の信号のために、或は順変換と復元変換 との間の量子化操作のために全て０であるか、或はそれらの組合せで０になる場 合には、Ｐ　（＋＋２）はＢ（ｊ）及びＢ（＋＋１）の補間された値となる。
計算された値が０でない場合でも０桁上げ係数の値を０ならしめることが望まし いような２つの復元状況が存在する。第１の状況は信号、例えば像のレプリカを 望むが全ての係数データが未だ利用できない場合に発生する。これは全ての係数 データを送るのに数秒の時間を必要とする場合に起り得る。また全信号に対して 充分なメモリスペースが利用できない場合にも発生する。もし帯域１の係数デー タが先ず利用可能であれば、そのデータのみを用いて像の近似を復元することが 可能である。もし帯域１及び帯域２の両データが利用可能ならば、より良い近似 を復元することが可能となり、以後同じようになる。この型の近似内を復元する ためには、その処理ブロックにおいて係数データが未だ利用できない場合、０桁 上げ係数を計算するのではなくそれをＯにする方が良い。この操作の結果は、係 数が未だに利用出来ない帯域における補間に基づく近似である。
知覚される効果は、補間によって導入された潰らかさによる解像力の低下である 。
第２の状況は信号の順変換中に係数が相に量子化された場合に発生し、これは復 元中に０桁上げ係数内に誤差をもたらしかねない。
これらの誤差は遥かに活性の領域においてよりも滑らかな領域においてより不快 に知覚される。復元中にマツピング　データから滑らかな領域の位置及び繁華な 領域の位置を推断することが可能であり、後に説明する。しかし、順変換によっ である位置に係数が発生していないと推断されれば、その領域が滑らかでなけれ ばならないことであり、その領域内は補間による復元を遂行することが適切であ る。
後述するように、この決定を行う基準はマツピング　データから直接的に利用可 能である。そこで使用者は若干の解像力を犠牲にして、しかし滑らかな信号領域 内の変換プロセスに基づく不快な人工物を導入することなく、変換効率を増す能 力を有することになる。
Ｂ　（＋＋２）−Ｂ　（＋＋１） 同様に、もし項□□をＰい＋４）の式 に加算、減算し、同じような再配列及び代入を行えばＢ　（＋＋１）　＋Ｂ　（ ＋＋２） Ｐ　（＋＋４）−−Ｄ　（＋＋１） ＋ＳＮ　（＋＋１）＋ＤＣＵ１ となる。これから直ちに、Ｂ（＋＋１）に直接揃えられているＰ（＋＋３）の値 が、もしＤ　（＋＋１）がＯであればＢ（＋＋１）の量に等しいことが分る。こ れまでは、出力サンプルは、もし１つ存在すればその直下のＢ型項の値に等しく 、また全ての係数が０である場合のようにもしＢ型項が直下に存在しなければ、 その何れかの側に対する２つのＢ型項の補間値に等しい。
Ｐ　（＋＋５）の式は Ｐ　（＋＋４）＋Ｐ　（＋＋６） Ｐ　（１＋５）−Ｂ　（＋＋２）−□ ＋Ｂ　（＋＋２） と書き換えることができる。この式の右辺の始めのＢ（＋＋２）を除く２つの項 は不可視り型係数（以下Ｄｉと記す）を形成している。
この名前は、好ましい実施例においては実際の可視係数として合まれていないか ら付けられたのであるが、直下にＢ型項を有する出力要素が Ｐ　（＋＋３）＝Ｂ　（＋＋１）＋Ｄ　（＋＋１）に似た Ｐ　（＋＋５）＝Ｂ　（＋＋２）＋Ｄ　（＋＋２）によって形成されていること からＤ型の係数の形状を有している。
しかしＤ（＋＋１＞は可視係数であり、一方Ｄ　（＋＋２）は不可視であって Ｐ　（＋＋４）　＋Ｐ　（＋＋６） Ｄ　（＋＋２）−Ｂ　（＋＋２）−□ から見出さ赴ければならない。
本発明の重要な面は、粗な量子化によって誘導されるか、或は順変換と復元変換 との間で若干の係数が除かれたことによって誘導される知覚される雑音を最小に しつつ、元の信号の満足できるレプリカの復元である。帯域１から上方へＢ関数 間の線形補間の累積、プラス非Ｏ係数に起因する線形補間からの逸脱としての復 元の特定化は、これまではこの目的を満足している。上述のこの最後の式の形状 は、滑らかさが共通の源から少しだけ誘導された２つの量の差を０に近づけるこ とに依存しているので、この目的を強く満足させてはいない。目的はこの関係を Ｂ関数項よりも係数データにより強く依存させ、到来係数がＯに近づくにつれて できる限り０に近づけるようにこの関係を再配列することによってより良く達成 される。
Ｄ　（＋＋２）の式にＰ（＋＋４）及びｐ　（＋＋６）を代入するとＢ　（＋＋ １）＋Ｂ　（＋＋２） Ｄ　（＋＋２）−Ｂ　（＋＋２）−□ Ｄ　（＋＋１）　ＳＮ　（＋＋１）　ＤＣＵＩＢ　（＋＋２）＋Ｂ　（＋＋３） 　Ｄ　（＋＋３）ＳＮ　（ｊ＋３）　ＤＣＵ２ Ｂ　（ｊ＋１）　Ｂ　（ｊ＋２）　Ｂ　（ｊ＋３．）Ｄ（ｊ＋１）　５Ｎ（ｊ＋ １） ＤＣＵＩ　Ｄ　（ｊ＋３）　ＳＮ　（ｊ＋３）ＤＣ１Ｊ１＋ＤＣＵ２ が得られる。□　を加減すると Ｂ　（ｊ＋１）　Ｂ　（ｊ＋２）　Ｂ　（ｊ＋３）Ｄ　（ｊ　＋　２　）　−− −＋　−＋□ＤＣＵ１＋ＤＣＵ２　Ｄ（ｊ＋１） ＳＮ　（ｊ＋１）　Ｄ　（ｊ＋３） ＳＮ（ｊ＋３） ＋　−ＤＣＵ２゜ Ｂ型間数の項の第４項を展開すると Ｂ　（ｊ＋１）　Ｂ　（ｊ＋２）　Ｂ　（ｊ＋３）Ｂ　（ｊ）　Ｂ　Ｎ＋１）　 Ｂ　（ｊ＋２）Ｂ　（ｊ＋２）　Ｂ　（ｊ＋３）　Ｂ　（Ｊ＋４）Ｄ　（ｊ＋１ ）　ＳＮ　（ｊ＋１） Ｄ　（ｊ＋３）　ＳＮ　（ｊ＋３） 同類Ｂ型項の全てを混合すると Ｂ　（ｊ）　Ｂ　（ｊ＋２）　Ｂ　（ｊ＋４）Ｄ　（ｊ＋１）　ＳＮ　（ｊ＋１ ） Ｄ　（ｊ＋３）　ＳＮ　（ｊ＋３） とすれば、 ５Ａ−３Ｂ　Ｄ　（ｊ＋１）　ＳＮ　（ｊ＋１）Ｄ　（ｊ＋３）　ＳＮ　（ｊ＋ ３） 上記の形状において、線形補間からの逸脱を表わしているＤ　（ｊ＋２）の殆ん どは係数データに依存し、小さい部分が勾配ＳＡ及びＳＢの差に依存している。
Ｂ型項の直線のように勾配が等しい場合には、Ｄ（ｊ＋２）は係数だけに依存す る。そこでｐＨ＋５）はＢ　（ｊ＋２）プラス何等かの非Ｏ係数に起因する逸脱 に等しくなる。この計算形状は所望の目的に合致している。
不可視Ｏｆ係数Ｄ（ｊ＋２）は量子化効果に対して他の係数よりもや一鋭敏であ る。変換効率を増そうとして粗な量子化を用いる場合、この係数に対してしきい 値操作を遂行することが望ましい、この操作は、項の絶対値があるしきい値より も小さければ、その値を０にすることである。この効果は復元を滑らかにするこ とである。しきい値の値は動的にすることができる。即ち、しきい値は、係数が θ値を有する信号領域では高く、係数が非０値を有する領域では低くすることが できる。
式は以下の関係を用いることによって他の変数ｒＨＪ及びｒＬＪの関数に容易に 変換することができる。即ちＨ−ｋ　＊ＤＣＵ−Ｄ−３Ｎ、及び Ｌ＝に＊ＤＣＵ−Ｄ＋ＳＮ。
これらから Ｌ＋Ｈ Ｄ−に＋１）Ｃ（Ｊ−□、及び −Ｈ ３Ｎ冨□。
これらを代入すると、Ｐ（＋＋２）乃至ｐ（＋＋５）の式はＢ　（ｊ）　＋Ｂ　 （ｊ４１） Ｐ　（ｉ　＋２）＝　＋ＤＣＵ率（１−ｋ）＋Ｈ（＋＋１）　、 Ｐ　（＋＋３）”Ｂ　（＋＋１）＋ＤＣＵ１＊ｋＨ（ｊ＋］）＋Ｌ　（＋＋１） Ｂ　（＋＋１）　＋Ｂ　（＋＋２） Ｐ　（＋＋４）”　＋ＤＣＵ１’ｋ　Ｃ１，−ｋ）＋Ｌ（＋＋１．）、及び ＳＡ−３Ｂ ｐ（＋＋５）冨Ｂ（＋＋２）＋−□ −（ｉ−＋）＊　（ＤＣＵｉ＋ＤＣＩＪ２）となる。
項（＋−＋）は、値ｋがＯ或はｌに等しくなければやや複雑な乗算となる。しか しに＝十であればそれを乗じた量、例えばＱの単一の減算によって容易に実現さ れる。
（３／４）＊Ｑ−Ｑ−（１／４）＊Ｑ ここに乗数（１／４）はトリピアルな乗数である。
Ｎ個の異なる帯域の処理を遂行するように、また信号の持続時間の間引続いて反 覆できる標準化処理ブロックを確立することが可能である。セーブ　オーバーす るデータの量を最小ならしめるために、処理ブロックは先行の記号及びＢ型項、 Ｄ型係数等々の整列を用いて出力Ｐ　（＋＋１）、Ｐ　（＋＋２）、Ｐ　Ｈ＋３ ）及びｐ（＋＋４）を実際に計算する。ｐ　（＋＋１）を計算するのに必要な不 可視り型係数Ｄ１の部分的計算が、未処理係数及びＢ型基底関数と共に入力とし て処理ブロックに供給される。処理ブロックの仕事の一部は、Ｐ（＋＋５）を計 算するために隣接処理ブロック内で用いられる部分量を計算することである。こ の隣接ブロックは、現ブロックが前の部分量を用いてＰ（＋＋１＞を計算するの と全く同じようにして、この後の部分量を用いる。
Ｐ（＋＋５）の上述の計算から、操作は２つの部分ａ）及びｂ）に分割すること ができる。
ＳＡ　Ｌ　（＋＋１） ａ）　−−−（］、　−Ｊ））　＊ＤＣＵ　１−−　、及びｂ）　＝Ｂ　（ｊ　 ＋２）　−−−Ｈ−４））　＊ＤＣＵ２ここに前述のように Ｂ　（＋＋２）−Ｂ　（ｊ） Ｂ　（ｊ　＋４）　−Ｂ　（ｊ　＋２）ＳＢ冒　−一−−−−−−− 代入すると Ｂ　（＋＋２）−Ｂ　（ｊ） ａ）＝　−（１−子）＊ＤＣＵ１ Ｂ　（＋＋４）−Ｂ　（＋＋２） ｂ）−Ｂ　（＋＋２＞−〜−−−− Ｈ（＋＋３） 部分ａ）は処理ブロック内で計算され、出力ｐ　（＋＋１）乃至Ｐ（＋＋４）が 供給される。部分ｂ）はｐ　（＋＋５）乃至Ｐ（Ｌ＋８）を計算する隣接処理ブ ロック内で計算される。
Ｐ（＋＋１）の計算を完成させるためには、前の処理ブロックも部分ｂ）を計算 しなければならない、この項は、対応させればＢ　（＋＋２）−Ｂ　（ｊ） Ｐ　（＋＋１）＝Ｂ　（ｊ）〜□ Ｈ（＋＋１） （１−Ｊ））　＊ＤＣＵ　１−−　＋ａ）部分量。
Ｂ　（＋＋２）−Ｂ　（ｊ） ２つの項□及び（１−Ｊ））＊ＤＣＵ１は同一ブロックの画部分計算に共通であ る。これらの部分計算を同一プロツク内で遂行させると、必要処理段階の総数が 減少する。
単一次元トライアングル変換の場合には、次に高い帯域において係数を計算する のに役立つ桁上げを必要とするＤ型係数の値は、現帯域においても必要とされる 結果である。帯域１では、帯域０が存在しないので桁上げは利用できない。
しかし、この場合Ｂ関数項を直接利用して必要なり型桁上げ係数を計算すること ができる。
以下に二次元ピラミッド変換の復元について説明する。計算のシーケンスを以下 の表■及び■、及び第１７図のフローチャートを参照して説明する。これらの表 はそれぞれ復元処理ブロックの計算を開始するための係数及びＢ関数項のアレー 、及び初期復元処理の結果を表わすアレーであり、また第１７図は計算、並びに 種々の入力１出力１部分計算及びセーブ　オーバー係数が発生する順序を示すも のである。表■に示されいる復元のための開始係数及び項のアレーは、前述の表 ■に示されている順二次元変換の結果のアレーと比較することができるや ぶ　− 表■及び■内の記号は変換された要素の値を計算するために入力データを操作し た順処理段階を示す、即ち小文字ｒＶＪ或はｒｈＪＢ　（＋＋２）−Ｂ　（ｊ） Ｐロー←Ｊ）一部分入力子Ｂ（ｊ）−□５　Ｆ（（＋＋１＞ −（１−４））＊ＤＣＵ−−１ Ｂ　（ｊ）　十Ｂ　（ｊ＋Ｉ） １０　Ｐ　（＋＋２）＝　＋ＤＣＵ］＊　（１−ｋ）＋Ｈ（＋＋１）。
Ｉｓ　Ｂ　（＋＋１＞　＋Ｂ　（＋＋２）Ｐ　（ｉ　＋３）−＋ＤＣＵ＊　１　 （１−ｋ）＋Ｌ（＋＋１）。
Ｂ　（＋＋２）−Ｂ　（ｊ） 部分出力−−（１−’））＊ＤＣＵ］ タイプ■は０桁上げ係数を含まない復元である。
Ｐ　（＋＋１）−Ｂ　（ｊ）　＋Ｄｉ。
Ｐ　（＋＋２）＝Ｂ　（＋＋１＞　Ｄ　Ｓ。
Ｐ　（＋＋３）＝Ｂ　（＋＋１）＋Ｄ、及びＰ　Ｈ＋４＞−Ｂ　（ｊ＋Ｉ）−Ｄ ＋Ｓ。
これらは０桁上げ係数を導入する前に提示した第１の復元式及び方法に戻って開 がある。タイプ■は係数だけの行、列から値を復元するのに用いられ、基底関数 項は用いない。この使用は、同一係数自体とは異なるデータから０桁上げ項は誘 導できない事実から指示されている０時にはタイプ１計算を係数のみを含む状況 において遂行するかも知れないが、これは便宜上行うのであって計算に何等かの 長所を加えるためのものではない。
タイプ■は、３つの量Ｐ　（＋＋２）、Ｐ　（＋＋３）及びｐ（＋＋４）に対す る［Ｄ型変換操作である。
Ｐ　（＋＋２）　Ｐ　（＋＋３）　Ｐ　（＋＋４）タイプ■は、２つの量Ｐ３及 びＢ５に対するＳ型順変換操作である。
Ｐ　（＋＋２）　Ｐ　（＋＋４） 第１７図は８つの処理段階をブロックダイアダラムの形状で詳細に示すものであ り、処理ブロックの復元計算に関連して以下に説明する。第１７図の８段階の動 作を遂行するデバイスは第２４Ａ図乃至第３５図を参照して後述する。第１７図 並びに後の図面の命名を簡略にするために、「Ｊ」インデックスを省くことによ ってＢ項の下付き文字を短かくしている。即ちＢ　（ｊ）はＢＯとなり、Ｂ　（ ＋＋１）はＢｌとなり、Ｂ（＋＋２）はＢ２となる等々である。
第１７図において、段階１　（ボックス（６０））は表■の列「ｃ」データに対 してタイプ■の垂直復元、及び列ｒｅＪデータに対し−ごて計算される各列のた めの遂行り桁上げ項は各々に用いられる。列ｒｃＪからの結果は、行ｒＶＪ乃至 ｒｙＪのための４つのＢｉｂ項。
ＤｖＢｌｈ及び１）ｖｉＢｌｈ、及び同一帯域の隣接する次に低い処理ブロック において列ｒｃＪの計算に関係する部分係数である。またＢ２ｖＢｌｈは後の処 理ブロックにおいて更に使用するためにセーブ　オーバーされる。列ｒｅＪのた めの結果は、行ｒｖＪ乃至ｒｙＪのための４つのＢ２ｈ、ＤｖＢ２ｈ及び［）ｖ ｉＢ２ｈ、及び同じような部分係数、並びに８２ＶＢ２ｈセーブ　オーバーであ る（表■）、タイプ■処理は次に高い帯域において新らしく垂直に復元されるＢ 関数項を決定するのに用いられ、これは隣接する低い帯域からの滑らかに補間さ れた値及び列ｒｃＪ及びｒｅＪ　におけるこの処理で先ず誘導される新らしい係 数によって決定されるこの滑らかさからの逸脱からなっている。
段階２（ボックス（６２）　）はタイプ■の復元式を用いて列ｒｂＪ及びｒｄＪ を垂直に復元する。その中の係数は、水平及び垂直変化が同時に起った時だけそ れらが非０値を持つことから、「対角線」係数と呼ばれる。これらの列は、先に どの復元処理にも導入されなか、た新らしい係数だけを含んでおり、Ｂ関数項を 含んでいない。
従ってこれら２列の係数のためにタイプ■処理を使用しても低帯域の先の処理結 果を悪化させることはないが、現帯域における順変換と復元変換との間の量子化 効果のみに起因する近似を誘導する。表■に示すように、列ｒｂＪからの出力は 、行「替」乃至「ｙ」内の４つのＬｈ項、ＤｖＬｈ及びＤｖ　ｉ　Ｌｈ項である 。列ｒｄＪを処理しての出力、は表■に示すように、同一行内の４つのＨｈ項。
ＤｖＨｈ及び［）ｖｉＴ（１１である。この点において現帯域の垂直復元が完了 する。
水平復元を遂行する前に、隣接低帯域の処理からは部分データしか桁上げされな いので、水平り桁上げ係数の計算を完了させる必要がある。これは段階３．４及 び６において達成される０次に高い帯域の４つの隣接処理ブロックにおいて用い られる完全垂直り桁上げ項の発生は、段階３及び４の結果を都合よく用いて段階 ５において遂行される。
段階３（ボックス（６４）　）は単一のｔＸをＤｖＢＯｈ　ＤｖＢｌｈ　ＤｖＢ ２ｈ Ｘ虐−□十− のように結果する。これは３つの誘導された現帯域係数を用いた順り型計算であ る。これは段階７（ボックス（６６））におけるその後の水平り桁上げ項の計算 のに用いられ、また段階５における次の帯域の垂直り桁上げ項の計算の便宜な援 助として用いられる。
段階４（ボックス（６８））は単一の量ＷをＤｖｉＢＯｈ　ＤｖｉＢｌｈ　Ｄｖ ｉＢ２ｈＷ　−−−＋　−− のように計算する。これは誘導された不可視現帯域係数を用いた別の順り型計算 である。Ｗは段階５及び７において用いられる。
段階５は、２つのタイプ■復元を用いて次に高い帯域内の４つの隣接処理ブロッ クに用いるための８つの垂直り桁上げ係数を計算する。これらの復元に用いるた めの０桁上げ係数は直接使用されるのと同一のデータから誘導されているから、 タイプＩを用いることがタイプ■復元よりも処理的に優れていることはない。し かし、この処理を実行するデバイスがあれば重宝である。
次表■は、２行のデータ、及び８つの垂直り桁上げ項の計算に用いられるそれら の２原を示す。ここで用いられるタイプ■計算には部分入力が必要であり、第１ ７図の段階１　（ボックス（６０））の垂直復元のための表■及び■の列ｒｃＪ 及び［ｅＪに示すクィブｒ処理の典型としての部分出力を発生する。これらの部 分出力は、０在はするが、第１７図段階５（ボックス（７０）ｊには示されてお らず、或は表■に含まれてもいない。
復元の目的は、４つのＤＶ４１ｆ、数の１行と４つのＤｖｉ係数の１行とを残し て２行の水平順変換操作を除去することである。左側の始めの２つのＤｖｉ係数 は、現処理ブロックの左上角と空間的に揃っている次に高い帯域内の１つの処理 ブロックに用いられる。第２の２つの［）ｖ係数は、現帯域の右上角と揃ってい る次に高い帯域内で用いられる。複数対のＤｖ係数は、それ°ぞれ現帯域の左下 角及び右下角と揃っている次に高い帯域において用いられる。
第１７図の段階６は２つの部分を含んでいる。第１の部分は、セーブ　オーバー されたＢｈデータ及び段階１の計算結果から３つの３ｖ１３ｈの計算である。こ れらは３つの順Ｓ型計算である。
ＢＯｈ　（行Ｙ）−ＢＯｈ　（行Ｗ） Ｂｌｈ　（行ｙ）−＋３１ｈ　（行Ｗ）３ｖＢ１ｈ”　’ Ｂ２ｈ　（行ｙ）　−Ｂ２ｈ　（行Ｗ）ＳｖＢＺｈ　オ　□。
第２の部分は、第１の部分で計算した３つの結果を用いて水平方向における順り 型操作を計算し、結果Ｙをめる。
５ｖＢＯｈ　５ＶＢ１ｈ　５ｖＢ２ｈ Ｙ富−−＋　−−＝　。
段階７　（ボックス（６６）　）は水平り桁上げ係数の計算を完成させる。これ は、段階３　（ボックス（６４））からの係数Ｘ１段階４（ボックス（，６８） ）からのＷ１段階６（ボックス（７２））からのＹ、及び隣、接する次に低い帯 域から桁上げされた２つの係数Ｚ。
及びＺｌに対するタイプ■垂直復元によって行われる。５つの係数は全て、それ らに固有の、次に低い帯域における順水平り型変換操作を存している。しかし、 これらは全て、それらに固有の、現帯域順垂直処理を有している。この後者はタ イプ■垂直復元によって除去される０個々の項を、この復元への入力として必要 なものに関連させるには、ＷがＤｖｉ型係数であり、Ｘが］）ｖ型係数であり、 そしてＹが３ｖ型係数であることが理解されよう。段階８に見られるように、Ｚ ＯはＢＯｖ型項に、またＺｌはＢｌｖ型項に関係づけることができ、段階８にお いてこれらの項は次に高い帯域への部分水平り桁上げ係数として桁上げさるべく 発生されるのである。そこで現帯域のための４つの水平り桁上げ係数は行ｖ：Ｄ ｃＵｈ−ＺＯ＋Ｗ 行ｗ：ｏｃｕｈ＝ｚｔ−ｘ−ｙ 行ｘ　：　ＤＣＵｈ＝Ｚ　１　＋Ｘ 行ｙ　：　ＤＣＵｈ−Ｚ　１−Ｘ＋Ｙ のように８１算される。
段階８（ボックス（７４））は、段階２からの４つのＬｈ及び４つのＨｈ係数、 段階１から６４つのＢｌｈ及び４つのＢ２ｈ、セーブ　オーバーされた４つのＢ Ｏｈ項、及び同一帯域内の左側に隣接する処理ブロックからの４つの水平部分計 算を用いて１６のＢ関数項を計算する。また段階７において発生した４つの水平 り桁上げ係数も使用される。これらの項及び係数は、次表■に示すように、４つ の入力行に整列される。
表　■ 人力 Ｖ　部分行ｖ　ＢＯｈ　Ｌｈ　Ｉ３１．ｈ　Ｈｈ　Ｂ２ｈ　ＤＣＵｈ　行ＶＷ　 部分行ｗ　ＢＯｈ　Ｌｈ　Ｂｌｈ　Ｈｈ　Ｂ２ｈ　ＤＣＵｈ　行ＷＸ　部分行ｘ 　ＢＯｈ　Ｌｈ　Ｂｌｈ　Ｈｈ　Ｂ２ｈ　ＤＣＵｈ　行Ｘｙ　部分行ｙ　ＢＯｈ 　Ｌｈ　Ｂｌｈ　Ｈｈ　Ｂ２ｈ　ＤＣＵｈ　行ｙ出力 ｖ　ｐｖｂ　ｐｖｃ　Ｐｖｄ　Ｐｖｅ　部分行ｖ　Ｄｈｉｖ　Ｄｈｖｗ　Ｐｗｂ 　Ｐｗｃ　Ｐｗｄ　Ｐｗｅ　部分行ｗ　Ｄｈｉｗ　Ｄｈｗｘ　Ｐｘｂ　Ｐｘｃ、 Ｐｘｄ　Ｐｘｅ　部分行ｘ　Ｄｈｉｘ　Ｄｈｘ）’　Ｐｙｂ　Ｐｙｅ　Ｐｙｄ　 Ｐｙｅ　部分行Ｖ　Ｄｈｔｙ　Ｄｈｙタイプ■の水平復元が４つの各列ｖ、ｗ、 ｚ及びｙに対して遂行され、１６のＢ関数項がめられる。同一帯域の右隣りの処 理ブロックのための４つの部分計算、及び８つの部分水平り桁上げ係数も表■に 示されている。これらの群においては、４つのＺｏ型及び４つの２１係数が存在 している。各型の１つは、次に高い帯域内の４つの各処理ブロックへ桁Ｅげされ る。４つのＺＯ型係数は段階８において計算された４つのＤｈｌ係数である。４ つのＺｌ型係数は段階８において計算された４つのＤｈｉ係数である。これで単 一復元処理ブロックに必要な計算が完了する。
係数コーディング 先行技術変換においては、入力信号から生じた変換ドメインにおける有価係数の 位置に関する情報を伝送する一般的方法は走行長コーディングを用いることであ った。走行長コーディングを用いると、Ｏ値係数の数は、０値係数のことごとく に対して別個のバイナリ文字（単一のθビットであることが多い）を送るのでは なく、２進化数によって指示される。非Ｏ係数の発生確率が極めて低く、従って 非コード化形状よりも２進化表示の方が必要とするビットが少ないので効率が良 い。他のより精巧な且つ適応性のあるコーディングの形状も存在しており、使用 されている。
本発明のトライアングル及びピラミッド変換を用いると、種々の係数間の発生関 係に対する演褌的確率が存在し、これを有利に利用することができる。これは基 底関数（Ｂ関数）の有限の長さ、及び計算の多重帯域即ちレベルにおける係数の 成層によるものである。
各基底関数の長さが有限であるので、ローカル長（或は、二次元においては空間 局部限定）を、各関数に関連させることができる。ある場所においては、高レベ ルの信号活性によって各市帯域内に非Ｏ値係数を発生させることができ、これら の帯域では非０値を有する特定基底関数がこの信号活性に整列される。もし活性 内にゆるやかな縁が存在すれば、低い方の帯域が非０係数を発生し、鋭い縁が存 在すれば高い方の帯域並びに低い方の帯域が非０係数を発生する。非０低帯域係 数が存在しても非０高帯域係数が伴う確率は低いが、非０高帯域係数が存在する と空間的に整列された位置に非Ｏ低帯域が存在する高い確率を伴う、音響及び像 信号のような自然に発生する信号に対して、復元の目的には必ず非Ｏ係数データ を伴うオーバーヘッド　マツプ　データの量を最小ならしめるので、この面は極 めて有用である。
本発明のマツプ　コーディング技術は本トライアングル及びピラミッド変換との 使用に国定されるのではなく、有限持続時間の基底関数及びレベルからレベルへ 移動する際に所定の係数による再分を用いる他の階層的変換システムにも通用可 能であることに注目されたい。本マツプ　コーディングによる効率は、同一ビク セルが連続するレベル内の整列された基底関数項に影響する故に得られるのであ る。本マツプ　コーディング技術を使用できる階層的変換システムの１例は、ノ ウルトンの米国特許４，２２２．０７６号「連続像伝送」に開示されている。
本マツプ　コーディングは森林になぞらえることができる。善本の幹は帯域１の 処理ブロックに関連している。−次元の場合は２つの枝に、また二次元の場合は ４つの枝に分れる幹の最初の分枝は帯域２の係数に関連している。最初の分枝か ら後の多くの他の枝への分枝は帯域３：＆、びその後の高い帯域に関連している 。天然の樹形のエンベロープが帯域間の係数の整列に対して存在しているので、 この配列はを用である。１実施例では、帯域１係数の各対は粗に、且つ主として 同じ入力信号サンプルによって影響され、これによって帯［２では２対の係数が 、帯域３では４対の係数が、帯域４では８対の係数が等々に影響を与えて行く。
二次元では、係数と、同じ入力サンプルによって影響された異なる帯域の係数と の間に第２の自然の整列が存在する。これは２つの異なる次元を基礎としている 。
二次元係数は３つの型がある。即ち（１）第１の次元内の活性を反映してはいる が第２の次元内の活性では平均値によってのみ影響されるもの、（２）第２の次 元内の活性によって影響されるが第１の次元では平均値によってのみ影響される もの、そして（３）両次元内に活性が存在する場合だけ影響されるものである。
単一の次元内の活性化の平均値に伴う係数は、その次元内のＢ型変換操作、及び 他の次元における非Ｂ型変換操作によって形成されるものである。係数の方向性 は非Ｂ型変換操作の方向によって決定される。ＬｖＢｈ或はＨｖＢｈ係数は垂直 係数であり、ＢｖＨｈ或はＢｖＬｈ係数は水平係数である０両次元における平均 化されない活性化に伴う係数は対角線係数と呼ばれ、例にはＨＶＢｈ及びＬＶＢ Ｈｈが含まれる。
従ってマツプ　コーディングは、ブロック当り２つの係数を有する１つの次元で は帯域１処理ブロック当り１本の木を、また２つの次元では帯、域１処理ブロッ ク当り３本の木を基礎として設定することができる。後者の場合３本の木は前述 の３つの型の二次元係数に関連している０本発明の好ましい実施例では、３つの 各型は処理ブロック当り４つの係数を有している。
以下にマツプの詳細を説明する。マツプの成分は、帯域ｌ処理ブロックのことご とくに対して存在している。これらの成分は前述の木の幹に１対ｌで対応してい る。マツプの別の成分は木の枝に対応しており、枝或は各校が突出している幹か ら決定されるものとして条件付きで存在している。各存在成分は更に３つの要素 に分けられる。即ち （ａｌ　指令語、 （ｂｌ　内容語、及び （ｃｌ　実在語 である。マツプに関係する前述の全ての項を単−次元及び二次元の場合の両方に 関して説明する。
第１８図は、１つの係数セントだけのための二次元処理プロセスを示す。水平、 垂直及び対角線のイベントの存在を指示するのに金言１３つが必要となる。
指令語は、関連した内容語及び実在語の存否を指示する。これら２つのイベント の考え得る４つの組合せを表わすのに２つのバイナリ　ピントが用いられる。二 次元処理のためには、内容及び実在語に関連する指令は３つの型即ち垂直、水平 及び対角線の各係数セント毎に存在できる。
内容語は、現処理ブロック内の係数セット内の何れかの係数が非Ｏであれば、指 令語によって存在させられるようにして存在し、指示される。−次元処理では最 大２つの係数が存在できるので２つのビットしか必要としない、二次元処理では 、セントのどの係数がＯであるのかを指示するために４ビツトが必要となり９、 指令によってそのように指示される。非０値を有する係数だけが保持され、伝送 される。
実在語は現位置から伸びる別の枝の存否を指示する。もし別の枝が存在していな ければ、実在語は指令語によって指示されて欠落する。実在語は、次に高い帯域 のどの指令が存在し、どれがそうでないかを選択的に指示することができる。１ つ及び２つの次元処理に対して、実在語はそれぞれ２及び４ビツトを含んでいる 。非０ビットは、次に高い帯域の処理ブロックのどれが同じ係数セント内の係数 を含んでいるかを指示する。第１の帯域より高い帯域では、次に低い帯域内に実 在している実在語によって指示された場合だけ、指令語が存在する。特定システ ムの最高帯域では、それ以上高い帯域は存在しないので、実在語は存在しない。
この場合、最高帯域内に何かが存在する唯一の可能性は内容語であるから、指令 は必要としない。
このマツプ　システムを独特にデコード可能ならしめ、また正しい態様で正確に 信号復元を与えるようにするために、実在するマツプ成分及び要素、及び係数の 順序づけが必要である。この順序づけの基準は優先順に、 ｆａｔ　帯域番号、 山）処理プロ７りの空間的位置・・・・・・１つの次元においては左から右へ、 ２つの次元の水平ストリップでは左上から右下へ、（Ｃ１二次元の場合だけ、処 理ブロック内の水平、垂直及び対角線の型、及び ｆｄｌ　指令、内容、係数、及び実在語。
これで非０係数の位置を表わすのに充分なマツプ　データ及び命令が表わされる 。個々のマツプ　アイテム或はそれらのエントリは、発生確率の知識を与えてハ フマン或は他の可変長コードを用いて別にコード化することができる。これは送 信されるマツプ　ピントの数を更に若干最小ならしめるのに有用である。
順及び復元変換プロセス中の正しい順序での７７ビング　データけるマツプ使用 を遂行する実際の装置は、変換装置説明の一部として第２０図及び第２２Ａ〜２ ２Ｄ図を参照して後述する。前述のマツピング　ツリー並びにマツプと係数デー タとの順序づけられた配列は全ての非０係数を独特に配置させるのに充分ではあ るが、送信器において正しい順序で非０係数データをファイルするのを容易なら しめ、復元変換器において正しい係数を探すのを容易ならしめる方法が必要であ る。これは、枝路が存在するランニング　レコードを保持し、順或は復元変換が 遂行されている時間中は保持しないことを仕事とする一時的ステータス制御シス テムによって達成される。
このステータス制御システムは１つの帯域から隣接帯域の処理ブロック間に組織 化されたリンケージを与える。１つの帯域の処理ブロックのステータスが隣接低 帯域の適切な処理ブロックへ輸送されてしまうと廃棄されてしまうので、一時的 なのである。この一時的ステータス　データは全ての処理プロンク毎に、そのプ ロ７りに非０係数及び存在したマツプ　データの両方或は何れか一方が存在する か否かが記録される。変換器は同じツリー技に戻る前に単一の帯域内の一連のブ ロックを処理するのが普通であるから、このステータスが必要なのである。従っ て、ステータス制御システムは、その位置及び帯域において付随内容語、係数或 は実在語を有する枝路が確立されセーブされたか否か、或は非０内容語或は非Ｏ 実在語の何れも有していないため確立されずセーブもされなかったことの記録を 保持する。ステータスが一時的にセーブされているブロックと空間的に整列して いる次に低い帯域のブロックにおいて処理が完了すると、このステータスは低い 方のブロックの実在語の部分となる。これは最早ステータスとして分離して保持 する必要がない、この一時的ステータス　データを記憶するのに必要なメモリ位 置の数は大きくなく、次に低い帯域において使用された後に廃棄される中間帯域 基底（Ｂ型）関数を記憶するのに必要なメモリ位置の数に比例する。
一旦組織されてしまうと、動作は、この情報が次に低い帯域において使用される まで、指令が存在しているか否かを一時的に記録することである。水平、垂直或 は対角線データに対応する３つの指令が各処理ブロック毎に存在しているような 二次元の場合には、ステータス語が個々に各指令の存在を記録する。処理プロ７ りの作用は、非０値係数に関する内容情報及びこの一時的ステータスによって通 信されている高い帯域の指令の存在の両方に基いて指令語が設定されたか否かの 決定を含んでいる。この後者の情報を得るためのより直接的なアプローチは、存 在する指令等を表わす唯一のマツプ　データが保持されており、また処理中のこ の点においては保持されたデータのシーケンス内で非存在指令の位置を識別する ことはできないので、通常は不可能である。マツプ　データとは異なり、ステー タス語は変換シーケンス中のある時間（但し使用後に廃棄される前の制限された 時間）の間処理ブロック毎に存在する。
一時的ステータス制御は信号復元中類似の機能を遂行するが、この場合には次に 高い帯域の適切に整列された処理ブロックまで実在語内に含まれているステータ スを輸送する。特定の処理ブロックのためのマツプ　データが存在しない場合に はステータスも０であり、整列した高い帯域内の処理ブロックにマツプ　データ も存在していないことを通知するのに役立つ。
このマフピング技術は、モノクローム像がｉ１！備されている自然の物体或は絵 から生ずるカラー像に適用した時に附加的な効率を提供する。これは、現行の放 送業務で行われているように、副搬送波変調のような手段によってエンコーディ ングする前のカラー信号がｒＹＪ、ｒｌＪ、及びｒＱＪのような３つのビデオ信 号によって表わされている場合に生ずる。ｒＹＪ信号は、本ピラミッド変換によ って変換できるモノクローム信号に等価である。ｒｌＪ及び「Ｑ」信号は色差信 号であり、カラーの無い像領域では０値となる。
ｒＹＪ、ｒｌＪ及びｒＱＪ信号は、通常はカラーテレビジラン　カメラ内で形成 される像の赤、緑及び前分離の線形組合せから形成されている。このように、こ れらの分離の間には極めて高い空間相関が存在している。換言すれぼｒＹＪ、ｒ ｌＪ及びｒＱＪ信号の間には極めて高い空間相関が存在している。ピラミッド変 換を「Ｙ」。
ｒＩＪ及びｒＱＪの各信号に対して遂行した場合、全ての非０「■」或はｒＱＪ 係数毎に同じ処理ブロック内に対応する非ＯｒＹＪ係数も存在する確率は極めて 高い。モノクローム像のためのマツプが、幾つかの技術の１つによるｒｌＪ及び ｒＱＪカラー情報のための７７ブをも表わすようにすることが可能である。これ らの技術の２つを以下に説明する。
第１の技術は「ＯＲ」技術と呼ばれる。この技術では変換されたｒＹＪ信号、或 はｒｌＪ信号、或はｒＱＪ信号信号対応非０係数によって処理ブロック内に単一 のマツプ語が存在せしめられるようになっている。その結果、３つの信号の全て からの係数が共通マツプ内に含まれる情報に応答して伝送される。これは０値係 数の伝送を。
もたらす稀な結果であるが、その確率は極めて低い、また、係数がハフマン状の コードでエンコードされている場合には０値の表示を極めて短かいコード語とす ることができ、従って余分に伝送されるデータに多くの不利をもたらさない。
第２の技術は「モノクローム通知」技術と呼ばれる。この技術はｒＹＪ信号から の非Ｏ値係数のみに応答してマツプ　データを発生する。「Ｙ」信号からの非Ｏ 値係数に一致しないｒＩＪ及びｒＱＪ信号の係数の非０値は単に廃棄されるだけ である。これは稀にカラー誤差をもたらすが、屡々ではなく通常は目立たない、 このような面は、カラー信号のための帯域１０Ｂ関数が、ｒＹＪ係数データ及び 元の像において要求されるように迅速に１つのカラーから別のカラーへ・空間的 に変化し損うと発生する誤差が常に伝送される結果である。この技術では、カラ ー係数のために余分なマツプ　データは必要でなく、係数自体のみである。従っ て画のカラ一部分は附加的なマフピング　オーバーヘッドを必要とすることなく 、極めて効率的に伝送されるやこの第２の技術の別の長所は、ビデオ　テープレ コーダを通過する０とを含む種々の手段によって誘導されるビデオ信号のカラ一 部分内の雑音を除去する能力である６通常誘導される晟も不快な雑音は一定の或 はゆっくり変化する輝度及びカラーの領域内にあり、この領域は雑音がない場合 には最低帯域内に非０係数を発生させるだけである。雑音は信号のカラ一部分内 だけにあるから、ピラミッド変換はｒｌＪ及び［Ｑ１カラー信号のみの非０係数 を発生し、高帯域のための輝度ｒＹＪ信号は発生しない。上述のモノクローム通 知技術は、モノクロ・−ム係数が０値である高い帯域内の雑音を主因とするカラ ー係数を廃棄する。従って最も不快なカラー雑音は、ピラミッド復元変換器によ ってその後に復元される像から除去される。この技術の別の長所は、カラー雑音 に起因する不要係数には価値ある伝送チャンネル容量或はストレージ　スペース を占めることを許さないことである。
これら２つの技術の特定実施例を第３６図及び第３７図を参照して以下に説明す る。
カラー像は、マツプ　コーディング技術の結果として効率を改善できるだけでは なく、解像度の研究の結果として効率を改善することもできる。
嵯述すれば、■及びＱ色差信号は付随するモノクローム信号に対して低下した解 像度をもって送信し、満足に受信できることば公知である。米国標準カラーテレ ビジラン放送業務はｌ信号は１．５　ＭＨｚの帯域中で、Ｑ信号はＱ、　５　Ｍ Ｂ２の帯域中で送られ、モノクローム信号は４．２　ＭＨｚ帯域中で送信されて いる。これによって、モノクローム信号に対してｌ信号の水平解像度は１／２． ８に、またＱ信号のそれは１／８．４に低下する。標準放送ではモノクローム信 号に対するｌ及びＱ信号による垂直解像度は変更されていない、しかし垂直解像 度は知覚される劣化を生ずることなく低下させることができる。
前述の強い周波数特性を有しているピラミッド変換によって、■及びＱ信号のこ の低下した解像度受入れ能力の長所を用いることができる。標準テレビジョン信 号成分の帯域中をＡだけ減少させるのに対応して水平解像度をＡだけ低下させる には帯域Ｎ変換の水平係数をＯにセットする。垂直解像度を％だけ低下させるに は帯域Ｎ変換の垂直係数を０にセットする。水平及び垂直画解像度を同時にＡだ け低下させるには帯域Ｎの全ての係数（水平、垂直及び対角線）をＯにセットす る。
同じようにして、解像度をＡに低下させるには帯域Ｎ及び帯域Ｎ−・１の両方の 係数を０にセントすればよい。この操作を遂行する長所は、そのように影響され た帯域の係数を記憶したり伝送したりする必要がないことである。
解像度のこの受入れ得る低下を実施するカラー信号濾波用の特定例を後に第３８ 図を参照して説明する。
線処理 変換すべき信号が縁（像によって生ずるような）を有している場合、縁は内部部 分の信号に対する変換を計算する技術の変形として取扱う。これらの変形は、変 換プロセスに通常用いられる信号要素が、信号スペースの外側に位置しているた めに存在しないような状況を受入れるために必要である。内部変換計算と同様に 、縁周辺で得られる変換項の数は、変換項を作った信号要素を正確に復元するの に要する最小数である。縁の取扱いに関して、変換の高速計算方法を適用するも のとして説明する。この処理は主として順方向に、そして一方向について説明す る。復元及び第二次元処理は前述の内部復元の対応方法に準じ、また第２次元は 内部第１次元に準する。
第１９Ａ図乃至第１９Ｅ図には５つの縁の場合を示してあり、以下に説明する。
これらの若干の線状態は復元処理に０桁上げ特色を組入れるために隣接帯域を非 随意的に成層したために生じたものである。内部処理との２つの主な相違には、 Ｓ型係数の正規化と、Ｂ型項の形成とが含まれる。２つの手順は５つの各場合毎 に与えられ、一方は正確な復元を可能ならしめ、他方は０値を有するＨ及びＬ係 数をめる。信号の縁が人工的に粗で不要の非０値係数が発生する場合には後者の 方法が好ましいことがある。
第１９Ａ図のケースＡは縁の右側の５要素を示す。Ｂｌ、Ｂ２゜Ｄ及びＳのため の計算は内部変換の際に説明したようにして遂行できる。Ｐ　（ｉ）の縁及びＰ 　（ｉ＋１）が欠落しているためにＢＯは直ちに限定されない、ＢＯの計算上の 定義はＢ　Ｑ　−２１Ｂ　１−８２ として与えられる。これはＢＯ，Ｂ１及びＢ２の間に一定勾配を生じさせる。従 って０桁上げは０である。
Ｂ（ｌ　ＢＩ　Ｂ２ ＤＣＵ−−□÷□−□ ＢＩ　Ｂ２　Ｂ１．　Ｂ２ −〇。
Ｓ係数のための正規化係数は ２−ＢＯ Ｂ２−２＊Ｂ１＋８２ としてめることができる。Ｈ及びＬ項は先に示した内部式を用いてめることがで きる Ｈ−−Ｄ−ＳＮ、及び Ｌ−−Ｄ＋ＳＮ。
この方法は、変換係数及び基底関数からＰ要素を正しく復元させる。
ケースＡのための近イ以法はＨ及びＬが共にＯであることを勝手に想定すること である。これによって元の関イ辰に拘わらずＰ　（ｉ＋２）、Ｐ　（ｉ＋３）及 びｐ（ｉ＋４）の間に一定の勾配を発生する復元が得られる。
ケースＢ（第１９Ｂ図）では、正しい復元は直接ＢＯ−ＰＣｉ＋１） と置くことによって実現できる。Ｓの正規化はＢ１及びＢ２だけを用いて遂行さ れる。即ちケースＡのように２−Ｂｌ ０桁上げは再び０に等しいものとすれば、Ｈ−−Ｄ−５Ｎ、及び Ｌ　−−Ｄ　＋　Ｓ　Ｎ。
従ってケースＢはケースＡと同じであるが、ここで限定されたＢＯはＰ（＋＋１ ）に等しい。
ケースＢの第２の方法はＨ及びＬが０に等しいものとし、それによってＰ　（＋ ＋２）　、Ｐ　（＋＋３）及びＰ（ヌ＋４）の復元値を直線ならしめる。また正 しい計算方法のようにＢ−Ｐ（＋＋１）である。
ケースＣ（第１９０図）はケースＡの鏡像であって、縁は要素の左側ではなく右 側にある。計算上の仮定は、今度は欠落したＢ２がＢ２−２宰Ｂｌ−ＢＯ であることである、これもまた０桁上げをＯならしめる。正規化されたＳば である、Ｈ及びＬは、内部信号スペースの場合と同様に計算され、上述の状態の 下では Ｈ−−Ｄ−３Ｎ、及び Ｌ　−−Ｄ　＋　Ｓ　Ｎ となる。
第２の方法はＨ及びＬを共に０と見なすことである。これによってＰ　（＋＋２ ）、Ｐ　（＋＋３）及びｐ（＋＋４）が一定勾配で再生されるようになる。
ケースＤ（第１９Ｄ図）では正確な復元はＢ１’＝Ｐ　（＋＋３＞、及び Ｄ＝０ と置くことによって達成できる。Ｓ及びＳＮ係数は今度はＳ＝Ｐ　（＋＋３）− Ｐ　（＋＋２）、及びとして限定される。失われたＢ２はＤＣＵ−０のような値 を存するものとする。そこで Ｈ−−５Ｎ、及び Ｌ＝ＳＮ。
Ｈ或はＬは、一方の逆符号が他方であるために何れか一方だけを保持すればよい 。
ケースＤ（第１９Ｄ図）のための近似法はＢｌ−Ｐ　（＋＋３）とし、Ｈ及びＬ が共に０であるものとすることである。そこでＰ（＋＋２）は近似的に Ｐ　（＋＋１）＋Ｐ　（＋＋３） Ｐ（＋＋２）本□ となる。
ケースＥ（第１９Ｅ図）はケースＢの鏡像である。ケースＢに対応させることに よる正確な計算方法は Ｂ２−Ｐ　（＋＋５）。
Ｈ−−Ｄ−３Ｎ、及び Ｌ寓−Ｄ＋ＳＮ である。
近似法は Ｂ２−Ｐ　（ｉ　＋５）　。
以上で本発明の概念説明を完了し、遂行しなければならない種々の機能的処理段 階の詳細を説明した。実施への種々の特定アプローチを企図した目的に依存して 使用することができることは明白である。１つの例として変換及び逆変換は適当 にプログラムされたディジタル　コンピュータによって実行できる。しかし、像 からなるような複素入力データの実時間処理はコンビ二一夕を用いて達成するの は困難である。現在好ましいアプローチは、順及び逆変換のための専用プロセフ すを用いることである。このような順変換プロセッサについては第２０図を参照 して、また逆変換（復元）プロセッサに関しては第２４Ａ−Ｄ図を参照して以下 に説明する。説明する各プロセッサは、第２０図及び第２４Ａ−Ｄ図に示すよう に相互接続されたストレージ　レジスタ、マルチプレクサ、加算器、及びしきい 値デバイスのような複数のありふれた素子からなっている。これらの種々の素子 は、機能を後述する制御点入力（図示せず）をも存している。これも後述するよ うにして、これらの制御点入力に制御ビー／　）を印加することによって、必要 な動作が通切な順序で発生する。
概湾ｍｉｘ 第２０図には、順方向にトライアングル／ピラミッド変換を実行するのに充分な 電子ブロックの図が示されている。第２１Ａ及びＢ図、第２２Ａ及びＢ図、及び 第２３Ａ及びＢ図に、外部クロ、クバルスによって決定される連続時間間隔或は 増分子、Ｔ＋１゜Ｔ＋２等毎の、変換器を通るデータ流の３つの変化を示しであ る。
ここでのアプローチはシステムを通る入力データの１つの小さいブロックを追う ことである。即ち、第２１Ａ図〜第２３Ｂ図に示されている情報は境界内にある 。これらの境界の外側には隣接するブロックのための本質的には同一の信号流が 存在しているのであるが、図を明瞭にするために図示してない。境界の形状から 、隣接データのための信号流路が上下に収まっていることは明白であろう。
第２１Ａ及びＢ図における第１のデータ流変化は、データの入力サンプルが各時 間増分毎に入力（１１５）（第２１Ａ及びＢ図）に連続して印加されるような一 次元の場合のために用いられる。この場合、入力（１１６）及び（１１７）は使 用されない。第２２Ａ及びＢ図、及び第２３Ａ及びＢ図の第２及び第３の変化は 、正確に同じ電子回路を順次使用して水平方向のような第１の次元における順せ たい二次元の場合のために用いられる。これら２つの場合には、同じシーケンス が続いている時は、１つの特定シーケンスにおける計算の結果から若干のデータ を入力データとして（１１６）及び（１１７）へセーブ　オーバーさせなければ ならない、多くの実際の二次元システムでは、同一電子回路が充分高速に動作し て両方向において必要な計算を遂行することができる。この電子回路は１つの次 元の、次で第２の次元の計算を順次遂行させるように使用できる。或は同じよう な複数の回路を使用してもよい。例えば、第１の回路に１つの次元の計算を遂行 させ、第２の回路に第２の次元の計算を遂行させることができる。また多重ユニ ットによって多重行に対する順変換を同時に遂行させることもできる。同一の、 或は異なるユニットは、次で先の行とは直角の多重列における変換を遂行するこ とが可能である。
第２２Ａ及びＢ図は、前述のように「Ｓ」関数が正規化されている場合のデータ 流を示している。第２３Ａ及びＢ図は、ｒＳＪ関数が正規化されていない場合の データ流を示すものである。これら３つの全ては、０の他に４つの連続するデー タ点を利用する変換、「Ｓ」正規化が用いられているか否か及び（１１５）への 入力データが連続的であるか否かに依存する２つのセーブ　オーバーを示してい る。４つの入力データ　サンプルは、入力データが連続的であると否とに拘わら ず（１１５）へ印加される。変換器の作用によって４つの出力及び２つまでのセ ーブ　オーバー項が発生する。変換を完了するためには、４つのデータ　サンプ ルの中の最初のサンプルが入力（１１５）へ印加されてから９クロツク　サイク ルが必要である。（必ずしも最初の４人カサンプルに続いている必要はないカリ 新らしいセットの４人カサンプルを不利な相互作用を伴なうことなく最初の４人 カサンプルの直後に入力（１１５）から挿入できるが、これは変換器のスループ ット時間を表わしている。変換器の最小処理時間は入力（１，１５）に印加され る各データ　サンプル毎に１クロツク　サイクルである。
先ず第２１．　Ａ及びＢ図のタイミング図を参照して第２０図の順変換器の動作 を説明しよう。この場合、入力データ流は連続的であって、サンプルＰ３がレジ スタ（１，０１）内に含まれ、サンプルＰ２がレジスタ（１，０２）内に含まれ 、計算された量（％）＊（ｐ１＋Ｐ３）はレジスタ（１０３）内に含まれている ものとする。これらは全て先行動作の結果である。サンプルＰ４は入力（１１５ ）にあり、ＢＯの計算が期間Ｔの間に加算器（Ｉ　Ｉ　１）において発生してい る。全てのレジスタはエツジ　トリが型であり、レジスタ入力にあるデータは、 もし適切なエツジがそのレジスタのクロック入力に印加されれば、また若干の場 合にはクロック　イネーブル入力もイネーブルされていれば、クロック期間の終 りにレジスタ自体の中に転送される。クロック期間Ｔの終りに、加算器（１１， １）による計算結果であるＢＯがレジスタ（１０３）内に転送され、サンプルＰ ３がマルチプレクサ　レジスタ（１１９）内に転送され、そして入力（１，１５ ）にあったサンプルＰ４がレジスタ（］　０１）内に転送される。期間Ｔの間に 他の計算及び転送が行われているが、それらは期間Ｔ＋４．Ｔ＋８．Ｔ＋１２等 々の間に発生するものと同一形状（異なるセットのデータ　サンプルに対する動 作）を有している。
従ってそれらは、先行入力及び計算動作の結果であるデータではなく今検討中の データに関する期間Ｔ＋４に示されている。動作は、僅か４つの期間の間の異な る入力データを追うのではなく、電子回路を通る同じ入力データを追った方が明 瞭になる。
期間Ｔ＋１の間に、加算器（１１１）には１つのオペランドとしてレジスタ（Ｉ 　Ｉ　９）からのＢ３及び入力（１１５）からマルチプレクサ（１２０）を通し てＢ５が印加され、結果は期間Ｔ＋１の終りにレジスタ（１０３）内に転送され る。また期間Ｔ＋１の間に、減算器（１１２）は同しオペランドを受けて−３１ を発生し、これはこの期間Ｔ＋１の終りにレジスタ（１０５）内へ転送される。
また期間Ｔ＋１の終りには入力（１１５）にあったＢ５がレジスタ（１０１）内 へ転送され、Ｂ４がレジスタ（１０１）からレジスタ（１１９）へ、そしてＢＯ がレジスタ（１，０３）からレジスタ（１０４）へ転送される。
期間Ｔ＋２の間に、加算器（１１１）はレジスタ（１１９）からオペランドＰ４ を、またレジスタ＜１０３）からマルチプレクサ（１２０）を通して量（！４） ＊　（ｐ３＋ｐ５）を受ける。加算器＜１．１１）は量Ｂ】を形成し、期間Ｔ＋ ２の終りにこの結果をレジスタ（１０３）へ転送する。減算器（１１２）は加算 器（１１１）と同じオペランドを受けて出力ＤＩを発生し、ＤＩは期間Ｔ＋２の 終りにレジスタ（１０６）、へ転送される。同時点に入力（１１５）からレジス タ（１０１）へのＢ６の転送、及びレジスタ（１０１）からレジスタ（１１９） へのＢ５の転送が行われる。
からオペラン、ドＰ５とを受ける。加算器（１１１）は量（！／ｉ）＊　（Ｐ５ ＋Ｐ７）を計算し、期間Ｔ＋３の終りにレジスタ（１０３）に転送する。減算器 （１１２）の結果は使用されもしないし、この期間Ｔ＋３の終りにレジスタ内に セーブされもしない。
期間Ｔ＋３の終りの転送は、入力（１１５）からレジスタ（１０１）へのＢ７． 　レジスタ（１０１）からレジスタ（１１９）へのＢ６゜レジスタ（１０３）か らレジスタ（１０４）へのＢｌ、及びレジスタ（１０４）からレジスタ（１０７ ）へのＢＯである。この期間中、Ｂ１は変換計算シーケンスからの４つの所望出 力の１つとして（１１８）において利用できる。
期間Ｔ＋４には、加算器（１１１）はレジスタ（１１９）からのオペランドＰ６ を、またレジスタ（１０３）からマルチプレクサ（１２０）を通してオペランド （！４）＊　（Ｐ５＋Ｐ７）を受ける。
加算器（１１１）は和Ｂ２を形成し、期間Ｔ＋４の終りにレジスタ（１０３）へ 転送する。減算器（１１２）の出力は使用もセーブもされない。この期間の終り に行われる転送は、入力（１１５）からレジスタ（１０１）へのＢ８と、レジス タ（１０１）からレジスタ（１１９）へのＢ７である。
期間Ｔ＋５には量Ｂ２が変換計算シーケンスからの４つの所望出力の１つとして （１１８）において利用可能となる。また加算器（１１３）はレジスタ（１０７ ）からマルチプレクサ（１２５）を通してオペランドＢＯを、またレジスタ（１ ０３）からマルチプレクサ（１２１）を通してオペランドＢ２を受ける。加算器 （１１３）はＩＹを発生し、これはこの期間の終りにマルチプレクサ（１２４） を通してレジスタ（１１０）へ転送される。減算器（１１４）はレジスタ（１０ ７）からマルチプレクサ（１２６）を通してオペランドＢＯを、またマルチプレ クサ（１２３）を通してオペランドＢ２を受ける。減算器（１１４）はｉ１４＊ Ｚを発生し、これはマルチプレクサ（１２２）への入力においてＡに縮小され期 間Ｔ＋５の終りにレジスタ（１０９）へＺとして転送される。この期間の終りに 発生する転送には、レジスタ（１０３）からレジスタ（１０４）への８２、Ｌ、 ジスタ（１０４）からレジ、ｌ（１０７）　ヘ＋７）Ｂ　１．及びレジスタ（１ ０５）からレジスタ（１０８）への−８１が含まれる。
レジスタ（１０５）及び（１０６）は出力イネーブル制御を有しており、ある期 間中それらの一方だけがデータをレジスタ　（１０８）へ供給できるようになっ ている。
期間Ｔ＋６には、加算器（１１３）はレジスタ（１０７）からマルチプレクサ（ １２５）を通してオペランドＢ１を、またレジスタ（１１０）からマルチプレク サ（１２１）を通してオペランドＹを−Ｙとして受けるので、実際には減算を遂 行する。この結果はこの期間の終りにマルチプレクサ（１２２）を通してレジス タ（１０９）に転送される。マルチプレクサ（１２２）への入力にはＡの重み係 数が用いられていて所望の（Ｈ）＊ＤＣＵが得られるようになっている。この量 は前述のパラメータｒｋＪＯ値の（＋Ａ）に相当する。
レジスタ（１１，０）からの−Ｙは、Ｙの正の値ではなく負の値が得られるよう に極性制御を付活して得ている。減算器（１１’４）にはレジスタ（１０９）か らマルチプレクサ（１２６）を介してオペランドＺが印加される。オペランド− ５１はこの期間中レジスタ力がイネーブルされ、マルチプレクサ（１２３）の出 方はディスエーブルされている。澄５Ｎ１＝−（−３１）＋Ｚが形成され、この 期間の終りにマルチプレクサ（１２４）を介してレジスタ（１１０）へ転送され る。レジスタ（１０６）からレジスタ（１０８）へのＤｌの転送も期間Ｔ＋６の 終りに行われる。
Ｔ＋７期間中、減算器（１１４）はレジスタ（１０９）からマルチプレクサ（１ ，２６）を通して０４）＊ＤＣＵを、またレジスタ（１０８）からＤＩを受ける 。マルチプレクサ（１２３）の出方はディスエーブルされている。量ｗが形成さ れ、この期間の終りにしジスタ（１０９）へ転送される。加算器（１１３）から の出力は使用されない。
期間Ｔ＋８の間に最後の２つの出力Ｈ及びＬが形成される。加算器（Ｉｌｆ３） はレジスタ（１０９）からマルチプレクサ（１２５）を通してオペランドＷを、 またレジスタ（１１０）からマルチプレクサ（１２１）を介してオペランドＳＮ Ｉを受けるや量りが作られ、期間の終りにマルチプレクサ（１２２）を介してレ ジスタ（１０９）に転送される。減算器（＋　１４）はレジスタ（１，０９）か らマルチプレクサ（１２６）を通してオペランドＷを、またレジスタ（１１０） からマルチプレクサ（＋２３）を通してオペランドＳＮＩを受ける。
この期間中レジスタ（１０８）の出力はディスエーブルされてバスの競争を避け ている。結果Ｈは期間Ｔ＋８の終りにマルチプレクサ（１２４）を介してレジス タ（Ｉ　Ｉ　Ｏ）に転送される。期間Ｔ＋９の間、所望の係数出力Ｈ及びＬがそ れぞれ（１，１９）及び（１２０）において利用可能となる。
第２２Ａ及びＢ図は、正規化はされているが非連続である場合の動作を示す。動 作は以下の例外の他は連続の場合と同一である。期間Ｔの間、隣接する処理ブロ ックから先にセーブ　オーバーされた項Ｐ３が入力（１１，６）に印加される。
この期間の終りにＰ３はマルチプレクサ／レジスタ（］、！、９）内へ転送され る。これもまたセーブ　オーバーされた項ＢＯは期間Ｔ＋２の間に入力（１，１ ７）に印加される。これはこの期間の終りにレジスタ（１，０４）内へ転送され る。
第２３Ａ及びＢ図は、非連続、非正規化の場合の動作を示す。このプロセスは、 ８０項が入力（１１７）には与えられず引続いてレジスタ（１０４）及び（１０ ７）内にストアされることを除けば、期間Ｔ乃至Ｔ＋４の間の第２２Ａ及びＢ図 のものと同一である。正規化が遂行されなければ８０項は必要ないからである。
正規化と非正規化との間の主な差は期間Ｔ＋５から始まる。このプロセスにはＹ 或は２項は必要でないから、この期間中加算！５　（１１３）及び（１１，４） は休止している。期間Ｔ＋５の終りに−８１がレジスタ（１０５）からレジスタ （１０８）へ転送され、Ｂ１がマルチプレクサ／レジスタ（１０４）からレジス タ（１０７）へ転送される。
期間Ｔ＋６には、レジスタ（１０９）が制御信号によって０にクリヤされる。そ こでレジスタ（１０９）はこの値をマルチプレクサ（＋２６）を通して減算器（ １，１，４）へ供給する。減算器（１１４）への他のオペランドはレジスタ（１ ０８）からの−３１である。マルチプレクサ（１２３）の出力はディスエーブル されてバスの競争を避けている。減算器（１１，４）の出力ＳＮＩの（これは正 規化された項ではないにも拘わらずＳＮＩと呼ぶ）は期間の終りにマルチプレク サ（１２４）を通してレジスタ（１１０）へ転送される。レジスタ（１０６）か らの項Ｄ１も期間Ｔ＋６の終りにレジスタ（１，０８）へ転送される０期間Ｔ＋ ６の量論算器（１１，３）は使用されない。
期間Ｔ＋７の間、加算器（１１３）は使用されない、レジスタ（１０９）は制御 信号によってクリヤされ、その出力に０の値を発生する。これはマルチプレクサ （１２６）を通して減算器（１１４）への１つのオペランドとなる。他のオペラ ンドはレジスタ（１０８）からのＤｌである。結果はＷであって、期間の終りに レジスタ（１，０９）へ転送される。
期間Ｔ＋８に、加算器（１１３）はレジスタ（１０９）からマルチプレクサ（１ ，２５）を通して項Ｗを、またレジスタ（１１０）からマルチプレクサ（１２］ 、）を通して項ＳＮＩを受ける。減算器（１１，４）はレジスタ（１０９）から マルチプレクサ（１２６）を通してＷを、またレジスタ（１１，０）からマルチ プレクサ（１２３）を通してＳＮＩを受ける。加算器（］　１３）は項りを発生 し、減算器は項Ｈを発生する。これらの項は、この期間の終りにそれぞれマルチ プレクサ（１２２）を通してレジスタ（１，０９＞へ、またマルチプレクサ（１ ２４）を通してレジスタ（１１０）へ転送される。
項Ｈ及びＬは期間Ｔ＋９の間出方（１１９）及び（１２０）において利用可能と なる。
第２０図、第２１Ａ及びＢ図、第２２Ａ及びＢ図、及び第２３Ａ及びＢ図を参照 して説明した動作を発生させるために、第２０図の種々の素子は制御久方（図示 せず）を有゛していて適切にプログラムされたリードオンリー　メモリ　（図示 せず）から続出された（その位置はクロック間隔Ｔ、Ｔ＋１．Ｔ＋２等が進むに つれて連続的にアドレスされて行く）制御ビットを受けている。
次表Ｘは順二次元変換のために第２０図、第２１Ａ及びＢ図、第２２Ａ及びＢ図 、及び第２３Ａ及びＢ図を参照して説明した動作を発生させるための２０の制御 ビット０乃至１９のリスト、及びデータの流れ及び演算動作を達成するのに必要 なそれらの個々の制御機能を示すものである。
表　Ｘ 第２０図の順変換器の制御点 ｌ−マルチプレクサ／レジスタ１１９がレジスタ１０１を選択１　０−マルチプ レクサ１２０が入力１１５を選択ｌ−マルチプレクサ１２０がレジスタ１０３を 選択２　０−マルチプレクサ／れ１０４が入力１１７を選択■−マルチプレクサ ／レジスタ１０４がレジスタ１０３を選択３　０−マルチプレクサ１２１がレジ スタ１０３を選択■−マルチプレクサ１２１がレジスタ１１０を選択４　０−マ ルチプレクサ１２３がレジスタ１１０を選択１−マルチプレクサ１２３がレジス タ１０３を選択５　０−レジスタ１０６が出力がイネーブルさゎ、レジスタ１０ ５の出方がディスエーブル１−レジスタ１０５の出力がイネーブルさゎ〜レジス タ１０６の出方がディスエーブル６　０−マルチプレクサ１２５がレジスタエ０ ９を選択１−マルチプレクサ１２５がレジスタ１０７を選択７　０−マルチプレ クサ１２６がレジスタ１０９を選択ニーマルチプレクサ１２６がレジスタ１０７ を選択８及び９　００−マルチプレクサ１２２が加算器１１３の出方のＡを選択 ０１−マルチプレクサ１２２力伽算器１１３の出力を直接選択１０−マルチプレ クサ１２２力湛算器１１４の出力を直接選択１１−マルチプレクサ１２２力’Ｋ ＩＩＦＩ５１１４の出力のＡを選択表　ｘ　１売き） 第２０図の順変換器の制御点 １０　０−マルチプレクサ１２４力ｖＩｕ５１　］　３の出力の２を選択１−マ ルチプレクサ１２４が減算器１１４の出力を直接選択１〕　０−レジスタ１１０ の正極性を出力として選択■−レジスタ１．　Ｉ　Ｑの負極性を出力として選択 １２　０−レジスタ／マルチプレクサ１０４のクロック入力をイネーブル１−同 上クロック入力をディスエーブル１３　０−レジスタ１０５のクロック入力をイ ネーブルｌ−同上クロック入力をディスエーブル１４　０−レジスタ１０６のク ロック入力をイネーブルｌ−同上クロック入力をディスエーブル１５　０−レジ スタ１０７のクロック入力をイネーブル１−同とクロック入力をディスエーブル １６　０−レジスタ１０８のクロッ久入力をイネーブル１−同上クロック入力を ディスエーブル１７　０−レジスタ１１０のクロック入力をイネーブル１−同上 クロック入力をディスエーブル１８　０−レジスタ１０８の出力をイネーブルし 、マルチプレクサ１２３の出力をイネーブルｊ〜マルチプレクサ１２３の出力を イネーブルし、レジスタ１０８の出力をディスエーブル１９　０−レジスタ１０ ９の値を０にする】−レジスタ１０９の値を０にしない 必要な動作を遂行させるために、制御ビット０乃至】９は（リードオンリーメモ リから読出することによって等）次のバター・ンで発往させる。列Ｔ乃至Ｔ９は 第２ＩＡ図、第２１．　Ｂ図及び第２１Ｃ図の時間間隔と一致している。「×ｊ 印は「どちらでもよい」で５ある。記入されていないところは、当の制御ビット が図示の例に隣接する処理ブロックを制御中であることを意味する。
次表Ｘ［は、第２ｉＡ及びＢ図の連続、正規化の場合の制御ピントを示す。
表　ＸＩ 順変換：連１正規化（ｉ２１Ａ及びＢＤビット番号　Ｔ　Ｔ＋Ｉ　Ｔ＋２　Ｔ＋ ３　Ｔ＋４　Ｔ＋５　Ｔ＋６　Ｔ＋Ｉ　Ｔ＋Ｂ　Ｔ＋９次表ｘｍは、第２２Ａ及 びＢ図の非連続、正規化の場合の制御ビットを示す。
表　ｘｎ 順変換：非連続、正規化＠２２Ａ及び田のビット番号　Ｔ　Ｔ＋Ｉ　Ｔ＋２　Ｔ ＋３　Ｔ＋４　Ｔ＋５　Ｔ＋６　Ｔ÷７　Ｔ＋ｌｌ　Ｔ＋９最後に次表ｘｍは、 第２３Ａ及びＢ図の非連挑非正規化の場合のｉｔ、ＩＪｉ卸ビラビットす。
表　ｘｍ ビット番号　Ｔ　Ｔ＋Ｉ　Ｔ＋２　Ｔ＋３　Ｔ＋４　Ｔ＋５　７＋６　Ｔ４−７ 　７＋Ｂ　Ｔ＋９逆変換装置 第２４Ａ図、第２４Ｂ図、第２４Ｃ図及び第２４Ｄ図は、第１７図を参照して説 明した復元変換プロセスを遂行する電子装置のブロックダイアダラムである。− 次元の場合のためのものではなく、二次元のための０桁上げ係数を発生するのに 必要な付加的なハードウェアが含まれている二次元復元を示しである。−次元の 場合にはこれらは直接利用可能であり、付属装置を省いてもよい。装置は第２４ Ａ図、第２４Ｂ図、第２４Ｃ図、及び第２４Ｄ図にそれぞれ対応する４つの相互 接続される区分Ａ、Ｂ、Ｃ及びＤに分割されており、個々に説明する。垂直復元 が先ず遂行される。単位時間当り多数の二次元信号の変換を容易ならしめるため に分離した装置を用いることもできるが、同一の装置を用いて引続いて水平復元 が遂行される。
第２４Ａ−Ｄ図の装置では、水平復元を達成するために２１元変換器への入力と して印加する適当な時点まで垂直復元の結果をメモリ（図示せず）内に一時的に セーブ　オーバーしなければならない。
用語及び理解を簡単化するために、この装置の説明に用いられる名前は単一次元 のものである。第１７図は二次元ピラミッド変換を遂行するのに必要なこれら単 一次元動作のシーケンスを示している。
第２４Ａ図のプロセッサＡは入力（２００）に基底関数（Ｂ関数項）を受け、他 の区分からの中間結果と混合される出力を（２１１）及び（２１２）に供給する 。第２５図及び第２６図に示すようにプロセンサＡは、前述のタイプ■補間計算 及びタイプ■非補間計算を受入れる２つの分離したモードで動作する。第２５図 及び第２６図はそれぞれ順次動作及びステートを示す、（２１１）における出力 は常に基底関数であるか或は２つの隣接基底関数の補間であり、一方（２１２） における出力は、用いられる場合は、２つの処理ブロックを橋絡する計算を開始 させそして完了するのに用いられる部分計算に寄与する。第２４Ａ図のプロセッ サは、第２０図、第２１Ａ及びＢ図、第２２Ａ及びＢ図、及び第２３Ａ及びＢＣ 図を参照して説明した順変換器と類似の態様でリードオンリーメモリから供給さ れる８つの制御ビット（後掲の表ＸＩ”／）によって制御される。ビットのパタ ーン（後掲の表ｘ■及びＸＶＩ）は、これらのメモリの連続アドレス位置に記憶 されている。クロックによって進められるカウンタは時点Ｔ、Ｔ＋ｉ　Ｔ＋２等 に連続的なアドレスをメモリに供給し、データの所望の計算、流れ及び出力を行 わせる。
第２４Ａ図及び第２５図を参照して先ず補間タイプ■の動作を説明する。項ＢＯ は期間Ｔに入力端子（２００）に印加される。期間Ｔの終りに、この８０項はレ ジスタ（２０１）内へ転送される。期間Ｔ＋１に入力データＢ１が（２００）に 印加される。この期間が終るとＢＯはレジスタ（２０１）からレジスタ（２０２ ）へ転送され、Ｂ１がレジスタ（２０１）に入っている。期間Ｔ＋２には入力デ ータＢ２が（２００）に印加される。加算器／減算器（２０７）は、レジスタ（ ２０２）内に保持されているＢＯデータとレジスタ（２０１）内に保持されてい るＢ１データとを受けて２つのデータ環の加算を遂行する０期間Ｔ＋２の終りに は幾つかのデータの転送が行われる。項ＢＯはレジスタ（２０２）からレジスタ （２０３）へ転送され、項Ｂ１はレジスタ（２０１）からレジスタ（２０２）及 び（２０５）へ転送され、項Ｂ２は入力（２００）からレジスタ（２０１）へ転 送され、そして加算器／減算器（２０７）からのＢＯとＢｌとの和は２に縮小さ れてレジスタ（２０４）内へ転送される。Ｔ＋３には、レジスタ（２０４）から の出力がその後の使用のために（２１１）において利用可能となる。またバッフ ァ　デバイス（２０８＞が付活されてレジスタ＜２０３）の内容ＢＯを入力（２ ００）へ印加する。また加算器／減算器（２０７）はレジスタ（２０２）からの ８１とレジスタ（２０１）からの８２を受ける。
期間Ｔ＋３の終りにはＢＯが人力（２Ｑ　Ｑ）からレジスタ（２０１）へ転送さ れ、Ｂ２はレジスタ（２０１）からレジスタ（２０２）へ転送され、そして加算 器／減算器（２０７）からの出力和はＡに縮小されてレジスタ（２０４）に転送 される。期間Ｔ＋４にはレジスタ（２０４）からのＢ１＆びＢ２の線形補間が（ ２１１）に供給され、その後の使用に利用できる。加算器／減算器（２０７）は レジスタ（２（１２）からの入力Ｂ２及びレジスタ　（２０１）からのＢＯを受 けて差Ｂ２−ＢＯを形成する０期間Ｔ＋４の終りには、１／８に縮小されたこの 差はレジスタ（２０６）内へ転送されてその後の使用に備える。期間Ｔ＋５には 、レジスタ（２０５）からの８１が人後の使用のために出力（２１１）において 利用できるようになる０期間Ｔ＋５の終りにはＢＯがレジスタ（２０３）からレ ジスタ（２０５）へ転送される。期間Ｔ＋６には、出力（２１１）にＢＯが現わ れてその後の使用に利用できるようになる。これでプロセッサＡにおけるタイプ ｆの補間サイクルが完了する。全てのデータを挿入するためには入力（２００） において４期間を必要とし、その後の期間Ｔ＋４乃至Ｔ＋６の間プロセッサＡの 処理のフロースルーの性質を損うことなく別のセットを挿入することができる。
プロセッサＡ内の全てのレジスタは、リードオンリーメモリにアドレスを供給す るカウンタを進めるのと同じ共通り口７りによってクロックされている。レジス タ（２０３）、（２０５）及び（２０６）はクロック　イネーブル入力も有して おり、クロック　エツジによってデータを入力からレジスタ内へ転送したり、ク ロック　エツジがそのように働らくのを禁止したりすることができる。この機能 を遂行する市販レジスタの１つは、トランジスタ・トランジスタ　ロジ、りの７ ４３３７７型である。
プロセンサへの制御点及びそれらの作用は次表ＸｒＶに定義されている。
表　ＸｒＶ ０　０−バッファ２０８にレジスタ２０３からのデータを入力２００に印加させ るｊ−外部データを入力２００に印加させる１　０−レジスタ２０３のクロック 入力をイネーブル１−同上クロック入力を禁止 ２　〇−加算器／減算器２０７の出力の１／８をレジスタ２０６の入力として選 択１−人力２１０の１／２をレジスタ２０６の入力として選択３　０−レジスタ ２０６のクロック入力をイネーブル１−同上クロック入力を禁止 ４　０・−加算器／減算器２０７がその入力の差をその出力に発生１−２０７の 出力に和を発生 ５　０−レジスタ２０５内へデータを転送する源としてレジスタ２０３を選択１ −源としてレジスタ２０］を選択 ６　０−出力２】】としてレジスタ２０４の内容を選択１−出力２１１とし５て レジスタ２０５の内容を選択７　０−レジスタ２０５のクロック入力をイネーブ ル１−同上クロック入力を禁止 次表ｘ■は、第２４Ａ図の復元プロセッサＡを補間モードで動作させるための制 御ピント（メモリから続出し）を示す。
表　ＸＶ ビット番号　Ｔ　Ｔ＋Ｉ　Ｔ＋２　Ｔ＋３　Ｔ＋４　Ｔ＋５　Ｔ＋６１　０１１ ｘ ２×××０ ３　ｘｘＱ１ ４　１、　１　０　ｘ ５　１、　１　０　１ 第２４Ａ図のプロセンサＡを非補間モード（タイプ■）にするには、入力（２０ ０）に印加されるＢＯ及びＢ１を第２６図に示す時点に出力（２１１）に転送す るだけでよい。Ｂ１はレジスタ（２０１）及び（２０５）を通る通路をとり、Ｂ Ｏはレジスタ（２０１）、（２０２）、（２０３＞及び（２０５）を通る！路を とる。
次表Ｘ■は、第２４Ａ図の復元プロセッサ八を非補間モードならしめるための制 御ビット（メモリから順次に読出し）を示す。
表　ＸＶＩ 復元プロセッサＡ：非補間モードＧ２引りピント番号　Ｔ　Ｔ＋Ｉ　Ｔ＋２　Ｔ ＋３　Ｔ＋４　Ｔ＋５　Ｔ＋６１　０１１Ｘ ２　ｘ　Ｘ　Ｘ　１ ３　×　×　ｏ　× ４　Ｘ　×　×　× ７　ｏｏｏ。
第２４Ｂ図に示すように、復元プロセッサＢは３つの入力ポート（２２０）、（ ２２１）及び（２３２）、及び２つの出力ポート（２３７）及び（２３８）を有 している。再び第１７図の諸段階を参照シてプロセッサＢが係数項の処理を行う ために３つの別個のモードで動作することを説明する。第１のモードは、第１７ 図の段階１及び８の係数処理、並びに段階５の垂直り桁上げ発生を支える補間モ ードである。第２のモードは、第１７図の段階２の係数処理を行う非補間モード である。第３のモードは段階７の水平り桁上げ発生の完了を行う。２つの出力（ ２３７）及び（２３８）はプロセッサＤヘデータを供給する。プロセッサＢの始 めの２つのモードのための入力は、第１７図の段階５処理の場合には二次元係数 、或は可視或は不可視り型係数項である。プロセッサＢの第３のモードのための 入力はプロセッサＣの出力から供給される。これらの出力は、ある場合には、プ ロセッサＢへの入力として使用する前にバッファメモリ内に一時的に記憶される 。第２４Ｂ図のプロセンサＢの３つのモードのためのタイミング図をそれぞれ第 ２７Ａ及びＢ図、第２８Ａ及びＢ図、及び第２９Ａ及びＢ図に示す。図示の場合 には、前述のパラメータ「ｋ」の値は％に選ばれている。制御ビット機能及び動 作のためのシーケンスを表Ｘ■、Ｘ■、ＸＩＸ、及びＸＸに示す。
補間処理のモードｌに関して第２４Ｂ図及び第２７Ａ及びＢ図を参照して先ず説 明する。時点Ｔに、Ｈ型係数が入力（２００）に印加され、０桁上げ項の半分Ｎ ４）＊ＤＣＵが入力（２２１）に印加される。この期間の終りに、Ｈはレジスタ （２２２）内に転送され、（Ｖｌ）＊ＤＣＵはレジスタ（２２７）内に転送され る。また後の項は％に縮小されてレジスタ（２３０）内に転送される。期間Ｔ＋ １に、加算器／減算器（２２６）はレジスタ（２２２）からマルチプレクサ（２ ２４）を通して項Ｈを、またレジスタ（２２７）からマルチプレクサ（２２５） を通して項（％）傘ＤＣＵを受ける。同じ期間に、加算器（２２９）はレジスタ （２２７）がらマルチプレクサ（２２８）を通して項（％）＊ＤＣＵを、またマ ルチプレクサ／レジスタ（２３０）から項（＋Ａ）＊ＤＣＵを受ける。またこの 期間中、項りが入力（２２０）に印加される。期間Ｔ＋１の終りに、加算器／減 算器（２２６）の出力はレジスタ（２３６）へ転送され、加算器（２２９）の出 力はマルチプレクサ／レジスタ（２’３０）へ転送され、レジスタ（２２２）か らのＨはレジスタ（２２３：ｌへ転送され、そして入力項しは入力（２２０）か らレジスタ（２２２）から転送される。
期間Ｔ＋２には、加算器／減算器（２２６）はレジスタ（２２３）からマルチプ レクサ（２２５）を通して項Ｈを、またレジスタ（２２２）からマルチプレクサ （２２４）を通して項りを受ける。
加算、１（２２９）はレジスタ（２３０）からの項（％）＊ＤＣＵを、またレジ スタ（２２３）からマルチプレクサ（２２８）からの４に縮小された項Ｈを受け る。期間Ｔ＋２の終りに、加算器／減算器（２２６）からの出力はＡに縮小され てレジスタ（２３５）内へ転送され、加算器（２２９）からの出力はレジスタ（ ２３１）へ転送される０項りはレジスタ（２２２）からレジスタ（２２３）へ転 送される。
期間Ｔ３中に、加算器／減算器（２２６）はレジスタ（２２７）からマルチプレ クサ（２２５）を通して項（％）＊ＤＣＵを、またレジスタ（２２２）からマル チプレクサ（２２４）を通して項りを受ける。加算器（２２９）はレジスタ（２ ３０）からの項（Ｖ４）＊ＤＣＵを、またレジスタ（２２３）からマルチプレク サ（２２８）を通して項（％）　本ＤＣＵを受ける。この期間生新しい入力は印 加されない。レジスタ（２３６）からの項（＋Ａ）＊ＤｃＵ＋Ｈはマルチプレク サ（２３４）を通して出方（２３７）に供給される。レジスタ（２３１）からの 出力項（Ｋ）＊ＤＣＵ＋０．５Ｈは出力（２３８）に供給される。期間Ｔ＋３の 終りには、加算器／減算器（２２６）の出力はレジスタ（２３６）に転送され、 加算器（２２９）の出力はレジスタ（２３１）へ転送される。
期間Ｔ＋４中に、加算器／減算器（２２６）はレジスタ（２２７）からマルチプ レクサ（２２５）を通して項０４）＊ＤＣＵを、またレジスタ（２３５）からマ ルチプレクサ（２２４）を通して項（％）’ｌ’　（Ｈ＋Ｌ）を受ける。加算器 （２２９）はこの期間中使用されない。この時点で既に進行している′データの 処理に悪影響を与えることなく、入力における４期間の新らしい処理シーケンス を開始させることができる。期間’ｌ’＋４の終りには、加算器／減算器（２２ ６）の出力はレジスタ（２３６）へ転送される。
期間Ｔ＋５にはプロセッサＤからの項Ｄｉが人力（２３２）に印加され、この期 間の終りにレジスタ（２３３）内へ転送される０項（ｌＡ）＊　（ＤＣＵ＋Ｈ＋ Ｌ）はレジスタ（２３６）からマルチプレクサ（２３４）を通して出力（２３７ ）へ供給される。Ｔ＋６期間中、Ｄｉ力５レジスタ（２３３）からマルチプレク サ（２３４）を通して利用可能となり、プロセッサＤへ転送するために出方（２ ３７）に供給される。
モード２では、プロセッサＢは非補間係数処理を遂行し、レジスタ（２２７）、 （２３０）及び（２３１）、及び加算器（２２９）は使用されない。第２８図の モード２に示す期間Ｔの間、係数Ｈが入力端子（２２０）に印加され、期間の終 りにレジスタ（２２２）内に転送される。期間Ｔ＋１には、加算器／減算器（２ ２６）はレジスタ（２２２）からマルチプレクサ（２２４）を通して入力Ｈを、 またその入力をその出力として選択しないようにターン　オフされているマルチ プレクサ（２２５）からの０値を受ける。またこの期間中、項りが入力（２２０ ）に印加される。期間Ｔ＋１の終りに、加算器／減算器（２２６）の出方である Ｈ自体がレジスタ（２３６）に転送され、これもＨであるレジスタ（２２２）の 出方がレジスタ（２２３）内に転送され、そして（２２０）における入力Ｌがレ ジスタ（２２２）内に転送される。
期間Ｔ＋２には、加算器／減算器（２２６）はレジスタ（２２３）からマルチプ レクサ（２２５）を通して項Ｈを、またレジスタ（２２２）からマルチプレクサ （２２４）を通して項りを受ける。
この期間の終りには、加算器／減算器＜２２６）の出力はＡに縮小されてレジス タ（２３５）内へ転送される。またレジスタ（２２２）からのしがレジスタ（２ ２３）に転送される。
期間Ｔ＋３には、レジスタ（２３６）からの項Ｈがマルチプレクサ（２３４）を 通して出力（２３７）において利用可能になる。また加算器／減算器（２２６） はレジスタ（２２３）からマルチプレクサ（２２５）を通してＬを、また入力を 出力として選択しないようにディスエーブルされているマルチプレクサ（２２４ ）からの〇を受ける。この期間の終りには、加算器／減算器（２２６）の出方が レジスタ（２３６）に転送される。
期間Ｔ＋４には、レジスタ（２３６）内のＬがマルチプレクサ（２３４）を通し て出力（２３７）において利用可能になる。加算器／減算器（２２６）はレジス タ（２３５）からマルチプレクサ（２２４）を通して入力（！４）＊　（Ｈ＋Ｌ ）一方の入力とじて、また他方の入力にディスエーブルされたマルチプレクサ（ ２２５）からのＯ値を受けて減算を遂行する。この期間の終りには、加算器／減 算！（２２６）の出力はレジスタ（２３６）へ転送される。
期間Ｔ＋５の間、Ｄｉが入力（２３２）にあり、レジスタ（２３６）の出力がマ ルチプレクサ（２３４）を通して出方（２３７）において利用できる０期間Ｔ＋ ５の終りにＤｉがレジスタ（２３３）内へ転送される。期間Ｔ＋６には、レジス タ（２３３）の出力がマルチプレクサ（２３４）を通して出力（２３７）におい て利用可能ニなる。
プロセッサＢのモード３は、第１７図の段階７における水平桁上げ完了の支えを 含んでいる。第２９図の期間Ｔに、プロセッサＣがらの、そして第１７図の段階 ３の出方としての項Ｘは入力（２２０）に印加され、この期間の終りにはレジス タ（２２２）内へ転送される。期間Ｔ＋１にはプロセッサＣからの、そして第１ ７図の段階６の出力が入力（２２０）に印加される。この期間の終りに項Ｘはレ ジスタ（２２２）から（２２３）内へ転送され、項Ｙが入力（２２０）からレジ スタ（２２２）内へ転送される。
期間Ｔ＋２の間、加算器／減算器（２２６）はレジスタ（２２３）からマルチプ レクサ（２２５）を通して入力Ｘを受け、またレジスタ（２２２）からマルチプ レクサ（２２４）を通して入力Ｙを受けて２つの項の和を形成する。この期間の 終りには（２２６）の出力がレジスタ（２３６）内へ転送される。
期間Ｔ４・３では、レジスタ＜２３６）がらの項Ｘ＋Ｙがマルチプレックス（２ ３４）を通して出力（２３７）において利用できる。
また、プロセッサＣからの、そして第１７図の段階４からの出力である項Ｗが入 力（２２０）に印加される。加算器／減算器（２２６）は期間Ｔ＋２と同し入力 を受けるが、今回は差ｘ−ｙを形成する。
この期間の終りに（２２６）の出力はレジスタ（２３６）へ転送され、Ｗは入力 （２２０）から１／ジスタ（２２２）へ転送される。
期間Ｔ　＋　４には、レジスタ（２３６）内のＸ−Ｙはマルチプレクサ（２３４ ）を通して出力（２３４）に供給される。加算器／減算器（２２６）はレジスタ （２２３）からの項Ｘと、この期間中ディスエーブルされているマルチプレクサ （２２４）からの０値を受ける。この期間の終りにＸそのものである（２２６） の出力はレジスタ（２３６）内へ転送される。またＷがレジスタ（２２２）から レジスタ（２２３）へ転送される。
期間Ｔ＋５の間、レジスタ（２３６）の出力がマルチプレクサ（２３４）を通し て出力（２３７）に供給される。また、加算器／減算器＜２２６）はレジスタ（ ２２３）がらマルチプレクサ（２２５）を通してＷを受け、ディスエーブルされ ているマルチプレクサ（２２４）から０を受ける。この期間の終りに、（２２６ ）の出方はレジスタ（２３６）へ転送される。期間Ｔ＋６にはＷがマルチプレク サ（２３４）を通してレジスタ＜２３６）から出方（２３７）に供給される。
プロセッサＢに上記の結果を生せしめるためには１５の制御ビットが必要である 。各ビットの機能は次表Ｘ■に定義されており、３モードのための制御ビットパ ターンは表ＸｖＩｉ、ＸＩＸ、及びＸＸに限定されている。
表　Ｘ■ 第２６図の復元プロセッサＢの制御点 ０　０−レジスタ２３５のクロック入力をイネ−７’／Ｌ／１−レジスタ２３５ のクロック入力をディスエーブル１　０−加算器／減算器２２６カ癲モード１− 加算器／減算器２２６が加算モード２　０−マルチプレクサ２２４をイネーブル 】−マルチプレクサ２２４をディスエーブル：出力−０３０−マルチプレクサ２ ２４がレジスタ２２２を選択１−マルチプレクサ２２４がレジスタ２３５を選択 ４　０−マルチプレクサ２２５をイネーブル１−マルチプレクサ２２５をディス エーブル：出力−０５０−マルチプレクサ２２５がレジスタ２２３を選択１−マ ルチプレクサ２２５がレジスタ２２７を選択６　０−マルチプレクサ２２８がレ ジスタ２２７を選択１−マルチプレクサ２２８がレジスタ２２３を選択７　０− レジスタ２２２のクロック入力をイネーブル１−同上クロ７り入力を禁止 表　ｘｖｉ　昧売き） ８　０−レジスタ２２３のクロック入力をイネーブル１−同上クロックにを禁止 ９　０−レジスタ２３０のクロックにをイネーブル１−同上クロック入力を禁止 １０　０−レジスタ２２７のクロ７りにをイネーブルｌ−同上クロックにをし禁 止 １１　０−マルチプレクサ／レジスタ２３０が２２１を選択１−マルチプレクサ ／レジスタ２３０が２２９を選択１２　０−レジスタ２３６のクロック入力をイ ネーブルｌ−同上クロック人力を禁止 １３　０−レジスタ２３１のクロック入力をイネーブル１−同上クロック入力を 禁止 １４　０−マルチプレクサ２３４がレジスタ２３６を選択１−マルチプレクサ２ ３４がＴ＋２２３を選択表　Ｘ■■ ビット番号　Ｔ　Ｔ＋Ｉ　Ｔ＋２　Ｔ＋３　Ｔ＋４　Ｔ＋５　Ｔ＋６３　００Ｘ Ｉ ４　ＱＯＯＯ ８００ＸＸ １．３　０　０　１．　１ １４　０　０　０　］ 表　ＸＩＸ ビット番号　Ｔ　Ｔ＋Ｉ　Ｔ＋２　Ｔ＋３　Ｔ＋４　Ｔ＋５　Ｔ＋６１４　０　 ０　０　Ｘ 表　ＸＸ 復元プロセフサＢ；水平桁上げ完了モード（２）２９頭ビット番号　Ｔ　Ｔ＋Ｉ 　Ｔ＋２　Ｔ＋３　Ｔ＋４　Ｔ＋５　Ｔ＋６　Ｔ＋７４　Ｘ０ＯＯＯ １２Ｘ　０　０　０　０ １３　ｘ　ｘ　ｘ　ｘ　ｘ １４　００ＱＯｘ 第１７図の段階３，４及び６を遂行する第２４Ｃ図のプロセッサＣは、第２４Ｂ 図、第２７Ａ及びＢ図、第２８図及び第２９図を参照して説明したプロセッサＢ への入力として必要な出力Ｗ、Ｘ及びＹを発生する。全ての入力は（２４０）か らプロセッサＣに挿入され、全ての出力は（２５０）において利用可能となる。
このプロセッサは二次元復元に対してのみ必要であり、−次元復元に対しては必 要でない、以下に３つの分離した部分と、３つの分離したモード中の発生に関し て動作を説明する。第１の部分はタイプＩＶ計算として前述したＳ型ｖＩ４変換 動作である。第２の部分は別のタイプＩＶ針算であり、タイプ■として前述した 順り型変換動作が後続する。
この第２の部分によってプロセッサＢが必要とする第１７図の段階５からの出力 Ｙが得られる。第３の部分はタイプ■計算である。これは２度用いられる。即ち １面は段階３におけるＸの発生であり、もう１面は段階４におけるＷの発生であ る。
以下に第３０図、第３１図及び第３２図のタイミング　シーケンスを参照して３ つのモードにおける動作のシーケンスを説明する。
使用する名称は、用語の簡易化のために一次元の変換の復元に用いたものである 。実際の応用は垂直復元のものであって、これによって生じたデータ出力に対し て操作される水平復元を後続させなければならない。
第１の部分即ちモードのための第３０図のタイミング図において、期間Ｔの間に 入力（２４０）にはプロセッサＤの垂直復元された出力として得られた項ＰＩ（ ｉ＋２）が印加される０項ＳＯは先行処理の結果として既にレジスタ（２４８） 内にある。正常な二次元処理は同じ帯域内の左から右へデータのブロックに対し て進行するので、手短かに発生させる１つのブロックの項Ｓ２は直ぐ右のブロッ クにおいてＳＯとなる。従ってＳＯは既に形成されており、現使用に利用できる 。期間Ｔの終りにＰＩ　（ｉ＋２）は（２４０）からレジスタ（２４２）へ転送 される０期間１”＋１の間には新らしいことは何も起らないが、この期間の終り にＰＩ、（＋＋２）＋よレジスタ（２４２）からレジスタ＜２４３）へ転送され る。
期間Ｔ　＋　２には、ＰＩ　（＋＋４）が入力（２４０）に印加される。
この期間の終りにはＰＩ（＋＋４）が（２４０）からレジスタ（２４２）に転送 され、ＰＩ　（ｉ＋Ｆｌはレジスタ（２４ｇ）力１らレジスタ（２４４）へ転送 された。期間Ｔ＋３に加算器／減算器（２４５）はレジスタ（２４２）とレジス タ（２４４）の内容の差を形成する。（２４５）の出力はＡに縮小される０期間 Ｔ−）３の幕冬りに、（２４５）の縮小された出力Ｓ１はレジスタ（２４７）へ 転送される。これでプロセッサＣの第１の動作が完了し、結果としてＳＯがレジ スタ＜２４８）内に１、またＳ】がレジスタ（２４７）内に存在する。
第３１図のタイミング図を参照する。プロセフすＣの第２の勤イ乍はＳ２をぶ住 し、次でｐ型動作を遂行して出力Ｙを発生する。量にはプロセッサＣの第１の動 作と第２の動作との間の遅れを表わす数である０期間Ｔ＋Ｋには、Ｐ２　（＋＋ ２）が入力＜２４０）に印加される。この期間が終ると、これは（２４０）から レジスタ（２４２）へ転送され、期間Ｔ＋に＋］が終るとレジスタ（２４２）力 １らレジスタ（２４３）へ転送されている。
期間Ｔ十に＋２の間、Ｐ２　（＋＋４）が入力（２４０）に印加されている。こ の期間の終りに、Ｐ２　（＋＋４）は（２４０）力１らレジスタ＋２４２）へ転 送され、レジスタ（２４３）内のＰ２（＋＋２）はレジスタ（２４４）へ転送さ れる０期間Ｔ＋に＋３には、加算器／減算器＜２４５）がレジスタ（２４２）と （２４４）の内容の差を形成する。（２４５）の出力番よＡに縮／１％される１ 期間Ｔ＋に＋３の終りに（２４５）の縮小された出力Ｓ２はレジスタ（２４７） 内へ転送される。、Ｓｌはレジスタ（２４７）からレジスタ（２４８）へ転送さ れ、ＳＯはレジスタ（２４８）力１ら入力のマルチプレクサを通してレジスタ（ ２４２）へ転送される。
レジスタ（２４Ｂ）及びバッファ（２４６）は出力イネ−ブリング制御を有して ゛おり、何れか一方或は他方が出力データを（２４１）に供給することはできる が、両者同時に供給できないようになっている。
期間Ｔ十に＋４の終りには、ＳＯはレジスタ（２４２）からレジスタ（２４３） へ転送され、Ｓｌはレジスタ（２４８）からレジスタ（２４，２）へ転送され、 そしてＳ２はレジスタ（２４７）からレジスタ（２４８）へ転送される０期間Ｔ 　＋　Ｋ　＋　５の終りには、ＳＯはレジスタ（２４３）からレジスタ（２４４ ）へ、Ｓｌはレジスタ（２４２）からレジスタ（２４３）へ、そしてＳ２はレジ スタ（２４８）からレジスタ（２４２）へそれぞれ転送されている。またＳ２は レジスタ（２４８）内に保持され、同一帯域内の次の処理ブロックのためにＳＯ となる。
期間Ｔ十に＋６の間、加算器／減算器（２４５）はレジスタ（２４４）からのＳ Ｏと、レジスタ（２４２）からの３２とを受けて２つの量の和を形成し、この和 は出力においてＡに縮小される。
バッファ（２４６）は、この期間の終りに結果即ちｑ、５＋５（Ｓ（１＋Ｓ２） がレジスタ（２４２）へ転送されるように、この出力を（２５１）へ印加するよ うにイネーブルされる。Ｓｌもレジスタ（２４３）からレジスタ（２４４）に転 送される。
期間Ｔ十に＋７に、加算器／減算器（２４５）はレジスタ（２４４）と（２４２ ）との間の差を形成し、その出力において％に縮小する。この量は所望の結果Ｙ であり、これはこの期間の終りにレジスタ（２４９）に転送され、期間Ｔ＋に＋ ８から出力（２５０）において利用できるように４る。
第３２図を参照する。プロセフ＋Ｃの最後のモードは、第１７図の段階ｌから供 給される（）ｖ及びＤＶＬ項に対して＠変換操作だけを含んでいる。これらの項 は垂直には復元されないので、明瞭化のため完全な名称は用いないことにする。
出力×をめる段階３の動作を説明する。これらの動作は出力ＷをめるためにＤｖ ｉにも用いられるが、説明する必要はない。第３２図の量Ｊは、これらの動作と 最初の２つの処理モードの動作との間の時間間隔を定義している。
期間Ｔ＋Ｊに、ＤＶＢＯｈが入力（２４０）に印加され、この期間の終りにレジ スタ（２４２）内に転送される０期間Ｔ＋Ｊ＋１の間に、ＤｖＢｌｈが入力に印 加される。この期間の終りにレジスタ（２４２）内のＤｖＢＯｈはレジスタ（２ ４３）内へ転送りされ、ＤｖＢｌｈは（２４０）からレジスタ（２４２）　へ転 送される０期間Ｔ＋Ｊ＋２には、ＤｖＢ２ｈが入力（２４０）に印加される。こ の期間の終りに、ＤｖＢＯｈはレジスタ（２４３）からレジスタ（２４４）へ転 送され、ＤｖＢｌｈはレジスタ（２４２）からレジスタ（２４３）へ転送され、 そして１）ｖＢ２ｈは（２４０）からレジスタ（２４２）へ転送される。
期間Ｔ＋Ｊ＋３に、加算器／減算器（２４５）はレジスタ＜２４２）からのＤｖ Ｂ２ｈとレジスタ（２４４）からのＤＶＢＯｈとを受けて和を形成し、その出力 において〃に縮小する。この期間の終りに、ＤＶＢ　１　ｈはレジスタ（２４３ ）からレジスタ（２４４）へ転送され、（２４５）の縮小された出力はバッファ （２４６）からレジスタ（２４２）へ転送される。
期間Ｔ＋Ｊ−）４の間に、加算器／減算器（２４５）はレジスタ（２４４）から のＤｖＢｌｈ及びレジスタ（２４２）からの（’、Ａｌ　＊　（ＤｖＢＯｈ＋Ｄ ｖＢ２ｈ）を受けて差を形成し、ソノ出力においてこの差を４に縮小する。これ が所望の出力項×であり、この期間の終りにレジスタ（２４９）に転送され、次 の期間Ｔ＋Ｊ＋５の間出力（２５０）において利用できるようになる。
プロセッサＣのための７つの制御ビットの機能を次表ＸＸＩに示し、また各処理 モード毎のこれらの制御ピントのパターンを表ｘｘｎ、ｘｘｍ及びｘｘｒｖに示 す。
表　ＸＸＩ 第２４Ｃ図の復元プロセッサＣの制御点０　〇−加算器／減算器２４５が減算モ ード１−ｗＱ／減算器２４５が加算モード １　０−６モードのデバイス２４５がＢ入カーへ入力を遂行１−減算モードのデ バイス２４５がＡ入カーＢ入力を遂行２　０−マルチプレクサ／レジスタ２４２ が２４０を選択１−マルチプレクサ／レジスタ２４２が２４１を選択３　０−バ ッファ２４６出力が２４１ヘイネーブル１−レジスタ２４８出力が２４１へイネ ーブル４　０−レジスタ２４日のクロック入力をイネーブル１−レジスタ２４８ のクロア久入力を禁止５　０−レジスタ２４９のクロック入力をイネーブル１− レジスタ２４９のクロック入力を禁止６　０−レジスタ２４７のクロック入力を イネーブル１−レジスタ２４７のクロック入力を禁止表　ＸＸＵ ビット躬　Ｔ　Ｔ＋２　Ｔ＋２　Ｔ＋３　Ｔ＋４　Ｔ＋５６Ｊ　０　１ 表　ＸＸｒＶ ビット躬　Ｔ＋Ｊ　Ｔ＋Ｊ＋ｌ　Ｔ＋Ｊ＋２　Ｔ＋Ｊ＋３　Ｔ＋Ｊ＋４　Ｔ＋Ｊ ＋５　Ｔ＋Ｊ＋６Ｑ　Ｉ　Ｑ　Ｘ　Ｘ ｌ　ｘ　１　ｘ　ｘ ３×××０ ４　Ｘ　Ｘ　Ｑ　Ｘ ５　（１１＋１１　１　１　１　１　＋１１６　ｘ　ｘ　ｘ　ｘ 第２４Ｄ図の復元プロセッサＤの機能は、プロセッサＡ、Ｂ及びＣの中で開始さ れた復元変換の計算を完了させること、及びセーブオーバーされ同一帯域の隣接 する処理ブロックにおいて用いられ、且つ先行ブロック内で開始された処理を完 了させるのに用いられる「部分」を発生することである。
プロセッサＤでは３つの分離した処理モードが用いられる。同一帯域内の隣接処 理ブロックからセーブ　オーバーされる「部分」を受けている入力（２６０）を 除き、全ての入力は前述のプロセッサから到来する。第３３Ａ及びＢ図はプロセ ッサＡ及びＢのシーケンスと整列しているデータ動作のシーケンスを期間と共に 示すものである。
期間Ｔ＋２では、部分−ＸＬが入力（２’６０）に印加される。この期間の終り に、これはレジスタ（２６５）内へ転送される０期間Ｔ＋３に、加算器／減算器 （２６１）は（２Ｌ　１）から項（Ａ）＊（ＢＯ＋８１）を、また（２３７）か ら項（％）＊ＤＣＵ＋Ｈを受け、和ｐ（ｔ＋２）を形成する。加算器／減算器（ ２６７）は（２６５）からマルチプレクサ（２６６）を介して項−ＸＬを、また （２３８）から項（Ｖ４）　＊ＤＣＵ＋　０４）　＊）（を受ｉｔ’ｒ差ＸＬ　 （Ｖ４）’ｋＤＣＵ　（％）＊Ｈを形成する。この期間の終りに、（２６１）か らのＰ（ｉ＋２）はレジスタ（２６２）内へ転送され、（２６’７）の出力はレ ジスタ（２６９）内へ転送される。
Ｐ（ｔ＋２）は変換プロセスからの復元された出力要素であり、出力（２７１） において利用可能となる。
期間Ｔ＋４には、加算器／ｆｊ、算器（２６１）は（２１，１）から項（！？Ｓ ）水（Ｂ１＋８２）を、また（２３７）から項（！４）　ｍＤＣＵ＋Ｌを受けて 和Ｐ（ｉ＋４）を形成する。加算器／減算器デバイス（２６７）はこの期間には 使用されない。この期間の終りに、ｐ（ｉ＋４）は（２６１）の出力からレジス タ（２６２）へ転送される。これは変換プロセスの出方要素であり、期間Ｔ＋５ の間出方（２７１）において利用可能である。また期間Ｔ＋５の間、端子（２１ ２）は第３３Ａ及び已に（！４）＊ＳＡと記されている項（！４）＊　（Ｂ２− ＢＯ）を受ける。更に加算器／減算器（２６］、）は端子（２１１）　カラノ８ １及び端子（２３７）　＜７）　０４）　＊ＤＣＵ−（％）＊　（Ｈ＋Ｌ）を受 けて和ｐ（＋＋３）を形成する。加算器／減算器（２６７）は端子（２６９）か ら−ＸＬ　（３／４）　’ｋＤｃＵ−（ｌＡ）　本Ｈを、また端子（２１２）か ら（％）’ｋＳＡを受けて差Ｄｉを形成する。こ期間の終りに、　（２６１）の 出力からのｐ　（＋＋３）はレジスタ（２６２）に転送され、（２６７）から供 給され出力端子（２３２）にあるＤｉはプロセッサＢのレジスタ（２３３）内へ 転送される。
期間Ｔ＋６には、加算器／減算器（２６１）は端子（２１，１）からのＢＯと端 子（２３７）からのＤｉとを受けて２つの項の和Ｐ（＋＋１）を形成する。加算 器／減算器（２６７）は端子（２３８）カラ項（ｋ）＊ＤＣＵ＋　（％）＋Ｌを 、また端子（２１２）からマルチプレクサ（２６６）を通して項（！４）＊ＳＡ を受け、その出力に出力部分〜ＸＬである差を形成し、この期間の終りにレジス タ（２７０）に転送する。（２３７）からの項Ｄｉはしきい値デバイス（２６３ ）にも印加される。（２３７）上の信号の大きさがデバイス（２６３）のしきい 値設定以下であると、マルチプレクサ／レジスタ（２６２）はこの期間の終りに 出力（２６１）ではなく端子（２１１）上の量を転送するようになる。同様に、 同一状態が真であれば、マルチプレクサ（２６４）は端子（２３７）上の量では なくθ値を転送するようになる。このようにすると計算されたＤｉの値が所定の しきい値よりも低い場合には出力の平滑化を遂行することができる。
期間Ｔ＋７では、レジスタ（２６２）の内容Ｐ　（＋＋１）が出力（２７１）に 供給され、レジスタ（２６４）の内容が出力（２７３）に現われ、そしてレジス タ（２７０）内の１部分」量−ＸＬが出方（２７４）に、呈示される。
第３４Ａ及びＢ図を参照する。第２４Ｄ図のプロセッサＤは第２のモ・−ドで非 補間処理を遂行する１期間Ｔ＋２中に、項（２）＊Ｐ　（＋＋４）’が入力端子 （２６０＞に印加される。プライム記号はこの項が同一帯域の隣接処理ブロック からセーブ　オーバーされた、ことを表わすのに用いられる。ＢＯは端子（２０ ９）において利用可能である。この期間の終りには、（各）＊Ｐ　口→４）′は レジスタ（２６５）へ転送され、ＢＯはレジスタ（２６８）へ転送される。
期間Ｔ＋３においては、Ｂ１が端子（２１１）に印加され、Ｈが端子（２３７） 上で利用可能となり、そして加算器／減算器（２６１）がこれらの和Ｐ　（＋＋ ２）を形成する。加算器／減算器（２６７）はレジスタ（２６５）からマルチプ レクサ（２６６）を通して到来した項（＋４）　＊Ｐ　（ｉ　＋４）　’をレジ スタ（２６８）内１７）ＢＯから差引く。この期間の終りには、Ｐ（＋＋２）は レジスタ（２６２）内へ転送され、（２６７）からの出力はレジスタ（２６９） 内へ転送される。
期間Ｔ＋４には、加算器／減算器（２６１）は端子＜２１１）からの項Ｂ１と端 子（２３７）からの項りを受けてその出力にそれらの和Ｐ（＋＋４）を形成する 。この期間の終りに、Ｐ（＋＋４）はレジスタ（２６２）へ転送される。
期間Ｔ　＋　５には、ｐ（＋＋４）が出方（２７１）に現われる。これはまた次 の処理ブロックのためにセーブ　オーバーされる「部分」として端子（２７４） においても利用できる。加算器／減算器（２６１）は端子（２１１，）からの項 Ｂｌと、端子（２３７）からの−（！４）＊　（Ｈ＋Ｌ）を受けてそれらの和Ｐ （＋＋３）を出力に形成する。
端子（２］、２）において利用できる項四）＊Ｐ　（＋＋２）は加算器／減算器 （２６７）によってレジスタ（２６９）内の項ＢＯ−（ｌＡ）＊Ｐ　（＋＋４） ’から差引かれ、結果の出方は端子（２３２）上のＤｉである。期間Ｔ＋５の終 りに、ｐ　（＋＋３）はレジスタ　（２６２）内へ転送され、Ｄｉはプロセッサ Ｂのレジスタ（２３３）内へ転送される。
期間Ｔ＋６には、端子（２３７）上のＤｉ、及び端子（２１１）上のＢＯが加算 器／減算器（２６１）内で加え合わされる。モード１のように、しきい値デバイ ス（２６３）はレジスタ（２６２）が加算器／減算器＜２６１）の出方を受ける のか或は端子（２１１）上のデータを受けるのかを決定し、またレジスタ（２６ ４）が端子（２３７）上のデータを受けるのが或は０値を受けるのかを決定する ０期間Ｔ＋６の終りには前述の作用によってレジスタ（２６２）内へのデータ（ これはＰ　（＋＋１）である）の転送及びレジスタ（２６４）内へのデータ（こ れはＤｉ或は０の何れかである）の転送が行われる。期間Ｔ＋７には、Ｐ　（＋ ＋１）が端子（２７１）において利用可能となる。
第３５図を参照する。モード３においてはプロセッサＤは第１７図の段階７の水 平り桁上げ項の発生を完了して爾後の段階８の水平復元における使用に備える。
このモード中は加算器／減算器（２６１）は使用されるが、加算器／減算器（２ ６７）は使用されない。
（２３７）上にある。加算器／減算器（２６１）はこれら２つの項の差を形成す る。これは行Ｗのための水平桁上げ項のＤＣＵ　（ｗ）である。期間Ｔの終りに は、この項はレジスタ　（２６２）内へ転送される。
期間Ｔ＋１では、ＤＣＵ　（ｗ）が出方（２７１）に供給される。
Ｚｌが端子（２１１）において利用可能であり、項Ｘ−Ｙが端子（２３７）にお いて利用可能である。加算器／減算器（２６１）はこれら２つの量の差ＤＣＵ　 （ｙ）を形成する。この期間の終りには、ＤＣＵ（ｙ）はレジスタ（２６２）内 へ転送される。
期間Ｔ＋２には、ＤＣＵ　（ｙ）は出方（２７１）に現われる。
Ｚｌが端子（２１１）において利用可能であり、項Ｘが端子（２３７）において 利用可能である。加算器／減算器（２６１）はそれらの和ＤＣＵ　（ｘ）を形成 し、これはこの期間の終りにレジスタ（２６２）内へ転送される。
期間Ｔ＋３の間、ＤＣＵ　（Ｘ）が出力（２７１）に現われる。
ＺＯが端子（２１１）上で利用可能であり、項Ｗが端子（２３７）上で利用可能 である。加算器／減算器（２６１）はそれらの和ＤＣＵ　（Ｖ）を作り、これは この期間の終りにレジスタ（２６２）内へ転送される。これは期間Ｔ＋４の間端 子（２７１）上で利用可能である。
プロセッサＤのための９つの制御ビットの機能を次表ＸＸｖに定義する。３つの 各モードのこれら９制御ピントのパターンは表表　ＸＸＶ ０　０−しきい値デバイス２６３をディスエーブル１−じき１直デバイス２６３ をイネーブル１、　０−マルチプレクサ２６６が２１２を選択Ｉ−マルチプレク サ２６６がレジスタ２６５を選択２　０−加算器／減算器２６１力樺モード１− 加算Ｒ／’６８２６１１ｒ＜ＷＥモモ−Ｆ３　〇−加算器／減算器２６７カ癲モ ード１−加算器／減算器２６７カ伽算モード４　０−減算モードのｗｉｓ／減算 器２６７がＢ入カーへ入力を遂行１−減算モードの加算器／減算器２６７がＡ入 カーＢ入力を遂行５　０−レジスタ２６９のクロック人力をイネーブル１−同上 クロック入力を禁止 ６　０−レジスタ２６９のトライステート出力をイネーブル１−レジスタ２６９ のトライステート出力をディスエーブル７　０−レジスタ２６８のトライステー ト出力をイネーブル１−レジスタ２６８のトライステート出力をディスエーブル ８　０−マルチプレクサ２７０がデバイス２６１を選択Ｉ−マルチプレクサ２７ ０がデバイス２６７を選択表　ＸＸＶＩ ビット番号　Ｔ＋２　Ｔ＋３　Ｔ＋４　Ｔ＋５　Ｔ＋６　Ｔ＋７３　０ＸＯＯ ８×　×　×　１ 表　ＸＸ■ 復元プロセッサＤ：非補間モード＠３４Ａ及びＢ図）ビット番号　Ｔ＋２　Ｔ＋ ３　Ｔ＋４　Ｔ４−５　Ｔ＋６　Ｔ＋７４　０ＸＯＸ ８　×　×　ＯＸ 表　ＸＸ■ ビット番号　Ｔ−Ｉ　Ｔ　Ｔ＋Ｉ　Ｔ＋２　Ｔ＋３　Ｔ＋４Ｂ　ｘｘ　ｘ　ｘ カラー像用マツプ　コーディング装置 モノクローム信号のための順ピラミッド信号変換プロセスに関連して発生したマ ツプを、各信号成分毎の分離したマツプを発生させ、送ることなく、直接カラー 成分のために使用できるようなカラー像の！及びＱカラー成分の伝送のための２ つの技術を先に説明した。
第１は「ＯＲ」技術であり、第２は「モノクローム通知」技術である。
第３６図は、非０マンプ成分を、・非０モノクローム信号成分、或は非ＯＩ信号 成分、或は非ＯＱ信号成分に応答して発生させる「ＯＲ」技術を実現するための 装置を示す０図示してないが、タイミングは、第３６図の装置に同時に印加され るこれら３つの信号が同一帯域、同一処理ブロック及び同一対応項から発生する ようになっている。入力が非０であれば出力が論理１となり、入力が０であれば 出力が論理０となる非Ｏ検出器（２８０）が３つの各入力信号（２８１）、（２ ８２）及び（２８３）毎に用いられている。これらの入力信号はそれぞれモノク ローム（Ｙ）信号、ｌ信号及びＱ信号である。３つの検出器（２８０）の出力は ＯＲゲート（２８７）の３つの入力に供給される。ＡＮＤゲート（２８９）はＯ Ｒゲート（２８７）からの出力とライン（２８８）上のイネーブル信号を受けて いるこのＡＮＤゲート（２８９）の目的は、ＯＲゲート（２８７）の出力が入力 信号（２８１）、（２８２）及び（２８３）に応答して安定した場合にだけＯＲ ゲート（２８７）の出力をフリップフロップ（２９０）のセット（Ｓ）端子に通 過させることである。フリップフロップ（２９０）は、ＡＮＤゲート（２８９） の出力に何等かの論理１が現われるのに応答してそのｒＱＪ出力（２９２）が論 理１となるように１にセントされる。ＡＮＤゲート（２８９）の出力は、マツプ 発生デバイス（図示してないが前に説明済）に１つ或はそれ以上の入力（２８］ 、）、（２８２）或は（２８３）が非０であることを表示させるのに用いられる 。フリフプフロフブ出力（２９２）は、（２８１）、（２８２）及び（２８３） における同じ型の係数（例えば水平、或は垂直、或は対角線）の入力のツーケン スに応答して、内容語が存在していることを表示する。これによってマツプ指令 を配置することができるようになる。同じ型の非０係数の試験が完了した後にフ リップフロツブ（２９０）はライン（２９１）上のリセット１６号によってリセ ットされ、次の係数検査プロセスが開始される。これによってモノクローム、■ 及びＱ信号に対し゛ζ単一の７７ブが発生する。
カラー及びモノクローム係数を処理して単一のマツプを発生させる第２の技術は 、第３７図に示すモノクローム通知技術である。この技術は第３７図の非Ｏ検出 器（２８０）と同じ非０挟出器（２９３）をモノクローム信号（２９２）のみに 対して用いる。他の動作は第３６図を参照しで説明したｌ−ＯＲＪ技術と同じで ある。しかし、この場合ｒ＆びＱカラー係数（図示せず）は対応モノクローム係 数が算０値を有している状態の下でのみストレージ或は伝送のために保持される 。この技術を用いると、対応するモノクローム係数が０値であるために若干の非 ０カラー係数が廃棄される可能性がある。しかしこれは負債ではなく、より一般 的には財産である。正常な高品質像においてはモノクローム、■及びＱ信号間の 相関は極めて高く、ピラミッド変換を用いると■或はＱ係数が非０値である場合 にモノクローム係数が非０値となる見込みは極めて高い。この技術の有益な結果 は、像信号のカラ一部分がビデオ　テープ　レコーダに録画しそれから再生する 時に発生し得るような電気雑音で汚されている場合に生じ得る。カラー信号に加 わる雑音は、モノクローム信号が清らかで従って高い帯域係数が発生しないよう な場所で最も不快なものである。これらの場合、雑音によって１及びＱ信号内に 発生する係数はモノクローム通知マツプ発生技術によって廃棄され、その後変換 されたデータから復元する場合、像が汚されるのを防ぐ。
カラーｙ１解像度処理装置 ［カラー像５解像度の研究］の項で標準テレビジョン放送においてＩ及びＱ色差 信号の低下した解像度受入れ能力の長所を１旨摘しておいた。
さて第３８図は、順変換方向内の所望カラー信号濾波を遂行する手段をブロック ダイアグラムである。順ピラミッド変換器（３２４）は、モノクローム信号＜３ ２０）、１値号（３２１）及びＱ信号（３２２）からのサンプルに対して分割式 に動作する。電子スイッチ（３２３）はこれら３つの源の１つから入力サンプル を選択する。
変換器はピラミッド正みつき二次元Ｂ型関数を出カポ−１−（３２５＞に、また 二次元係数を出力ポート（３２６）に供給する。変換器は、出力を供給する前に １つの帯域の水平及び垂直処理を遂行する。次に低い帯域のためのピラミッド８ 項の処理は、これらの項を別の時点に適切に入力（３２０）、（３２１）或は（ ３２２）に印加することを含んでいる。
電子スイッチ＜３２７）は、出カポ−）（３２６）から供給される係数を選択さ れた係数出力（３２８）まで通過させるか、或はθ値を出力（３２８）まで通過 させるように作動する。このスイッチは、１或はＱ係数に対してのみ、そして選 択された高いレベル帯域に対してのみ０値を出力する位置に倒される。他の全て の状態では、スイッチ（３２７）は出力（３２６）を出力（３２８）まで通過さ せる。
カラー解像度低減係数は、個々の応用に対して２の累積として選択することがで きる。現在の放送業務にや、密に７７プした特定例では、モノクローム信号に対 する■信号の低減係数を４とし、モノクローム信号に対するＱ信号の低減係数を ８に選んでいる。これらの特定係数によって電子スイッチ（３２７）は、変換帯 域Ｎ及びＮ−１の■信号係数を０値に選択し、また変換帯域Ｎ、Ｎ−１及びＮ− ２のＱ信号係数を０値に選択するように指令される。他の全ての帯域の係数（３ ２６）は（３２８）上の出力として実際に用いられる。
以上に本発明の特定の実施例を図示し、説明したが当業者ならば多くの変形及び 変更を考案できることは明白である。従って請求の範囲はこれら全ての変更及び 変形を本発明の真の思想及び範囲に含めることを企図していることを理解された い。
浄書（内置に＆更なし） Ｂ　Ｍ数 す饋Ｅ Ｊ−ノ（−ラック０した８１％ｔｌ数 ＦＩＧ、　２Ｃ。
ＦＩＧ、　８４．　ＦＩＧ　８ｆｌ。
鋤 ＦＩＧ　／４゜ ＦＩＧ／９Ｂ。
ＦＩＧ　／９Ｅ、　。
ＦＩＧ、　／？ ＦＩＧ、　２／Ａ。
Ａｊ！　変　換 遅親、正規化の壜台 ５Ｆｍｌ靴、正規化の烏合 ＦＩＧ、　２だ ノＵ員　変　換 速続、正規化の場合 ノ＠泥瞑こ１夛％　ＦＩＧ、　−モーモン５匙非連槻、正規化の烏合 丁◆９ ＦＩＧ　、？Ｊ、Ｉ！１．　願変換 井連獲、非正現化の場合 補間Ｌ−ド Ｔ◆− 扉算器　却算器　加舅器　ｍ芸 吟点　１１１　１１２　１１３　１１４７ワ、ユ　＋＋＋　拳−一一一一一吻噂 一？＋６　Ｘ　！Ｊｌ−１−８１１４０ デ◆フ　−　一番−Ｄｉ ？＋Ｉ　１，４４８ＭＩ　ｌｌ−１１４１１菊間モード ８’１．　２３５　２３７　４　２２９　ｆｉ　、ｉ；ｉＪＩＧ２４Ｃ ＦＩＧ、　２４０゜ ＦＩＧ、　２５ 復元プロＣツサ　Ａ 補間ｔ−ド 非凋間モード Ｔ＋３　ＢＩ　ＢＬ　Ｂ１　″″　ＢＯ、−Ｂｌ　−ＢλＦＩＧ、　３３Ａ。
復元プロセッサＤ 補゛間処理七−ド 射　毘　ｍ　思　２６２　道　ｍ ＦＩＧ、　３４Ａ。
復元プロセッサＤ 非ａＩＩｌ処ヨモード ＦＩＧ、　３３θ 復元７０どツサ　Ｄ 桶間是理Ｌ−ド ｎＡ、２１２　２３８　ｘｏｑ、ｚｓｍ　２６９　２６７　２７０　２６４ＦＩ ６．３４Ｂ、　復元７０亡ツブ　Ｄ非項間ｕＥ−ド Ｃ２フ４Ｉ　（２）３Ｉ ＃Ｑ　２！２　ヱ３１１　２０９　２６８　２６９　２６７　２７０　２６４Ｆ ＩＧ、　、３５ 復元プロ仁ツサＤ 水平裕土（プ゛完了モード （２〕１） 時点　シュ　ｍ　μ込　」旦Ｌ ＦＩＧ、　３６゜ 手続補正書く方式） ％式％ １、事件の表示　ＰＣＴ１０３８４１００６８７３、補正をする者 事件との関係　出願人 ５、補正命令の日付　昭和６１年６月２４日６、補正の対象　明細書、請求の範 囲及び図面の翻訳文 ７、補正の内容　別紙のとおり 明細書、請求の範囲及び図面のフ肝瞑予ミぎミ許（内容：こ変更なし） 国際調査報告

Claims (57)

    【特許請求の範囲】
  1. １．一次元セットの入力データ点に作用して１つ或はそれ以上の帯域Ｎ内に組織 された変換ドメイン内の出力項及び係数を発生させる変換方法であって、Ｎは０ よりも大きい整数であり、帯域Ｎが最高帯域であり、そして帯域１が最低帯域で あり：２Ｎ＋１−１個の連続する入力データ点の値の三角形状に重みをつけた平 均として定義されるＢ関数として帯域１のための少なくとも１つの項を発生させ て出力し； 各帯域のための係数を選択された連続する複数の入力データ点の重みつき平均と して定義される所定の関数として発生させて出力し、各係数に寄与する入力デー タ点の数が帯域Ｎに対して最も少なく、各係数に寄与する入力データ点の数が帯 域Ｎよりも低い各連続帯域毎に２つ累乗だけ増加して行き、そして前記所定の関 数が帯域１のＢ関数項及び帯域Ｎ乃至１の係数から入力データ点の値を復元でき るように選択されている変換方法。
  2. ２．帯域１の各連続Ｂ関数項のための始めの入力データ点を２Ｎ入力データ点だ け前方ヘシフトさせるように帯域１の各Ｂ関数項に寄与する入力データ点をオー バーラップさせて帯域１のＢ関数項の流れを発生させるようにした請求の範囲１ に記載の変換方法。
  3. ３．前記所定の関数は、帯域１から上方へ帯域１のＢ関数項間の線形補間の累積 として入力データ点の値を復元できるように選択され、線形補間からの逸脱が非 ０係数によって表示されるようにした請求の範囲２に記載の変換方法。
  4. ４．非０である何れかの係数の値を可変長コードによって表わすようにもなって いる請求の範囲１に記載の変換方法。
  5. ５．非０値を有する係数のみを出力し；そして非０係数の変換ドメイン内の位置 を示すマップ成分を発生させ、該マップ成分が帯域１の複数のマップ成分から始 まって次に低い帯域マップ成分から枝分れした連続する高い方の帯域の２つの条 件付きで存在するマップ成分に続く枝状に組織され、各マップ成分が特定の複数 の入力サンプル点から発生させた特定の帯域内の係数に対応しており、また各マ ップ成分が：指令語、 条件付きで内容語、及び 条件付きで実在語 を含み、 指令語は内容語が存在するか否か、及び実在語が存在するか否かを表示し、 内容語は何等かの非０係数が存在すれば存在し、そして内容語はどの係数が非０ であるかを表示し、 実在語はそれ以上の枝分れが存在すれば存在し、そして実在語はどの枝分れが存 在しているのかを表示するようにした請求の範囲２に記載の変換方法。
  6. ６．非０係数の値を可変長コードによって表わしてピット出力の数を更に最小な らしめるようにした請求の範囲５に記載の変換方法。
  7. ７．二次元セットの入力データ点に作用して１つ或はそれ以上の帯域Ｎ内に組織 された変換ドメイン内の出力項及び係数を発生させる変換方法であって、Ｎは０ よりも大きい整数であり、帯域Ｎが最高帯域であり、そして帯域１が最低帯域で あり：単一帯域トライアングル変換プロセスによって入力データ点の各行或は各 列の何れかに対して帯域Ｎの第１の部分的一次元変換を遂行して３つの連続する データ点の三角形状に重みをつけた平均としてそれぞれ定義されるＢ関数項を発 生させ、１つのＢ関数項に寄与するデータ点の最後が次に続くＢ関数項に寄与す る３つのデータ点の最初であるようにオーバーラップさせ、選択された連続する 複数のデータ点の重みつき平均として定義される所定の関数として係数を発生さ せ、該所定の関数が全変換方法の完了時に入力データ点の値を復元できるように 選択されており；データ点の各行或は各列に対するトライアングル変換プロセス の結果を帯域番号及び（場合に応じて）水平或は垂直位置による（場合に応じて ）行或は列によって順序づけ；遂行された第１の単一帯域変換の順序づけられた 結果の（場合に応じて）各列或は各行に対して、トライアングル変換プロセスに よって第２の部分的一次元単一帯域変換を遂行し；第２の一次元単一帯域変換に よって発生させた係数を今処理した帯域のための二次元係数として出力し；連続 する低い帯域に対して、次に高い帯域の第１及び第２の部分的一次元トライアン グル変換から得られ２つの次元内に配列されたＢ関数項をデータ点として用いて 、第１の部分的一次元トライアングル変換の遂行、結果の順序づけ、第２の部分 的一次元トライアングル変換の遂行及び発生した係数の出力の諸段階を、帯域１ の処理が完了するまで連続的に反覆させ、帯域１に対する第１及び第２の部分的 一次元トライアングル変換から得られたＢ関数項を出力する ようにした変換方法。
  8. ８．部分的トライアングル変換プロセスによって帯域１のためのＢ関数項の流れ を発生させ、その際帯域１のための後に連続する各Ｂ関数項の始めの人力データ 点を二次元セットの入力データ点の２つの方向の少なくとも一方の方向に２Ｎ入 力データ点だけ前方にシフトさせて帯域１の各Ｂ関数項に寄与する入力データ点 をオーバーラップさせた請求の範囲７に記載の変換方法。
  9. ９．部分的トライアングル変換プロセスによって帯域１のためのＢ関数項の流れ を発生させ、その際帯域１のための後に連続する各Ｂ関数項の始めの入力データ 点を二次元セットの入力データ点の２つの方向の両方に２Ｎ入力データ点だけ前 方にシフトさせて帯域１の各Ｂ関数項に寄与する入力データ点をオーバーラップ させた請求の範囲７に記載の変換方法。
  10. １０．非０である何れかの係数の値を可変長コードによって表わしてビット出力 の数を更に最小ならしめるようにした請求の範囲７に記載の変換方法。
  11. １１．一次元セットの入力データ点に作用して１つ或はそれ以上の帯域Ｎ内に組 織された変換ドメイン内の出力項及び係数を発生させる変換方法であって、Ｎは ０よりも大きい整数であり、帯域Ｎが最高帯域であり、そして帯域１が最低帯域 であり：帯域１のための少なくとも１つの項を、２Ｎ＋１−１個の連続する入力 データ点の値の三角形状に重みをつけた平均として定義されるＢ関数として発生 させて出力し； 各帯域のための選択された係数を帯域Ｎに対しては３つの連続する入力データ点 の−１／４，＋１／２，−１／４の重みをつけた平均として、また帯域Ｎよりも 下の全ての帯域に対しては次に高い帯域の連続する３つのＢ関数項の−１／４， ＋１／２，−１／４の重みをつけた平均として定義されるＤ関数として発生させ て出力し、帯域Ｎにおいては各Ｂ関数項自体が３つの連続する入力データ点の１ ／４，１／２，１／４の重みをつけた平均として定義され、１つのＢ関数項に寄 与する３つの入力データ点の最後が次に続くＢ関数項に寄与する３つの入力デー タ点の最初であるようにオーバーラップさせてあり、帯域Ｎよりも下の全ての帯 域においては各Ｂ関数項自体が次に高い帯域の３つの連続するＢ関数項の１／４ ，１／２，１／４の重みをつけた平均として定義され、低い帯域の各Ｂ関数項に 寄与する高い帯域の３つのＢ関数項の最後が次に続く低い帯域のＢ関数項に寄与 する高い帯域のＢ関数項の最初であるようにオーバーラップさせてある変換方法 。
  12. １２．全ての帯域のためのＢ関数項を計算し、これらの計算されたＢ関数項を用 いて連続する低い帯域のためのＢ関数項及びＤ関数係数を発生させる段階を含む 高速方法を含む請求の範囲１１に記載の変換方法。
  13. １３．選択されたＤ関数係数が、限定されている全てのＤ関数係数からなってい るような請求の範囲１１に記載の変換方法。
  14. １４．帯域１の各連続Ｂ関数項のための開始入力データ点を、２Ｎ入力データ点 だけ前方ヘシフトさせて帯域１の各Ｂ関数項に寄与する入力データ点データ点を オーバーラップさせて帯域１のＢ関数項の流れを発生させるようにした請求の範 囲１１に記載の変換方法。
  15. １５．各帯域のための選択された係数を帯域Ｎに対しては３つの連続する入力デ ータ点の−１／２，０，＋１／２の重みをつけた平均として、また帯域Ｎよりも 下の全ての帯域に対しては次に高い帯域の連続する３つのＢ関数項の−１／２， ０，＋１／２の重みをつけた平均として定義されるＳ関数として発生させ、帯域 Ｎにおいては各Ｂ関数項自体が３つの連続する入力データ点の１／４，１／２， １／４の重みをつけた平均として定義され、１つのＢ関数項に寄与する３つの入 力データ点の最後が次に続くＢ関数に寄与する３つの入力データ点の最初である ようにオーバーラップさせてあり、帯域Ｎよりも下の全ての帯域においては各Ｂ 関数項自体が次に高い帯域の３つの連続するＢ関数項の１／４，１／２，１／４ の重みをつけた平均として定義され、低い帯域の各Ｂ関数項に寄与する高い帯域 の３つのＢ関数項の最後が次に続く低い帯域のＢ関数項に寄与する高い帯域のＢ 関数項の最初であるようにオーバーラップさせてある請求の範囲１１に記載の変 換方法。
  16. １６．Ｓ関数係数を出力させるようにした請求の範囲１５に記載の変換方法。
  17. １７．Ｓ関数及びＤ関数の両係数を出力させるようにした請求の範囲１５に記載 の変換方法。
  18. １８．Ｓ関数係数及びＤ関数係数の線形組合せを出力するようにした請求の範囲 １５に記載の変換方法。
  19. １９．Ｓ関数係数を正規化して一定値の勾配の入力サンプル点のシーケンスに対 して０値を取る特性を有する正規化されたＳ関数係数を発生させ、そして 正規化されたＳ関数係数を出力するようにした請求の範囲１５に記載の変換方法 。
  20. ２０．Ｓ関数係数を正規化して一定値の勾配の入力サンプル点のシーケンスに対 して０値を取る特性を有する正規化されたＳ関数係数を発生させ、そして 正規化されたＳ関数及びＤ関数を出力するようにもした請求の範囲１５に記載の 変換方法。
  21. ２１．Ｓ関数係数を正規化して一定値の勾配の入力サンプル点のシーケンスに対 して０値を取る特性を有する正規化されたＳ関数係数を発生させ、そして 正規化されたＳ関数とＤ関数との線形組合せを出力するようにもした請求の範囲 １５に記載の変換方法。
  22. ２２．非０値を有する係数のみを出力し；そして非０係数の変換ドメイン内の位 置を示すマップ成分を発生させ、該マップ成分が帯域１の複数のマップ成分から 始まって次に低い帯域マップ成分から枝分れした連続する高い方の帯域の条件付 きで存在する２つのマップ成分に続く枝状に組織され、各マップ成分が特定の複 数の入力サンプル点から発生させた特定の帯域内の係数に対応しており、また各 マップ成分が：指令語、 条件付きで内容語、及び 条件付きで実在語 を含み、 指令語は内容語が存在するか否か、及び実在語が存在するか否かを表示し、 内容語は何等かの非０係数が存在すれば存在し、そして内容語はどの係数が非０ であるかを表示し、 実在語はそれ以上の枝分れが存在すれば存在し、そして実在語はどの枝分れが存 在しているかを表示するようにもした請求の範囲１１に記載の変換方法。
  23. ２３．二次元セットの入力データ点に作用して１つ或はそれ以上の帯域Ｎ内に組 織された変換ドメイン内の出力項及び係数が発生させる変換方法であって、Ｎは ０よりも大きい整数であり、帯域Ｎが最高帯域てあり、そして帯域１が最低帯域 であり：帯域１のための少なくとも１つの項を、方形の各辺が２Ｎ＋１−１個の 連続する入力データ点を含んでいるような隣接入力データ点の方形アレーの値の ビラミッド重みをつけた平均として定義される二次元Ｂ関数として、入力データ 点の各行或は各列内のデータ点の値の三角形状に重みをつけた平均として定義さ れる一次元Ｂ関数として一次元中間項を先ず計算して（場合に応じて）列或は行 内に順序づけ、次で第１の計算の順序づけられた結果の列或は行に対して第２の 一次元Ｂ関数計算を遂行することによって発生させて出力し；そして 各帯域のための選択された係数を、選択された方形状の複数の入力データ点、及 び帯域１のためのＢ関数及び帯域１乃至Ｎのための係数の値の復元が可能なよう に選択されている所定の関数の重みをつけた平均として定義される所定の関数と して発生させて出力し、前記係数を、入力データ点の各行或は各列のための中間 一次元係数を先ず計算して（場合に応じて）列或は行内に順序づけ、次で第１の 計算の順序づけられた結果の各列或は行に対して第２の一次元Ｂ関数項の計算を 遂行する（但し第１の計算の単なるＢ関数結果に対する第２の一次元Ｂ関数計算 は必要としない｝ことによって発生させるようにした変換方法。
  24. ２４．非０係数のみを出力するようにした請求の範囲２３に記載の変換方法。
  25. ２５．係数の値を可変長コードによって表わしてビット出力の数を更に最小なら しめるようにもした請求の範囲２３に記載の変換方法。
  26. ２６．非０係数のみを出力し、また非０係数の値を可変長コードによって表わし てビット出力の数を更に最小ならしめるようにした請求の範囲２３に記載の変換 方法。
  27. ２７．入力データ点の値に対して作用し、有限長の基底関数を用いて値を発生さ せ、離散したレベルの階層或はツリー（木）構造に組織し、各値に寄与する入力 データの数を所定の係数だけ増加させまた値の数を究極の値が木の幹レベルに至 るまで木の枝から幹まで漸増する各連続レベル毎に所定の係数だけ減少させ、そ して木の幹の究極値及び全てのレベルに対する係数から入力データ点の値を復元 できるように決定される各レベルにおける係数を有していることを大よその特徴 とする変換プロセスから得られる非０値係数の変換ドメイン内の位置に関する情 報を伝送するためのマップコーディングプロセスであって： 非０値係数のみを出力し、そして 非０係数の変換ドメイン内の位置を示すために成分を含むマップを作り、マップ 成分は木の幹レベルにおける複数のマップ成分から始まって次に続く各レベルの マップ成分から枝分れした連続レベルのための条件付きで存在する所定数のマッ プ成分に続く枝状に組織され、各マップ成分は特定レベル内の係数に対応してお り、そして各マップ成分が 指令語、 条件付きで内容語、及び 条件付きで実在語 を含み、 指令語は内容語が存在するか否か、及び実在語が存在するか否かを表示し、 内容語は何等かの非０係数が存在すれば存在し、そして内容語はどの係数が非０ であるかを表示し、 実在語はそれ以上の枝分れが存在すれば存在し、そして実在語はどの枝分れが存 在しているのかを表示するようにしたマップコーディングプロセス。
  28. ２８．非０係数の値を可変長コードによって表わしてビット出力の数を更に最小 ならしめるようにもした請求の範囲２７に記載のマップコーディングプロセス。
  29. ２９．組合わされたマップが非０係数の変換ドメイン内の位置を表わすような複 数のマップを発生させ、各マップを個別で或は他のマップと組合わせて非０係数 及び他のマップ成分のサブゼットの位置に寄与させるようにした請求の範囲２７ に記載のマップコーディングプロセス。
  30. ３０．非０係数の値を可変長コードによって表わしてピット出力の数を更に最小 ならしめるようにもした請求の範囲２９に記載のマップコーデイングプロセス。
  31. ３１．非０係数のサプセットが異なる方向特性を有しているような請求の範囲３ ０に記載のマップコーディングプロセス。
  32. ３２．入力データ点の３つの二次元セットに作用する変換及び変換された係数マ ップコーディング方法であって、３つのセットがそれぞれカラーテレビジョン像 を表わす「Ｙ」，「Ｉ」及び「Ｑ」ビデオ信号のサンプルされたデータ点であり 、「Ｙ」信号がモノクローム信号の同値であり、「Ｉ」及び「Ｑ」信号が色差信 号であり、前記変換及びコーディング方法が１つ或はそれ以上の帯域Ｎ内に組織 された変換ドメイン内の出力項及び係数の３関連セットを発生し、Ｎが０よりも 大きい整数であり、帯域Ｎが最高帯域であり、そして帯域１が最低帯域であり： 単一帯域トライアングル変換プロセスによって３セットの入力データ点の各セッ トの各行或は各列の何れかに対して帯域Ｎの第１の部分的一次変換を遂行して３ つの連続するデータ点の三角形状に重みをつけた平均としてそれぞれ定義される Ｂ関数項を発生させ、１つのＢ関数項に寄与する３つのデータ点の最後が次に続 くＢ関数項に寄与する３つのデータ点の最初であるようにオーバーラップさせ、 選択された連続する複数のデータ点の重みつき平均として定義される所定の関数 として係数を発生させ、該所定の関数が全変換方法の完了時に入力データ点の値 を復元できるように選択されており； データ点の各行或は各列に対する各トライアングル変換プロセスの結果を帯域番 号及び（場合に応じて）水平或は垂直位置による（場合に応じて）行或は列によ って順序づけ；遂行された第１の単一帯域変換の順序づけられた結果の（場合に 応じて）各列或は各行に対して、トライアングル変換プロセスによって第２の部 分的一次元単帯域変換を遂行して今処理した帯域のための二次元係数を発生させ ； 各セットの入力データに対して及び連続する低い帯域に対して、次に高い帯域の 第１及び第２の部分的一次元トライアングル変換から得られ２つの次元内に配列 されたＢ関数項をデータ点として用いて、第１の部分的一次元トライアングル変 換の遂行、結果の順序づけ、第２の部分的一次元トライアングル変換の遂行、及 び発生した係数の出力の諸段階を、帯域１の処理が完了するまで連続的に反覆さ せ； 帯域１に対する第１及び第２の部分的一次元トライアングル変換から得られたＢ 関数項を各セットの入力データ毎に出力し；３セットの入力データの各々に対し て選択され対応する係数のみを出力し、そして 選択された係数の変換ドメイン内の位置を示すマップ成分の共通セットを発生す るようにした変換及びコーディング方法。
  33. ３３．「Ｙ」入力データ，「Ｈ」入力データ或は「Ｑ」入力データの変換によっ て得られる３つの対応係数の何れか１つが非０であれば出力及びマッピングのた めの係数を選択するようにした請求の範囲３２に記載の変換及びコーディング方 法。
  34. ３４．「Ｙ」入力データの変換によって得られる特定係数が非０である場合だて 出力及びマッピングのための対応係数を選択するようにした請求の範囲３２に記 載の変換及びコーディング方法。
  35. ３５．帯域１の複数のマップ成分から始まって次に低い各帯域のマップ成分から 枝分れした連続する高い方の帯域の条件付きで存在する所定数のマップ成分に続 く枝状にマップ成分を組織し、各マップ成分が特定の複数の入力サンプル点から 発生させた特定の帯域内の係数に対応しておわ、また各マップ成分が：指令語、 条件付きで内容語、及び 条件付きじ実在語 を含み、 指令語は内容語が存在するか否か、及び実在語が存在するか否かを表示し、 内容語は何等かの非０係数が存在すれば存在し、そして内容語はどの係数が非０ であるかを表示し、 実在語はそれ以上の枝分れが存在すれば存在し、そして実在語はどの枝分れが存 在しているのかを表示するようにした請求の範囲３２に記載の変換方法。
  36. ３６．「Ｙ」入力データ、「Ｉ」入力データ或は「Ｑ」入力データの変換によっ て得られる３つの対応係数の何れか１つが非０であれば出力及びマッピングのた めの係数を選択するようにした請求の範囲３５に記載の変換及びコーディング方 法。
  37. ３７．「Ｙ」入力データの変換によって得られる特定係数が非０である場合だけ 出力及びマッピングのための対応係数を選択するようにした請求の範囲３５に記 載の変換及びコーディング方法。
  38. ３８．１セットの入力データ点に作用して１つ或はそれ以上の帯域、Ｎ、内に組 織された変換ドメイン内の出力項及び係数を発生させるための変換装置であって 、Ｎは０よりも大きい整数であり、帯域Ｎが最高帯域であり、そして帯域１が最 低帯域であり：各帯域毎に互に隣接して組織されている複数の相互接続された処 理ブロック（処理ブロックの数は帯域Ｎのためのものが最大で、各連続する低い 帯域毎に減少して行く）を備え、前記処理ブロックは帯域１のための少なくとも １つの項を２Ｎ＋１−１個の連続する入力データ点の値の三角形状に重みをつけ た平均として定義されるＢ関数として発生して出力するように、また各帯域のた めの係数を選択された連続する複数の入力データ点の重みつき平均として定義さ れる所定の関数として発生するように配列されており、各係数に寄与する入力デ ータ点の数は帯域Ｎに対して最も少なく、各係数に寄与する入力データ点の数は 帯域Ｎより下の各連続する帯域毎に２の累乗だけ増加し、所定の関数は帯域１の Ｂ関数項及び帯域Ｎ乃至１の係数から入力データ点の値が復元できるように選択 され； 前記各相互接続された処理ブロックが最小セットの処理段階を実行するための素 子を含んでおり、これらの素子はそれら自体は反覆しないが他の処理ブロックと 組合わせるとそれらを相互接続するのに付加的な処理段階を必要とせずにセット として反覆するようになり、また随意に多いセットの入力データ点のスペースに 亘って変換を遂行するのに充分であるような変換装置。
  39. ３９．一次元セットの入力データ点に作用して１つ或はそれ以上の帯域、Ｎ、内 に組織された変換ドメイン内の出力項及び係数を発生させるための変換装置であ って、Ｎは０よりも大きい整数であり、帯域Ｎが最高帯域であり、そして帯域１ が最低帯域であり：帯域１のための少なくとも１つの項を２Ｎ＋１−１個の連続 する入力データ点の値の三角形状に重みをつけた平均として定義されるＢ関数と して発生し出力する手段； 各帯域のための係数を選択された連続する複数の入力データ点の重みつき平均と して定義される所定の関数として発生し出力する手段を含み、各係数に寄与する 入力データ点の数は帯域Ｎに対して最も少なく、また各係数に寄与する入力デー タ点の数は帯域Ｎより下の各連続する帯域毎に２の累乗だけ増加し、所定の関数 は帯域１のＢ関数項及び帯域Ｎ乃至１の係数から入力データ点の値が復元できる ように選択されるようにした変換装置。
  40. ４０．帯域１の各連続Ｂ関数項のための始めの入力データ点を２Ｎ入力データ点 だけ前方ヘシフトさせるように帯域１の各Ｂ関数項に寄与する入力データ点をオ ーバーラップさせて帯域１のＢ関数項の流れを発生させるようにした請求の範囲 ３９に記載の変換装置。
  41. ４１．前記所定の関数が、帯域１から上方へ帯域１のＢ関数喚問の線形補間の累 積として入力データ点の値を復元できるように選択され、線形補間からの逸脱が 非０係数によって表示されるようにした変換装置。
  42. ４２．非０値を有する係数のみを選択し出力する手段；及び非０係数の変換ドメ イン内の位置を示すマップ成分を発生する手段を含み、該マップ成分が帯域１の 複数のマップ成分から始って次に低い各帯域マップ成分から枝分れした連続する 高い方の帯域の条件付きで存在する２つのマップ成分に続く枝状に組織され、各 マップ成分が特定の複数の入力サンプル点から発生させた特定の帯域内の係数に 対応しており、また各マップ成分が指令語、 条件付きで内容語、及び 条件付きで実在語 を含み、 指令語は内容語が存在するか否か、及び実在語が存在するか否かを表示し、 内容語は何等かの非０係数が存在すれば存在し、そして内容語はどの係数が非０ であるかを表示し、 実在語はそれ以上の枝分れが存在すれば存在し、そして実在語はどの枝分れが存 在しているかを表示するようにした請求の範囲４０に記載の変換装置。
  43. ４３．１セットの入力データ点に作用して１つ或はそれ以上の帯域，Ｎ，内に組 織された変換ドメイン内の出力項及び係数を発生させるための変換装置であって 、Ｎは０よりも大きい整数であり、帯域Ｎが最高帯域であり、そして帯域が最低 帯域であり：各帯域毎に互に隣接して組織されている複数の相互接続された処理 ブロック（処理ブロックの数は帯域Ｎに対して最も多く、各連続する帯域毎に減 少して行く）を備え、前記処理ブロックは、帯域１のための少なくとも１つの項 を、方形の１つの辺が２（Ｎ＋１）−１個の連続する点であるような隣接入力デ ータ点の方形アレーの値のピラミッド重みをつけた平均として定義される二次元 Ｂ関数項として発生して出力し、また各帯域のための係数選択された複数の矩形 状の入力データ点の重みつき平均として定義される所定の関数として発生し出力 するように配列されており、各係数に寄与する入力データ点の数は帯域Ｎに対し て最も少なく、各係数に寄与する入力データ点の数は帯域Ｎよりも下の各連続す る帯域に２の累乗だけ増加し、そして所定の関数は帯域１のＢ関数項及び帯域Ｎ 乃至１の係数から入力データ点の値が復元できるように選択され；前記各相互接 続された処理ブロックが最小セットの処理段階を実行するための素子を含んでお り、これらの素子はそれら自体は反覆しないが他の処理ブロックと組合わせると それらを相合接続するのに付加的な処理段階を必要とせずにセットとして反覆す るようになり、また随意に多いセットの入力データ点のスペースに亘って変換を 遂行するのに充分であるような変換装置。
  44. ４４．二次元セットの入力データ点に作用して１つ或はそれ以上の帯域，Ｎ，内 に組織された変換ドメイン内の出力項及び係数を発生させる変換方法であって、 Ｎは０よりも大きい整数であり、帯域Ｎが最高帯域であり、そして帯域１が最低 帯域であり；帯域１のための少なくとも１つの項を、方形の１つの辺が２（Ｎ＋ １）−１個の連続するデータ点であるような方形セットの入力データ点の値のビ ラミッド重みをつけた平均として定義される二次元Ｂ関数として発生し出力する 手段；及び各帯域のための係数を、選択された複数の矩形状の入力データ点の重 みつき平均として定義される所定の関数として発生し出力する手段を含み、各係 数に寄与する入力データ点の数は帯域Ｎに対して最も少なく、各係数に寄与する 入力データ点の数は帯域Ｎより下の各連続する帯域毎に４の累乗だけ増加し、そ して所定の関数は帯域１のＢ関数項及び帯域Ｎ乃至１の係数から入力データ点の 値が復元できるように選択されているような変換装置。
  45. ４５．帯域１のための各連続Ｂ関数項を二次元セットの入力データ点の２つの次 元の少なくとも一方へ２Ｎ入力データ点だけ前方ヘシフトさせるように、帯域１ の各Ｂ関数に寄与する入力データ点をオーバーラップさせた帯域１の二次元Ｂ関 数のアレーを発生するような請求の範囲４４に記載の変換装置。
  46. ４６．帯域１のための各連続Ｂ関数項を二次元セットの入力データ点の２つの次 元の少なくとも一方へ２Ｎ入力データ点だけ前方ヘシフトさせるように、帯域１ の各Ｂ関数に寄与する入力データ点をオーバーランプさせた各帯域１の二次元Ｂ 関数のアレーを発生するような請求の範囲４４に記載の変換装置。
  47. ４７．前記所定の関数が、帯域１から上方へ帯域１のＢ関数項間の２つの次元方 向への線形補間の累積として入力データ点の値を二次元復元できるように選択さ れており、線形補間からの逸脱が非０係数によって表示されるようになっている 請求の範囲４５に記載の変形装置。
  48. ４８．非０値を有する係数のみを選択して出力する手段；及び非０係数の変換ド メイン内の位置を示すマップ成分を発生する手段を含み、該マップ成分が帯域１ の複数のマップ成分から始まっ．て次に低い各帯域マップ成分から枝分れした連 続する高い方の帯域の条件付きで存在する４つのマップ成分に続く枝状に組織さ れ、各マップ成分が特定の複数の入力サンプル点から発生された特定の帯域内の 係数に対応しており、また各マップ成分が指令語、 条件付きで内容語、及び 条件付きで実在語 を含み、 指令語は内容語が存在するか否か、及び実在語が存在するか否かを表示し、 内容語は何等かの非０係数が存在すれば存在し、そして内容語はどの係数が非０ であるかを表示し、 実在語はそれ以上の枝分れが存在すれば存在し、そして実在語はどの枝分れが存 在しているかを表示するようにした請求の範囲４５に記載の変換装置。
  49. ４９．１組の入力データ点を通信するためのディジタル通信システムであって、 送信端末に： 前記組の入力データ点に作用して１つ或はそれ以上の帯域，Ｎ，内に組織された 変換ドメイン内の出力項及び係数を発生させる順変換器を備え、Ｎが０よりも大 きい整数であり、帯域Ｎが最高帯域であり、そして帯域１が最低帯域であって、 前記変換器が：帯域１のための少なくとも１つの項を、２Ｎ＋１−１個の連続す る入力データ点の値の三角形状に重みをつけた平均として定義されるＢ関数とし て発生し出力する手段； 各帯域のための係数を、選択された連続する複数の入力データ点の重みつき平均 として定義される所定の関数として発生し出力する手段を含み、各係数に寄与す る入力データ点の数は帯域Ｎに対して最も少なく、各係数に寄与する入力データ の数は帯域Ｎより下の各連続する帯域毎に２の累乗だけ増加し、そして所定の関 数は帯域１のＢ関数項及び帯域Ｎ乃至１の係数から入力データ点の値が復元でき るように選択されているようなディジタル通信システム。
  50. ５０．前記の順変換器が、帯域１のための各連続Ｂ関数項のための始めの入力デ ータ点を２Ｎ入力データ位置だけ前方ヘシフトさせるように、帯域１の各Ｂ関数 項に寄与する入力データ点をオーバーラップさせた帯域１のＢ関数項の流れを発 生するようにした請求の範囲４９に記載のディジタル通信システム。
  51. ５１．前記所定の関数が、帯域１から上方へ帯域１のＢ関数項間の線形補間の累 積として入力データ点の値を復元できるように選択され、線形補間からの逸脱が 非０係数によって表示されるようにした請求の範囲５０に記載のディジタル通信 システム。
  52. ５２．非０値を有する係数のみを選択し出力する手段；及び非０係数の変換ドメ イン内の位置を示すマップ成分を発生する手段をも含み、該マップ成分が帯域１ の複数の成分から始まって次に低い各帯域マップ成分から枝分れした連続する高 い方の帯域の条件付きで存在する２つのマップ成分に続く枝状に組織され、各マ ップ成分が特定の複数の入力サンプル点から発生させた特定の帯域内の係数に対 応しており、また各マップ成分が指令語、 条件付きで内容語、及び 条件付きで実在語 を含み 指令語は内容語が存在するか否か、及び実在語が存在するか否かを表示し、 内容語は何等かの非０係数が存在すれば存在し、そして内容語はどの係数が非０ であるかを表示し、 実在語はそれ以上の枝分れが存在すれば存在し、そして実在語はどの枝分れが存 在しているかを表示するようにした請求の範囲５０に記載のディジタル通信シス テム。
  53. ５３．二次元セットの入力データ点を通信するためのディジタル通信システムで あって： 上記セットの入力データ点に作用して１つ或はそれ以上の帯域，Ｎ，に組織され た変換ドメイン内の出力項及び係数を発生させる順変換器を備え、Ｎが０よりも 大きい整数であり、帯域Ｎが最高帯域であり、そして帯域１が最低帯域であって 、前記順変換器が：帯域１のための少なくとも１つの項を、方形の１つの辺が２ （Ｎ＋１）−１個の連続する点であるような隣接する入力データ点の方形アレー の値のピラミッド重みをつけた平均として定義されるＢ関数として発生し出力す る手段； 各帯域のための係数を、選択された複数の矩形状の入力データ点の重みつき平均 として定義される所定の関数として発生し出力する手段を含み、各係数に寄与す る入力データ点の数は帯域Ｎに対して最も少なく、各係数に寄与する入力データ 点の数は帯域Ｎより下の各連続する帯域毎に４の累積だけ増加し、そして所定の 関数は帯域１のＢ関数項及び帯域Ｎ乃至１の係数から入力データ点の値が復元で きるように選択されているようなディジタル通信システム。
  54. ５４．前記順変換器が、帯域１のための各連続Ｂ関数項を二次元セットの入力デ ータ点の少なくも１つの次元へ２Ｎ入力データ点だけ前方ヘシフトさせるように 、帯域１の各Ｂ関数に寄与する入力データ点をオーバーラップさせた帯域１のＢ 関数項の二次元アレーを発生するようにした請求の範囲５３に記載のディジタル 通信システム。
  55. ５５．前記順変換器が、帯域１のための各連続Ｂ関数項を二次元セットの入力デ ータ点の２つの次元の両方へ２Ｎ入力データ点だけ前方ヘシフトさせるように、 帯域１の各Ｂ関数項に寄与する入力データ点をオーバーラップさせた帯域１のＢ 関数項の二次元アレーを発生するようにした請求の範囲５３に記載のディジタル 通信システム。
  56. ５６．前記所定の関数が、帯域１から上方へ帯域１のＢ関数項間の２つの次元方 向への線形補間の累積として入力データ点の値を二次元復元できるように選択さ れ、線形補間からの逸脱が非０係数によって表示されるようになっている請求の 範囲５３に記載のディジタル通信システム。
  57. ５７．非０値を有する係数のみを選択して出力する手段；及び非０係数の変換ド メイン内の位置を示すマップ成分を発生する手段をも含み、該マップ成分は帯域 １の複数のマップ成分から始まって次に低い各帯域マップ成分から枝分れした連 続する高い方の帯域の条件付きで存在する４つのマップ成分に続く枝状に組織さ れ、各マップ成分が特定の複数の入力サンプル点から発生された特定の帯域内の 係数に対応しており、また各マップ成分が指令語、 条件付きで内容語、及び 条件付きで実在語 を含み、 指令語は内容語が存在するか否か、及び実在語が存在するか否かを表示し、 内容語は何等かの非０係数が存在すれば存在し、そして内容語はどの係数が非０ であるかを表示し、 実在語はそれ以上の枝分れが存在すれば存在し、そして実在語はどの枝分れが存 在しているかを表示するようにした請求の範囲５４に記載のディジタル通信シス テム。
JP59501982A 1984-05-07 1984-05-07 トライアングル及びピラミッド変換及び装置 Pending JPS61502148A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1984/000687 WO1985005205A1 (en) 1981-07-31 1984-05-07 Triangle and pyramid signal transforms and apparatus

Publications (1)

Publication Number Publication Date
JPS61502148A true JPS61502148A (ja) 1986-09-25

Family

ID=22182133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59501982A Pending JPS61502148A (ja) 1984-05-07 1984-05-07 トライアングル及びピラミッド変換及び装置

Country Status (5)

Country Link
US (1) US4447886A (ja)
EP (1) EP0181856A4 (ja)
JP (1) JPS61502148A (ja)
CA (1) CA1173563A (ja)
WO (1) WO1985005205A1 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8105799A (nl) * 1981-12-23 1983-07-18 Philips Nv Stelsel voor het overdragen van een televisiebeeldinformatie middels een beeldbloksgewijze tegen fouten beschermende kode, beeldvormer met inrichting voor het genereren van zo een bloksgewijs beschermende kode, en weergeeftoestel voor het onder dekodering van de kode weergeven van het televisiebeeld.
IT1155557B (it) * 1982-07-19 1987-01-28 Cselt Centro Studi Lab Telecom Metdodo e dispositivo per la codifica del segnale d immagine con riduzione di ridondanza a distorsione localmente uniforme
US4674125A (en) * 1983-06-27 1987-06-16 Rca Corporation Real-time hierarchal pyramid signal processing apparatus
GB8429879D0 (en) * 1984-11-27 1985-01-03 Rca Corp Signal processing apparatus
US4603350A (en) * 1984-12-21 1986-07-29 Rca Corporation Interlaced digital video input filter/decimator and/or expander/interpolator filter
US4703349A (en) * 1985-03-19 1987-10-27 Picturetel Corporation Method and apparatus for multi-dimensional signal processing using a Short-Space Fourier transform
US4751742A (en) * 1985-05-07 1988-06-14 Avelex Priority coding of transform coefficients
US4661849A (en) * 1985-06-03 1987-04-28 Pictel Corporation Method and apparatus for providing motion estimation signals for communicating image sequences
US4727422A (en) * 1985-06-03 1988-02-23 Picturetel Corporation Method and apparatus for efficiently communicating image sequence having improved motion compensation
US4754492A (en) * 1985-06-03 1988-06-28 Picturetel Corporation Method and system for adapting a digitized signal processing system for block processing with minimal blocking artifacts
US4703350A (en) * 1985-06-03 1987-10-27 Picturetel Corporation Method and apparatus for efficiently communicating image sequences
DE3684047D1 (de) * 1985-07-02 1992-04-09 Matsushita Electric Ind Co Ltd Vorrichtung zur blockkodierung.
US4698843A (en) * 1985-08-19 1987-10-06 Rca Corporation Method for compensating for void-defects in images
US4709394A (en) * 1985-08-23 1987-11-24 Rca Corporation Multiplexed real-time pyramid signal processing system
US4750818A (en) * 1985-12-16 1988-06-14 Cochran Gregory M Phase conjugation method
US4663660A (en) * 1986-06-20 1987-05-05 Rca Corporation Compressed quantized image-data transmission technique suitable for use in teleconferencing
US4809347A (en) * 1986-07-18 1989-02-28 Hughes Aircraft Company Computer vision architecture
US4851906A (en) * 1986-11-04 1989-07-25 Nec Corporation Data compression using orthogonal transform and vector quantization
US4816914A (en) * 1987-01-07 1989-03-28 Pictel Corporation Method and apparatus for efficiently encoding and decoding image sequences
US4797942A (en) * 1987-03-02 1989-01-10 General Electric Pyramid processor for building large-area, high-resolution image by parts
JP2604371B2 (ja) * 1987-04-30 1997-04-30 日本電気株式会社 直交変換符号化装置
US4774562A (en) * 1987-06-02 1988-09-27 Eastman Kodak Company Image transmission system with preview mode
US4849810A (en) * 1987-06-02 1989-07-18 Picturetel Corporation Hierarchial encoding method and apparatus for efficiently communicating image sequences
BE1000643A5 (fr) * 1987-06-05 1989-02-28 Belge Etat Procede de codage de signaux d'image.
BR8807633A (pt) * 1987-07-27 1990-06-05 David M Geshwind Processo para codificar um sinal,dispositivo e processo para exibir visualmente um sinal e informacoes,suporte,sistema de camera e processo para decodificar um sinal codificado
US6563875B2 (en) 1987-12-30 2003-05-13 Thomson Licensing S.A. Adaptive method of encoding and decoding a series of pictures by transformation, and devices for implementing this method
FR2625635B1 (fr) * 1987-12-30 1994-04-15 Thomson Grand Public Procede adaptatif de codage et de decodage d'une suite d'images par transformation, et dispositifs pour la mise en oeuvre de ce procede
US4853784A (en) * 1988-02-19 1989-08-01 The Grass Valley Group, Inc. Video switcher with independent processing of selected video signals
US5162923A (en) * 1988-02-22 1992-11-10 Canon Kabushiki Kaisha Method and apparatus for encoding frequency components of image information
US4982283A (en) * 1988-05-06 1991-01-01 General Electric Company Line-sequential pyramid processing of a plurality of raster-scanned image variables
FR2661061B1 (fr) * 1990-04-11 1992-08-07 Multi Media Tech Procede et dispositif de modification de zone d'images.
TW223690B (ja) * 1991-02-13 1994-05-11 Ampex
WO1993002524A1 (en) * 1991-07-19 1993-02-04 Princeton Electronic Billboard Television displays having selected inserted indicia
US5315670A (en) * 1991-11-12 1994-05-24 General Electric Company Digital data compression system including zerotree coefficient coding
US5434623A (en) * 1991-12-20 1995-07-18 Ampex Corporation Method and apparatus for image data compression using combined luminance/chrominance coding
GB2264415B (en) * 1992-02-13 1995-09-20 Sony Broadcast & Communication Motion compensation for colour video signals
US5321776A (en) * 1992-02-26 1994-06-14 General Electric Company Data compression system including successive approximation quantizer
KR960006762B1 (ko) * 1992-02-29 1996-05-23 삼성전자주식회사 화상부호화를 위한 효율적인 2차원 데이타의 주사선택회로
US6680975B1 (en) 1992-02-29 2004-01-20 Samsung Electronics Co., Ltd. Signal encoding and decoding system and method
US5448642A (en) * 1992-05-12 1995-09-05 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for coding low entrophy data
US5412741A (en) * 1993-01-22 1995-05-02 David Sarnoff Research Center, Inc. Apparatus and method for compressing information
EP0691011B1 (en) * 1993-03-25 2002-09-04 MGI Software Corporation Method and system for image processing
WO1995007004A1 (en) * 1993-08-30 1995-03-09 Sony Corporation Device and method for encoding image data
US5978514A (en) * 1994-11-10 1999-11-02 Kabushiki Kaisha Toshiba Image data coding and decoding system for efficiently compressing information using the shape and position of the image content
JP2930092B2 (ja) * 1994-11-15 1999-08-03 日本電気株式会社 画像符号化装置
JP3170193B2 (ja) * 1995-03-16 2001-05-28 松下電器産業株式会社 画像信号の符号化装置及び復号装置
US5892554A (en) * 1995-11-28 1999-04-06 Princeton Video Image, Inc. System and method for inserting static and dynamic images into a live video broadcast
GB2305798B (en) * 1995-09-28 1999-10-20 Sony Uk Ltd Spatial frequency-domain video signal processing
US5878424A (en) * 1996-01-24 1999-03-02 International Business Machines Corporation Method and apparatus for indexing patterned sparse arrays for microprocessor data cache
US5984514A (en) * 1996-12-20 1999-11-16 Analog Devices, Inc. Method and apparatus for using minimal and optimal amount of SRAM delay line storage in the calculation of an X Y separable mallat wavelet transform
US5838377A (en) * 1996-12-20 1998-11-17 Analog Devices, Inc. Video compressed circuit using recursive wavelet filtering
US6937659B1 (en) * 1997-11-14 2005-08-30 Ac Capital Management, Inc. Apparatus and method for compressing video information
JP3388459B2 (ja) * 1999-03-25 2003-03-24 日本電気株式会社 画像縮小／復元装置、画像縮小／復元方法および画像縮小／復元用プログラムを記録した記録媒体
JP2001285073A (ja) * 2000-03-29 2001-10-12 Sony Corp 信号処理装置及び方法
US6826584B1 (en) * 2000-12-22 2004-11-30 Sony Corporation Refinement of interpolated signals
GB2371638A (en) * 2001-01-24 2002-07-31 Hewlett Packard Co Base station with data storage
GB2375447B (en) * 2001-05-10 2005-06-08 Amulet Electronics Ltd Encoding digital video for transmission over standard data cabling
US6580831B1 (en) * 2002-01-14 2003-06-17 Infineon Technologies Ag Compression of optical readout biomolecular sensory data
KR100547853B1 (ko) * 2003-07-28 2006-01-31 삼성전자주식회사 블록별 에너지를 기초로 정지 영상을 적응적으로 부호화할수 있는 이산 웨이블렛 변환 장치 및 방법
WO2005122374A1 (en) * 2004-06-08 2005-12-22 Koninklijke Philips Electronics N.V. Multiple-output voltage converter
US7545988B2 (en) * 2004-08-09 2009-06-09 George William Meeker Image blocking artifact reduction via transform pair
US7639883B2 (en) * 2006-04-18 2009-12-29 Nokia Corporation Method, device, mobile terminal and computer program product for providing variable compression of data files
JP2008033269A (ja) * 2006-06-26 2008-02-14 Sony Corp デジタル信号処理装置、デジタル信号処理方法およびデジタル信号の再生装置
US8731062B2 (en) * 2008-02-05 2014-05-20 Ntt Docomo, Inc. Noise and/or flicker reduction in video sequences using spatial and temporal processing
US10244261B2 (en) 2017-01-26 2019-03-26 Google Llc Transform coefficient coding using level maps
WO2019077723A1 (ja) * 2017-10-19 2019-04-25 日本電気株式会社 信号処理装置、信号処理方法およびプログラムを記憶する記憶媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2921124A (en) * 1956-12-10 1960-01-12 Bell Telephone Labor Inc Method and apparatus for reducing television bandwidth
US3051778A (en) * 1960-10-20 1962-08-28 Bell Telephone Labor Inc Sequential scan television with line interpolation
US3742201A (en) * 1971-02-22 1973-06-26 Raytheon Co Transformer system for orthogonal digital waveforms
US4055756A (en) * 1975-02-03 1977-10-25 Societe Anonyme De Telecommunications Image coder-decoder using a matrix transform with weighted contribution of several points of the image to the formation of one point of the transform
US3956619A (en) * 1975-03-31 1976-05-11 General Electric Company Pipeline walsh-hadamard transformations
US4286330A (en) * 1976-04-07 1981-08-25 Isaacson Joel D Autonomic string-manipulation system
US4222076A (en) * 1978-09-15 1980-09-09 Bell Telephone Laboratories, Incorporated Progressive image transmission
US4261018A (en) * 1979-06-18 1981-04-07 Bell Telephone Laboratories, Incorporated Progressive image transmission
US4261043A (en) * 1979-08-24 1981-04-07 Northrop Corporation Coefficient extrapolator for the Haar, Walsh, and Hadamard domains

Also Published As

Publication number Publication date
US4447886A (en) 1984-05-08
WO1985005205A1 (en) 1985-11-21
EP0181856A1 (en) 1986-05-28
EP0181856A4 (en) 1988-11-16
CA1173563A (en) 1984-08-28

Similar Documents

Publication Publication Date Title
JPS61502148A (ja) トライアングル及びピラミッド変換及び装置
JP5507077B2 (ja) バタフライプロセッサを使用して離散コサイン変換をエンコードしそして計算するための装置及び方法
DE19534943B4 (de) Vorrichtung zur Komprimierung unter Verwendung von eingebetteten Kleinwellen
US5999957A (en) Lossless transform coding system for digital signals
EP0621543B1 (en) Inverse discrete cosine transform processor
US7649939B2 (en) Apparatus and method for decoding and computing a discrete cosine transform using a butterfly processor
AU2002259268A1 (en) Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor
US6996595B2 (en) Apparatus and method for consolidating output data from a plurality of processors
JP2003142989A (ja) フィルタ処理装置およびフィルタ処理方法
FR2763766A1 (fr) Procede et dispositif de mise en oeuvre d'un systeme a ondelette noye reversible
Lin et al. The application of multiwavelet transform to image coding
Al-Haj An FPGA-based parallel distributed arithmetic implementation of the 1-D discrete wavelet transform
Weeks Precision for 2-D discrete wavelet transform processors
Weeks et al. Architectures for the 3-D discrete wavelet transform
Vijayakumar et al. Design and FPGA Implementation of High Speed DWT-IDWT Architecture with Pipelined SPIHT Architecture for Image Compression
Abhayaratne 2D wavelet transforms with a spatially adaptive 2D low pass filter
KR0181053B1 (ko) 3차원 컬러 그래픽 병렬처리를 위한 아핀 변환 장치
JP5451171B2 (ja) データ変換処理装置およびデータ変換処理方法
Sevcenco Adaptive strategies and optimization techniques for JPEG-based low bit-rate image coding
Mayilavelane An efficient architecture for discrete wavelet transform and best-basis algorithm for images
Andrén et al. Scalable video using Wavelets
JPH05268481A (ja) 画像圧縮伸長装置
PK et al. Design of Modified Distributive Arithmetic Based DWT Processor for image and signal analysis
Jaswal et al. Compression of Image using 2D-DWT Based on Lifting Scheme
Wei Performance evaluation of filter bank algorithms in image compression