JPS6147368B2 - - Google Patents

Info

Publication number
JPS6147368B2
JPS6147368B2 JP10085980A JP10085980A JPS6147368B2 JP S6147368 B2 JPS6147368 B2 JP S6147368B2 JP 10085980 A JP10085980 A JP 10085980A JP 10085980 A JP10085980 A JP 10085980A JP S6147368 B2 JPS6147368 B2 JP S6147368B2
Authority
JP
Japan
Prior art keywords
temperature detector
switch
resistance temperature
resistance
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10085980A
Other languages
Japanese (ja)
Other versions
JPS5725100A (en
Inventor
Soichiro Uchinuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP10085980A priority Critical patent/JPS5725100A/en
Publication of JPS5725100A publication Critical patent/JPS5725100A/en
Publication of JPS6147368B2 publication Critical patent/JPS6147368B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は3線式測温抵抗体の導線抵抗による誤
差をなくした測温抵抗体回路に係り、特に同一測
温レンジの多チヤンネル入力回路に適用して好適
な測温抵抗体回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a resistance temperature detector circuit that eliminates errors caused by the conductor resistance of a three-wire resistance temperature detector, and is particularly suitable for use in multi-channel input circuits of the same temperature measuring range. This relates to a temperature resistor circuit.

従来の測温抵抗体回路としては、ブリツジ方式
や定電流源方式がある。まず、第1図にブリツジ
方式の一例を示し説明すると、図において、Xは
一端に第1のリード線を、他端に第2,第3のリ
ード線を有する3線式測温抵抗体rA,rB,rC
は導線抵抗R1,R2,R3は抵抗で、その抵抗R1
R3は測温抵抗体Xと共にブリツジ回路を形成し
ている。Vrはブリツジ用定電圧、VCUTはブリツ
ジ回路の出力である。
Conventional resistance temperature detector circuits include a bridge type and a constant current source type. First, an example of the bridge method is shown and explained in Fig. 1. In the figure, A , r B , r C
is the conductor resistance R 1 , R 2 , R 3 is the resistance, and the resistance R 1 ~
R3 forms a bridge circuit together with the temperature sensing resistor X. V r is a constant voltage for the bridge, and V CUT is the output of the bridge circuit.

このような構成の回路において、温度の変化に
よる測温抵抗体Xの抵抗値変化を電圧変化として
検出することができる。
In a circuit having such a configuration, a change in the resistance value of the temperature measuring resistor X due to a change in temperature can be detected as a change in voltage.

しかしながら、このような回路においては、ブ
リツジ回路の出力VOUTに導線抵抗rA〜rCの影
響が現われるという欠点があつた。また、同一測
温レンジの多チヤンネル入力回路に適用した場
合、ブリツジ用基準電圧は1つで済むが、高精度
にしてかつアナログスイツチより高価な抵抗R1
〜R3は入力チヤンネル毎に必要となり、かつ調
整も入力チヤンネル毎に必要となるという欠点を
有している。さらに、ブリツジの性質としてブリ
ツジ歪があるので、測温抵抗体の抵抗値変化を電
圧変化として扱うとき考慮が必要になるという欠
点があつた。
However, such a circuit has the disadvantage that the output V OUT of the bridge circuit is affected by the conductor resistances r A to r C . In addition, when applied to a multi-channel input circuit with the same temperature measurement range, only one bridge reference voltage is required, but the resistor R 1 is required for high precision and is more expensive than an analog switch.
~ R3 is required for each input channel, and has the disadvantage that adjustment is also required for each input channel. Furthermore, since there is bridge distortion as a characteristic of bridges, there is a drawback that it is necessary to take into consideration when treating resistance value changes of the temperature-measuring resistor as voltage changes.

つぎに、定電流を測温抵抗体に流して電圧とし
て入力する場合、4線式の測温抵抗体を用いれば
導線抵抗の影響は無視することができるが、3線
式の測温抵抗体の場合には第2図に示すような構
成をとる必要がある。第2図において第1図と同
一符号のものは相当部分を示し、I1,I2は同一の
出力値に設定された定電流源、Sはサプレツシヨ
ン抵抗である。ここで、測温抵抗体は測温レンジ
の0%、例えばθ〜θ100の測温レンジにおけ
るθの温度においてある固有の抵抗値をもつ。
この“ゲタをはいた部分”―ライブゼロ―を削除
し、感度を上げるためにサプレツシヨン抵抗Sは
設けられたものである。なお、v+,v-は出力電
圧を示す。
Next, when passing a constant current through a resistance thermometer and inputting it as a voltage, if you use a 4-wire resistance thermometer, the effect of the conductor resistance can be ignored, but if you use a 3-wire resistance thermometer, In this case, it is necessary to adopt a configuration as shown in FIG. In FIG. 2, the same reference numerals as in FIG. 1 indicate corresponding parts, I 1 and I 2 are constant current sources set to the same output value, and S is a suppression resistor. Here, the temperature measuring resistor has a certain specific resistance value at 0% of the temperature measuring range, for example, at a temperature of θ 0 in the temperature measuring range of θ 0 to θ 100 .
The suppression resistor S is provided to eliminate this "missing part"--the live zero--and increase sensitivity. Note that v + and v - indicate the output voltage.

このような構成の回路において、出力VOUT
おける出力電圧v+およびv-は v+=(rA+X+rC)I1+rCI2 v-=(S+rB+rC)I2+rCI1 となるので、出力VOUTは VOUT =(XI2−SI2)+(rAI1−rBI2) で表わされる。
In a circuit with such a configuration, the output voltages v + and v - at the output V OUT are v + = (r A +X+r C ) I 1 + r C I 2 v - = (S+r B + r C ) I 2 + r C I 1 Therefore, the output V OUT is expressed as V OUT =(XI 2 −SI 2 )+(r A I 1 −r B I 2 ).

そして、導線抵抗の偏差は容易に無視し得る、
すなわちツイストペア線の長さの差は無視するこ
とができるので、rA=rBとし、I=I1=I2とす
れば、出力VOUTは VOUT=(X−S)I で表わされる。
And the deviation of the conductor resistance can be easily ignored,
In other words, the difference in length between the twisted pair wires can be ignored, so if r A = r B and I = I 1 = I 2 , the output V OUT is expressed as V OUT = (X-S) I .

したがつて、導線抵抗の影響を無視することが
可能である。
Therefore, it is possible to ignore the influence of conductor resistance.

しかしながら、このような回路において、出力
値の等しい2つの定電流源I1,I2を設けること
は、調整コストを含めると高価なものになるとい
う欠点があつた。また、この回路を同一入力レン
ジの多チヤンネル入力回路に適用した場合、入力
チヤンネル毎に2つの定電流源I1,I2およびサプ
レツシヨン用の高精度抵抗Sが必要であり、構成
が複雑になり経済的でないという欠点があり、か
つ調整も入力チヤンネル毎に行なう必要があると
いう欠点を有している。
However, in such a circuit, providing two constant current sources I 1 and I 2 with the same output value has the disadvantage that it becomes expensive when adjustment costs are included. Furthermore, when this circuit is applied to a multi-channel input circuit with the same input range, two constant current sources I 1 and I 2 and a high-precision resistor S for suppression are required for each input channel, making the configuration complicated. It has the disadvantage that it is not economical, and also has the disadvantage that adjustment must be performed for each input channel.

本発明は以上の点に鑑み、このような欠点を除
去すべくなされたもので、その目的は高精度を要
求される部品点数がチヤネル数に依存せず全体の
調整もゼロ・スパン調の2点のみですむので便利
であり、低コストとなり測温抵抗体回路を提供す
ることにある。
In view of the above points, the present invention has been made to eliminate these drawbacks.The purpose of the present invention is to eliminate the number of parts that require high precision and to make the overall adjustment possible without depending on the number of channels. The object of the present invention is to provide a resistance temperature detector circuit which is convenient and low cost since it requires only a point.

このような目的を達成するために、本発明は、
1つの定電流源をアナログスイツチを用いて時分
割に電流路を変えて流し、発生した電圧をサンプ
リングホールド回路にホールドし、差を出力する
ようにしたもので、以下、図面に基づき本発明を
詳細に説明する。
In order to achieve such an objective, the present invention
This is a device in which a single constant current source is passed by changing the current path in time division using an analog switch, the generated voltage is held in a sampling hold circuit, and the difference is output.The present invention will be described below based on the drawings. Explain in detail.

第3図は本発明による測温抵抗体回路の一実施
例を示す原理説明図である。図において、Xは一
端に第1のリード線を有し、他端に第2,第3の
リード線を有する測温抵抗体、Iは共通の定電流
源である。S1,S2は互いに閉成期間を異にする第
1および第2のスイツチ、S3,S4は第1および第
2のスイツチS1,S2とそれぞれ同期して動作する
第1および第2のサンプリングスイツチで、これ
ら各スイツチはアナログスイツチによつて構成さ
れている。rA,rB,RCは導線抵抗、Sはサプ
レツシヨン抵抗である。R11は第1のサンプリン
グスイツチS3に接続された抵抗、C11は抵抗R11
直列接続されたコンデンサで、これらはローパス
フイルタを構成している。R12は第2のサンプリ
ングスイツチS4に接続された抵抗、C12は抵抗R12
に直列接続されたコンデンサで、これらはローパ
スフイルタを構成している。
FIG. 3 is a diagram illustrating the principle of an embodiment of the resistance temperature detector circuit according to the present invention. In the figure, X is a temperature measuring resistor having a first lead wire at one end and second and third lead wires at the other end, and I is a common constant current source. S 1 and S 2 are first and second switches that have different closing periods, and S 3 and S 4 are first and second switches that operate in synchronization with the first and second switches S 1 and S 2 , respectively. A second sampling switch, each of which is constituted by an analog switch. r A , r B , and R C are conductor resistances, and S is a suppression resistance. R11 is a resistor connected to the first sampling switch S3 , C11 is a capacitor connected in series with the resistor R11 , and these constitute a low-pass filter. R 12 is the resistor connected to the second sampling switch S 4 , C 12 is the resistor R 12
These capacitors are connected in series to form a low-pass filter.

そして、この抵抗R11とコンデンサC11は、第1
のスイツチS1と同期して動作する第1のサンプリ
ングスイツチS3を介して、第1のスイツチS1を通
して流れる定電流源Iからの電流により生ずる測
温抵抗体Xの第1のリード線と測温抵抗体Xおよ
び測温抵抗体Xの第3のリード線の直列回路の電
圧降下の定常値を入力とする第1の信号保持手段
を構成している。また、抵抗R12とコンデンサC12
は、第2のスイツチS2と同期して動作する第2の
サンプリングスイツチS4を介して、第2のスイツ
チS2を通して流れる定電流源Iからの電流により
生ずる測温抵抗体Xの第2のリード線と測温抵抗
体Xおよび測温抵抗体Xの第3のリード線ならび
にサプレツシヨン抵抗Sの直列回路の電圧降下の
定常値を入力とする第2の信号保持手段を構成し
ている。そして、第1および第2の信号保持手段
の保持信号の差を出力信号として送出するように
構成されている。
And this resistor R 11 and capacitor C 11 are the first
The first lead wire of the resistance temperature detector X, which is generated by the current from the constant current source I flowing through the first switch S1 , is It constitutes a first signal holding means which receives as input the steady value of the voltage drop of the series circuit of the resistance temperature detector X and the third lead wire of the resistance temperature detector X. Also, resistor R 12 and capacitor C 12
is the second sampling switch S4 of the resistance temperature sensor A second signal holding means receives as input the steady value of the voltage drop of the series circuit of the lead wire of the resistance temperature detector X, the third lead wire of the resistance temperature detector X, and the suppression resistor S. The device is configured to send out the difference between the signals held by the first and second signal holding means as an output signal.

つぎにこの第3図に示す実施例の動作をスイツ
チS1〜S4がオンしている期間を示す第4図を参照
して説明する。まず、この実施例においては、1
つの定電流源Iから時分割に2つの流路に電流を
流し、発生する電圧をサンプリングホールドす
る。
Next, the operation of the embodiment shown in FIG. 3 will be explained with reference to FIG. 4, which shows the period during which the switches S1 to S4 are on. First, in this example, 1
Current is passed through the two flow paths from two constant current sources I in a time-division manner, and the generated voltage is sampled and held.

アナログスイツチである第1および第2のスイ
ツチS1,S2および第1および第2のサンプリング
スイツチS3,S4は第4図に示す如く、定周期で
ON・OFF(オン・オフ)を繰り返す。そして、
第1のスイツチS1がオンすると、定電流源Iから
の電流は 導線抵抗rA−測温抵抗体X―導線抵抗rC の流路でGND(接地)に流れる。ここで、測温
抵抗体Xと入力回路との間は導線により長い距離
配線される場合があるので、配線のインダクタン
ス、浮遊容量の影響がおさまり、発生電圧が一定
になるまで待つてから、すなわち、一定時間経過
後に第1のサンプリングスイツチS3をオンして入
力電圧をサンプリングする。そして、同様に第2
のスイツチS2がオンすると、一定時間後に第2の
サンプリングスイツチS4がオンして、入力電圧を
サンプリングする。
The first and second switches S 1 and S 2 and the first and second sampling switches S 3 and S 4 , which are analog switches, operate at regular intervals as shown in FIG.
Repeats ON/OFF. and,
When the first switch S1 is turned on, the current from the constant current source I flows to GND (ground) through the flow path of the conductor resistance r A - the resistance temperature detector X - the conductor resistance r C. Here, since there may be a long distance wired between the resistance temperature detector , after a certain period of time has elapsed, the first sampling switch S3 is turned on to sample the input voltage. And similarly, the second
When the second switch S2 is turned on, the second sampling switch S4 is turned on after a certain period of time to sample the input voltage.

このとき、出力VOUTにおける出力電圧v+およ
びv-は v+=(rA+X+rC)I v-=(S+rB+rC)I で表わされる。ここで、導線抵抗の偏差は無視で
きる。すなわちツイストペア線の長さの差は無視
できるので、rA=rBとなる。
At this time, the output voltages v + and v - at the output V OUT are expressed as v + = (r A +X+r C )I v - = (S+r B +r C )I. Here, the deviation of the conductor resistance can be ignored. That is, since the difference in length between the twisted pair wires can be ignored, r A = r B .

したがつて、出力VOUTは VOUT=(X−S)I で表わされる。 Therefore, the output V OUT is expressed as V OUT =(X-S)I.

このように、本発明においては、前述の原理説
明から明らかなように、導線抵抗の影響は原理的
に無視することができる。また、定電流源は1つ
でよいので、調整はサプレツシヨン抵抗Sによつ
てゼロ調を行ない、定電流源Iからの電流によつ
てゲイン調を行えばよい。ここで、測温抵抗体は
前述したように、測温レンジの0%、例えばθ
〜θ100の測温レンジにおけるθの温度におい
てある固有の抵抗値をもつ。この“ゲタをはいた
部分”―ライブゼロ―を削除し、感度を上げるた
めに、サブレツシヨン抵抗Sは設けられたもので
ある。
In this way, in the present invention, as is clear from the above explanation of the principle, the influence of the conductor resistance can be ignored in principle. Further, since only one constant current source is required, adjustment can be made by performing zero adjustment using the suppression resistor S and performing gain adjustment using the current from the constant current source I. Here, as mentioned above, the temperature measuring resistor is set at 0% of the temperature measuring range, for example, θ 0
It has a certain specific resistance value at a temperature of θ 0 in a temperature measurement range of ˜θ 100 . The subreduction resistor S is provided in order to eliminate this "missing part"--the live zero--and increase the sensitivity.

第5図は本発明の他の実施例を示す回路図で、
本発明を同一入力レンジの多チヤンネル入力回路
に適用するに当つて第3図に示す回路を変形した
場合の一例を示すものである。第5図において第
3図と同一符号のものは相当部分を示し、SC1
C2はサプレツシヨン抵抗Sの両端とグランド間
にそれぞれ接続されたアナログスイツチである。
ここで第3図と異なる点は、サンプレツシヨン抵
抗Sの挿入位置が異なる点と、アナログスイツチ
C1,SC2を設けたことにある。
FIG. 5 is a circuit diagram showing another embodiment of the present invention,
This figure shows an example of a modification of the circuit shown in FIG. 3 when the present invention is applied to a multi-channel input circuit having the same input range. In Fig. 5, the same reference numerals as in Fig. 3 indicate corresponding parts, and S C1 ,
S C2 is an analog switch connected between both ends of the suppression resistor S and ground.
The difference from FIG. 3 is that the sampling resistor S is inserted in a different position, and analog switches S C1 and S C2 are provided.

つぎにこの第5図に示す実施例の動作を各スイ
ツチがオンしている期間を示す第6図を参照して
説明する。まず、第1のスイツチS1がオンする
と、アナログスイツチSC1もオンしているので、
定電流源Iからの電流は 導線抵抗rA−測温抵抗体X−導線抵抗rC
GND(接地) の流路に流れる。そして、一定時間経過後、第1
のサンプリングスイツチS3がオンして入力電圧が
サンプリングされる。また、第2のスイツチS2
オンするとアナログスイツチSC2もオンするの
で、定電流源Iからの電流は 導線抵抗rB−導線抵抗rC−サプレツシヨン抵
抗S−GND(接地) の流路に流れる。そして、一定時間経過後、第2
のサンプリングスイツチS4がオして入力電圧がサ
ンプリングされる。
Next, the operation of the embodiment shown in FIG. 5 will be explained with reference to FIG. 6, which shows the period during which each switch is on. First, when the first switch S1 is turned on, the analog switch S C1 is also turned on, so
The current from constant current source I is lead resistance r A - resistance temperature detector X - lead resistance r C -
Flows into the GND (ground) flow path. Then, after a certain period of time, the first
The sampling switch S3 is turned on and the input voltage is sampled. Furthermore, when the second switch S2 is turned on, the analog switch S2 is also turned on, so the current from the constant current source I flows into the flow path of the conductor resistance r B - the conductor resistance r C - the suppression resistance S - GND (ground). flows. Then, after a certain period of time, the second
The sampling switch S4 is turned on and the input voltage is sampled.

このとき、出力VOUTにおける出力電圧v+およ
びv-は v+=(rA+X+rC)I v-=(rB+rC+S)I で表わされる。ここで、導線抵抗の偏差、すなわ
ち、ツイストペア線の長さの差は無視することが
できるので、rA=rBとなる。
At this time, the output voltages v + and v - at the output V OUT are expressed as v + =(r A +X+r C )I v - =(r B +r C +S)I. Here, since the deviation in conductor resistance, that is, the difference in length of the twisted pair wires can be ignored, r A = r B .

したがつて、出力VOUTは VOUT=(X−S)I で表わされる。 Therefore, the output V OUT is expressed as V OUT =(X-S)I.

ここで、アナログスイツチSC1のオン時とアナ
ログスイツチSC2のオン時では、コンデンサ
C11,C12の共通接続点側、すなわち、基準側はサ
プレツシヨン抵抗Sを介して基準電位につながる
か、直接基準電位につながるかの差はあるが、コ
ンデンサC11,C12への充電が完全になされた後の
電圧を出力電圧v+,v-として取り出すので、問
題はない。
Here, when the analog switch S C1 is on and when the analog switch S C2 is on, the capacitor
The common connection point side of C 11 and C 12 , that is, the reference side, is connected to the reference potential via the suppression resistor S or directly to the reference potential, but the charging of the capacitors C 11 and C 12 is There is no problem because the voltages after the voltage is completely removed are taken out as the output voltages v + and v - .

また、アナログスイツチSC1のオン抵抗が無視
できるものであれば、アナログスイツチSC2は不
要で、信号保持手段の帰線、すなわち、コンデン
サC11,C12の帰路側端子を直接コモン電位に接続
してもよいが、電子スイツチの場合、アナログス
イツチSC2を設けることにより、第1および第2
の信号保持手段は電子スイツチの電圧降下を含ま
ない信号を保持することになる。
Furthermore, if the on-resistance of analog switch S C1 is negligible, analog switch S C2 is not necessary, and the return line of the signal holding means, that is, the return terminals of capacitors C 11 and C 12 are directly connected to the common potential. However, in the case of an electronic switch, by providing an analog switch SC2 , the first and second
The signal holding means holds a signal that does not include the voltage drop of the electronic switch.

したがつて、アナログスイツチSC1,SC2のオ
ン抵抗値の如何、ならびに“バラツキ”は全く関
係がない。
Therefore, the on-resistance values and "variations" of the analog switches S C1 and S C2 are completely irrelevant.

第7図は本発明の更に他の実施例を示す回路図
で、第5図に示す回路を同一入力レンジの多チヤ
ンネル回路に適用した場合に一例を示すものであ
る。第7図において第5図と同一符号のものは相
当部分を示し、S11,S12とS21,S22およびSN1
N2はそれぞれ互いに閉成期間を異にするアナロ
グスイツチ、X1,X2…XNは測温抵抗体、r1A
1B,r1Cとr2A,r2B,r2CおよびrNA,rN
,rNCは導線抵抗、S13,S14,S15とS23,S24
S25およびSN3,SN4,SN5はスイツチで、これら
の各スイツチは多点(X1,X2…XN)測定におい
て他の測定点からの影響を切るためのもので、原
理的には不要である。R11,R12とR21,R22および
N1,RN2は抵抗、C11,C12とC21,C22およびC
N1,CN2はそれぞれ抵抗R11,R12とR21,R22およ
びRN1,RN2に直列接続されたコンデンサで、こ
れらはそれぞれローパスフイルタを構成してい
る。v1+,v1-とv2+,v2−およびvN+,vN−は
それぞれ出力v1OUTとV2OUTおよびVNOUTにおけ
る出力電圧を示す。
FIG. 7 is a circuit diagram showing still another embodiment of the present invention, and shows an example in which the circuit shown in FIG. 5 is applied to a multi-channel circuit having the same input range. In FIG. 7, the same symbols as in FIG. 5 indicate corresponding parts, S 11 , S 12 and S 21 , S 22 and S N1 ,
S N2 are analog switches with different closing periods, X 1 , X 2 . . . X N are resistance temperature sensors, r 1A ,
r 1B , r 1C and r 2A , r 2B , r 2C and r NA , r N
B , r NC is the conductor resistance, S 13 , S 14 , S 15 and S 23 , S 24 ,
S 25 , S N3 , S N4 , and S N5 are switches. Each of these switches is used to cut off the influence from other measurement points in multi-point (X 1 , X 2 . . . X N ) measurement. is not necessary. R 11 , R 12 and R 21 , R 22 and R N1 , R N2 are resistances, C 11 , C 12 and C 21 , C 22 and C
N1 and C N2 are capacitors connected in series with resistors R 11 and R 12 and R 21 and R 22 and R N1 and R N2 , respectively, and these constitute a low-pass filter. v 1+ , v 1- and v 2+ , v 2 - and v N +, v N - represent the output voltages at the outputs v 1OUT , V 2OUT and V NOUT , respectively.

そして、所望の測定点数に応じて定電流源を除
き測温抵抗体回路を複数とし、定電流源は共用と
し、かつ上記複数の測温抵抗体回路は順次スイツ
チが選択的に切換えられるように構成され、サプ
レツシヨン抵抗の抵抗値が同一である測温抵抗体
回路は、測温抵抗体の第3のリード線同士が相接
続されて第1のスイツチと開閉動作を同じくする
第1の共通スイツチSC1を介し、また、第1およ
び第2の信号保持手段の帰線同士が相接続され
て、第2のスイツチと開閉動作を同じくする第2
の共通スイツチSC2を介してそれぞれコモン電位
に導かれると共に、上記測温抵抗体の第3のリー
ド線同士が相接続された接続点と第1および第2
の信号保持手段の帰線同士が相接続された接続点
間にサプレツシヨン抵抗Sが接続されている。
Then, depending on the desired number of measurement points, a constant current source is excluded and a plurality of resistance temperature detector circuits are provided, and the constant current source is shared, and the plurality of resistance temperature detector circuits are sequentially and selectively switched. The resistance temperature detector circuit is configured such that the resistance values of the suppression resistors are the same, and the third lead wires of the resistance temperature detectors are connected in phase to each other to form a first common switch that opens and closes in the same manner as the first switch. Also, the return lines of the first and second signal holding means are connected in phase through S C1 , and a second switch which opens and closes in the same manner as the second switch
are led to the common potential through the common switch S
A suppression resistor S is connected between the connection points where the return wires of the signal holding means are connected in phase.

そして、サプレツシヨン抵抗Sは、多点
(X1,X2…XN)に対するサプレツシヨン抵抗値
が同一のときは図に示す位置に設けられる。しか
るに、抵抗値が他の測定点と共通でない測定点に
ついては、サプレツシヨン抵抗S′に示す位置に挿
入し、X印点を切断し、点線で示す如く接続し、
かつコンデンサC11,C12の基準側を図の点線にて
示す如く接地する。すなわち、このサプレツシヨ
ン抵抗S′およびX印点は、サプレツシヨン抵抗値
が異なり、共通にできない場合を示す。
The suppression resistor S is provided at the position shown in the figure when the suppression resistance values for multiple points (X 1 , X 2 . . . X N ) are the same. However, for measurement points whose resistance value is not common to other measurement points, insert the suppression resistor at the position shown in S', cut the point marked with X, and connect it as shown by the dotted line.
In addition, the reference sides of capacitors C 11 and C 12 are grounded as shown by the dotted lines in the figure. That is, the suppression resistance S' and the point marked X have different suppression resistance values and cannot be used in common.

つぎにこの第7図に示す実施例の動作を各アナ
ログスイツチがオンしている期間を示す第8図を
参照して説明する。第7図に示す実施例の回路の
動作は第5図に示す実施例の回路の動作と同じ
で、複数入力チヤンネルとなつたため、同一チヤ
ンネルに対する入力信号のサンプリング頻度がチ
ヤンネル数に応じて低くなるが、測定結果には影
響しない。
Next, the operation of the embodiment shown in FIG. 7 will be explained with reference to FIG. 8, which shows the period during which each analog switch is on. The operation of the circuit of the embodiment shown in FIG. 7 is the same as that of the circuit of the embodiment shown in FIG. 5, and since there are multiple input channels, the sampling frequency of input signals for the same channel decreases according to the number of channels. However, it does not affect the measurement results.

今、導線抵抗の偏差が無視できるならば、すな
わち、ツイストペア線の長さの差を無視できるも
のとすれば、出力VNOUTは VNOUT=(XN−S)I となるので、各チヤンネルの電圧信号は導線抵抗
の影響を受けない。また各入力チヤンネルのゼロ
調整はサプレツシヨン抵抗S1本の調整で行うこ
とができ、スパン調整は共通の定電流源Iからの
電流の調整で行うことができる。
Now, if the deviation in the conductor resistance can be ignored, that is, if the difference in the length of the twisted pair wire can be ignored, the output V NOUT will be V NOUT = (X N -S)I, so the output of each channel will be Voltage signals are not affected by conductor resistance. Further, zero adjustment of each input channel can be performed by adjusting one suppression resistor S, and span adjustment can be performed by adjusting the current from a common constant current source I.

したがつて、同一入力レンジとした場合、全入
力チヤンネルに対するゼロ・スパン調整が2点で
すむので、調整工数を大幅に低減することができ
る。
Therefore, when the input range is the same, zero and span adjustments for all input channels only need to be performed at two points, and the number of adjustment steps can be significantly reduced.

そして、高精度を必要とする回路素子は1本の
サプレツシヨン抵抗Sと共通の定電流源一回路で
よい。また、第3図、第5図および第7図に用い
ているスイツチはすべてオン抵抗値が回路動作に
影響しないように使用しているので、安価なアナ
ログスイツチを使用することができる。
The circuit elements that require high precision may be one suppression resistor S and one common constant current source circuit. Furthermore, since the switches used in FIGS. 3, 5, and 7 are all used in such a way that the on-resistance value does not affect the circuit operation, inexpensive analog switches can be used.

以上説明したように、本発明によれば、高精度
が要求される部品点数がチヤンネル数に依存せ
ず、かつ全体の調整もゼロ・スパン調の2点のみ
ですむので便利であり、低コストとなるという、
利点があり、特に同一測温レンジの多チヤンネル
入力回路に適用して顕著な効果を発揮する。ま
た、同一入力測温レンジとした場合、全入力チヤ
ンネルに対するゼロ・スパン調整が2点ですむの
で、調整工数を大幅に低減することができると共
に、スイツチは安価なアナログスイツチを使用で
きるので、装置全体の価格を低減することができ
るという点において極めて有効である。
As explained above, according to the present invention, the number of parts that require high precision does not depend on the number of channels, and the entire adjustment only requires two points, zero and span adjustment, which is convenient and low cost. It is said that
It has many advantages, and is especially effective when applied to multi-channel input circuits of the same temperature measurement range. Furthermore, when using the same input temperature measuring range, zero and span adjustments for all input channels only need to be made at two points, which greatly reduces the number of adjustment steps. This is extremely effective in that it can reduce the overall price.

このように、本発明によれば、従来のこの種の
回路に比して多大の効果があり、特に同一測温レ
ンジの多チヤンネル入力回路に適用して好適な測
温抵抗体回路としては独自のものである。
As described above, the present invention has great effects compared to conventional circuits of this type, and is unique as a resistance temperature detector circuit suitable for application to multi-channel input circuits of the same temperature measuring range. belongs to.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は従来の測温抵抗体回路の
例を示す回路図、第3図は本発明による測温抵抗
体回路の原理説明に供する一実施例の回路図、第
4図は第3図の動作説明図、第5図は本発明の他
の実施例を示す回路図、第6図は第5図の動作説
明図、第7図は本発明の更に他の実施例を示す回
路図、第8図は第7図の動作説明図である。 X,X1,X2,XN……測温抵抗体、I……定電
流源、S1,S2,S11,S12,S21,S22,SN1,SN2
……スイツチ、S3,S4……サンプリングスイツ
チ、S,S′……サプレツシヨン抵抗、R11,R12
R21,R22,RN1,RN2……抵抗、C11,C12
C21,C22,CN1,CN2……コンデンサ。
1 and 2 are circuit diagrams showing examples of conventional resistance temperature detector circuits, FIG. 3 is a circuit diagram of an embodiment for explaining the principle of a resistance temperature detector circuit according to the present invention, and FIG. 4 is a circuit diagram showing an example of a conventional resistance temperature detector circuit. FIG. 3 is an explanatory diagram of the operation, FIG. 5 is a circuit diagram showing another embodiment of the present invention, FIG. 6 is an explanatory diagram of the operation of FIG. 5, and FIG. 7 is a diagram showing still another embodiment of the present invention. The circuit diagram, FIG. 8, is an explanatory diagram of the operation of FIG. 7. X, X 1 , X 2 , X N ... Resistance temperature sensor, I ... Constant current source, S 1 , S 2 , S 11 , S 12 , S 21 , S 22 , S N1 , S N2
...Switch, S 3 , S 4 ... Sampling switch, S, S' ... Suppression resistor, R 11 , R 12 ,
R 21 , R 22 , R N1 , R N2 ...Resistance, C 11 , C 12 ,
C 21 , C 22 , C N1 , C N2 ... Capacitors.

Claims (1)

【特許請求の範囲】 1 一端に第1のリード線を有し他端に第2,第
3のリード線を有する測温抵抗体と、この測温抵
抗体に電流を供給する定電流源と、互いに閉成期
間を異にする第1および第2のスイツチと、前記
第1のスイツチと同期して動作する第1のサンプ
リングスイツチを介して、前記第1のスイツチを
通して流れる前記定電流源からの電流により生ず
る前記第1のリード線と測温抵抗体および第3の
リード線の直列回路の電圧降下の定常値を入力と
する第1の信号保持手段と、前記第2のスイツチ
と同期して動作する第2のサンプリングスイツチ
を介して、前記第2のスイツチを通して流れる前
記定電流源からの電流により生ずる前第2のリー
ド線と測温抵抗体および第3のリード線ならびに
サプレツシヨン抵抗の直列回路の電圧降下の定常
値を入力とする第2の信号保持手段とを備え、前
記第1および第2の信号保持手段の保持信号の差
を出力信号として送出するようにしたことを特徴
とする測温抵抗体回路。 2 所望の測定点数に応じて定電流源を除き測温
抵抗体回路を複数とし、定電流源は共用としかつ
前記複数の測温抵抗体回路は順次スイツチが選択
的に切換えられるようにしたことを特徴とする特
許請求の範囲第1項記載の測温抵抗体回路。 3 サプレツシヨン抵抗の抵抗値が同一である測
温抵抗体回路は第3のリード線同士が相接続され
て第1のスイツチと開閉動作を同じくする第1の
共通のスイツチを介し、また第1および第2の信
号保持手段の帰線同士が相接続されて第2のスイ
ツチと開閉動作を同じくする第2の共通スイツチ
を介してそれぞれコモン電位に導かれると共に、
前記相接続点間に前記サプレツシヨン抵抗が接続
されることを特徴とする特許請求の範囲第2項記
載の測温抵抗体回路。
[Claims] 1. A resistance temperature detector having a first lead wire at one end and second and third lead wires at the other end, and a constant current source that supplies current to the resistance temperature detector. , from the constant current source flowing through the first switch via first and second switches having different closing periods and a first sampling switch that operates in synchronization with the first switch. a first signal holding means that receives as input a steady value of a voltage drop in the series circuit of the first lead wire, the resistance temperature detector, and the third lead wire caused by the current; A series connection between the first lead wire, the temperature sensing resistor, the third lead wire, and the suppression resistor is generated by the current from the constant current source flowing through the second switch. and a second signal holding means which inputs a steady value of the voltage drop of the circuit, and the difference between the held signals of the first and second signal holding means is sent out as an output signal. Resistance temperature detector circuit. 2. Depending on the desired number of measurement points, a constant current source is excluded and a plurality of resistance temperature detector circuits are provided, the constant current source is shared, and the plurality of resistance temperature detector circuits are selectively switched in sequence. A resistance temperature detector circuit according to claim 1, characterized in that: 3. The resistance temperature detector circuit whose suppression resistors have the same resistance value is connected through a first common switch whose third lead wires are connected in phase and whose opening/closing operations are the same as that of the first switch. The return wires of the second signal holding means are connected in phase and guided to a common potential through a second common switch that opens and closes in the same way as the second switch, and
3. The resistance temperature detector circuit according to claim 2, wherein the suppression resistor is connected between the phase connection points.
JP10085980A 1980-07-23 1980-07-23 Temperature measuring resistor circuit Granted JPS5725100A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10085980A JPS5725100A (en) 1980-07-23 1980-07-23 Temperature measuring resistor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10085980A JPS5725100A (en) 1980-07-23 1980-07-23 Temperature measuring resistor circuit

Publications (2)

Publication Number Publication Date
JPS5725100A JPS5725100A (en) 1982-02-09
JPS6147368B2 true JPS6147368B2 (en) 1986-10-18

Family

ID=14285031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10085980A Granted JPS5725100A (en) 1980-07-23 1980-07-23 Temperature measuring resistor circuit

Country Status (1)

Country Link
JP (1) JPS5725100A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741798A (en) * 1980-08-26 1982-03-09 Hokushin Electric Works 3-wire resistance temperature measuring system
WO2002006842A2 (en) * 2000-07-13 2002-01-24 Siemens Aktiengesellschaft Circuit for determining the internal resistance of a linear lambda probe
JP4807795B2 (en) * 2007-03-29 2011-11-02 株式会社山武 Temperature measurement circuit
JP5178605B2 (en) * 2009-03-30 2013-04-10 アズビル株式会社 State control device
JP6261764B2 (en) * 2014-12-01 2018-01-17 三菱電機株式会社 Signal measuring device

Also Published As

Publication number Publication date
JPS5725100A (en) 1982-02-09

Similar Documents

Publication Publication Date Title
CN101119115B (en) Multi-channel A/D conversion device and method
CN111256862B (en) High-precision self-calibration intelligent temperature acquisition and control circuit
KR100384355B1 (en) Method of measuring temperature using negative temperature coefficient sensor and related devices
JPS6147368B2 (en)
JPH01227030A (en) Detecting circuit of resistance temperature characteristic
JPH0330918B2 (en)
JPH05110350A (en) Input offset voltage correcting device
US5831427A (en) Voltage measuring device for a source with unknown resistance
JPS6221958Y2 (en)
JPH0443791Y2 (en)
JPH076850B2 (en) Temperature measurement circuit
SU1530995A1 (en) Thermoanemometric device for with automatic temperature self-compensation
SU1128125A1 (en) Device for measuring temperature difference
SU1661588A1 (en) Apparatus to measure temperature difference
SU1723461A1 (en) Device for measuring temperature difference
JPH0510720B2 (en)
SU817983A1 (en) Controllable standard of electrical resistance
GB2151030A (en) Electrical circuit
RU2405131C1 (en) Temperature difference metre with thermistor transducers
JPH0439548Y2 (en)
KR960010283Y1 (en) Digital voltage measuring circuit
JPH0263312A (en) Active resistor device
GB1578791A (en) Amplifiers circuit arrangement
SU834714A1 (en) Analogue integrator
JPH02165064A (en) Current measuring apparatus