JPS6145612A - Differential amplifier circuit - Google Patents
Differential amplifier circuitInfo
- Publication number
- JPS6145612A JPS6145612A JP16646484A JP16646484A JPS6145612A JP S6145612 A JPS6145612 A JP S6145612A JP 16646484 A JP16646484 A JP 16646484A JP 16646484 A JP16646484 A JP 16646484A JP S6145612 A JPS6145612 A JP S6145612A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistors
- transistor
- common emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、低消費電力回路に好適な差動増幅回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a differential amplifier circuit suitable for a low power consumption circuit.
第3図は、従来の差動増幅器の一例を示した回路図であ
シ、東京電機大学出版、角田秀夫著、けナロダ■C基本
回路」に記載されている。即ち、差動対を構成するトラ
ンジスタ1.2の共通エミッタは電流I。を供給する電
流源3を介して接地されている。とれらトランジスタ1
.2のベースに信号源4からの入力信号■nを印加する
と、トランジスタ1.2のコレクタからIotrr 1
、l0UT2d力電流を取り出すことができる。FIG. 3 is a circuit diagram showing an example of a conventional differential amplifier, and is described in Kenaroda ``C Basic Circuit'', written by Hideo Tsunoda, published by Tokyo Denki University Press. That is, the common emitters of the transistors 1.2 forming the differential pair receive a current I. It is grounded via a current source 3 that supplies . Torera transistor 1
.. When input signal n from signal source 4 is applied to the base of transistor 1.2, Iotrr 1 is applied from the collector of transistor 1.2.
, l0UT2d force current can be taken out.
上記のような回路において、トランジスタ1.2のベー
スで構成される両差動入力の電位差をΔ■、トランジス
タ1.20ベ一ス接地電流増幅率をgS自然対数の底を
eとすれば、Iotrrl及びIoorIoUTl−□
十eav−・・・・・・・・・・・・(1)ΔT
ここでボルツマン定数’t” k s電子の電荷をq1
絶対温度をTとすると、上記vTは以下の式で示される
。In the above circuit, if the potential difference between the two differential inputs formed by the base of transistor 1.2 is Δ■, and the ground current amplification factor of transistor 1.20 is gS, the base of the natural logarithm is e. Iotrrl and IoorIoUTl-□
10 eav-・・・・・・・・・・・・(1) ΔT Here, Boltzmann constant 't'' k The charge of s electron is q1
When the absolute temperature is T, the above vT is expressed by the following formula.
次に、トランジス71,2の伝達コンダクタンスをそれ
ぞれgml、β嘘とすると、以下の式が成シ立つ。Next, assuming that the transfer conductances of the transistors 71 and 2 are gml and β, respectively, the following equation holds true.
とれら(4)、(5)式から、gml、帥2を大きくす
るには、電流源3の電流I。を大きくするしかなかった
。From equations (4) and (5), in order to increase gml and 帥2, the current I of current source 3 must be increased. I had no choice but to make it bigger.
近年、各種回路の消費電力の低減化が進み、上記のよう
な差動増幅器において、その伝達コンダクタンスを大き
くするには、エミッタ電流を大きくするしかないという
ことは、消費電力増大につながるため、大きな欠点であ
る。特に差動増幅器の伝達コンダクタンスは増幅器の性
能を決定する上で1番大きな要因となっているので、上
記欠点は早急に解決されなけれにならない。In recent years, the power consumption of various circuits has been reduced, and the only way to increase the transfer conductance of a differential amplifier like the one described above is to increase the emitter current, which leads to an increase in power consumption. This is a drawback. In particular, since the transfer conductance of a differential amplifier is the most important factor in determining the performance of the amplifier, the above-mentioned drawbacks must be resolved as soon as possible.
本発明の目的は、上記の欠点に鑑み、電力消費をあまシ
大きくすることなく大きな伝達コンダクタンスを得るこ
とができる差動増幅回路を提供することにある。SUMMARY OF THE INVENTION In view of the above drawbacks, an object of the present invention is to provide a differential amplifier circuit that can obtain a large transfer conductance without significantly increasing power consumption.
本発明は、差動対を構成する1対のトランジスタのエミ
ッタを共通にしてこれを電流源に接続し、且つ、とれら
トランジスタのベースに入力信号を印加して、各コレク
タから出力電流を取り出す差動増幅回路において、前記
1対のトランジスタのどちらか一方のコレクタ電流を供
給するカレントミラー回路と、このカレントミラー回路
の電流を入力し、対応する出力電流を前記1対のトラン
ジスタの共通エミッタに帰還する電流帰還回路とを有し
、前記1対のトランジスタの共通エミッタに帰還した電
流と同じ大きさの電流を前記カレントミラー回路から出
力電流として取り出す構成とすることによシ、上記目的
を達成するものである。In the present invention, the emitters of a pair of transistors constituting a differential pair are connected to a current source, and an input signal is applied to the bases of these transistors to extract an output current from each collector. In the differential amplifier circuit, a current mirror circuit supplies collector current of one of the pair of transistors, and a current of this current mirror circuit is input, and a corresponding output current is applied to the common emitter of the pair of transistors. The above object is achieved by having a current feedback circuit for feeding back, and having a configuration in which a current having the same magnitude as the current fed back to the common emitter of the pair of transistors is taken out from the current mirror circuit as an output current. It is something to do.
以下、本発明の一実施例を従来例と同一部には同一符号
を付して図面を参照しつつ説明する。第1図は本発明の
差動増幅回路の一実施例を示した概略回路図である。差
動対を構成するトランジスタ1.2の共通エミッタは電
流T、ヲ供給する電流源3を介して接地されている。と
れらトランジスタ1.2のベースには信号源4の入力信
号Vinが印加され、各コレクタには出力電流10Tf
r 1 、釦石2が出力される。更に、トランジスタ2
のコレクタはカレントミラー回路5′f:介して電流帰
還回路6に接続され、この電流帰還回路6の出力側は、
トランジスタ1.2の共通エミッタに接続されている。Hereinafter, an embodiment of the present invention will be described with reference to the drawings, in which the same parts as those of the conventional example are denoted by the same reference numerals. FIG. 1 is a schematic circuit diagram showing an embodiment of the differential amplifier circuit of the present invention. The common emitters of the transistors 1.2 forming the differential pair are grounded via a current source 3 which supplies a current T. The input signal Vin of the signal source 4 is applied to the base of these transistors 1.2, and the output current 10Tf is applied to each collector.
r 1 and button stone 2 are output. Furthermore, transistor 2
The collector of is connected to a current feedback circuit 6 through a current mirror circuit 5'f, and the output side of this current feedback circuit 6 is:
Connected to the common emitter of transistor 1.2.
なお、カレントミラー回路5からは出力電流Iotrr
3が引き出されている。Note that the output current Iotrr from the current mirror circuit 5
3 is drawn out.
ここで、トランジスタ1.2のベースにょシ構成される
差動入力の電位差ヲハ、共通エミッタから引き抜く電流
を■工、トランジスタのベース接地電流増幅率αを1と
すると、上記出力電流Iotrr 1、l0UT2は以
下の式で示される。Here, assuming that the potential difference between the differential inputs formed at the base of transistor 1.2 is the current drawn from the common emitter, and the common base current amplification factor α of the transistor is 1, the above output current Iotrr 1, l0UT2 is expressed by the following formula.
次に上記電流帰還回路の帰還率を100%とすれば、 (9)式ヲ(7)式に代入すると以下の式が得られる。Next, if the feedback rate of the current feedback circuit is 100%, then By substituting equation (9) into equation (7), the following equation is obtained.
従って、トランジスタ2の伝達コンダクタンスgm21
は以下の式で示される。Therefore, the transconductance gm21 of transistor 2
is expressed by the following formula.
ところで、出力電流Iotrt3は出力電流l0UT2
の力vントミラーになッテいるため、Iotrr2 ト
Ioor3は等しくなる。このため、第1図に示した上
記回路において、両差動入力の電位差を零とすれば、ト
ランジスタ1.2の共通エミッタに接続された電流工X
は(9)式よシ以下の如くなる。By the way, the output current Iotrt3 is the output current l0UT2
Since the force of V is applied to the mirror, Iotrr2 and Ioor3 become equal. Therefore, in the circuit shown in FIG. 1, if the potential difference between the two differential inputs is zero, the current
According to equation (9), it becomes as follows.
xx17v−o ++m2・4 ・・・・・・・・・
・・・(12)ところで、第1図に示した従来回路では
トランジスタ1.2の共通エミッタ電流は丸であった。xx17v-o ++m2・4 ・・・・・・・・・
(12) By the way, in the conventional circuit shown in FIG. 1, the common emitter current of transistors 1.2 is circular.
そこで、第3図の従来回路と第1図の実施例回路の共通
エミッタ電流を同じ忙した場合の、第1図のトランジス
タ2の伝達コンダクタンスf gm22とすると、(1
1)式よりこのgm22は以下の式で示される。Therefore, when the common emitter current of the conventional circuit of FIG. 3 and the embodiment circuit of FIG. 1 are the same, the transfer conductance of transistor 2 in FIG.
From equation 1), this gm22 is expressed by the following equation.
gm21−ム −0−−−−−−−−0(x3)gm2
2−1− IW
従って、本実施例では(13)式と従来例のところで述
べた(5)式(但しα−1)とを比較すると明らかなよ
うに、)ランジスタ2の伝達コンダクタンスを従来例に
比して、共通エミッタ電流が同じであわば2倍にするこ
とができる。これは、言い換えれば同じ伝達コンダクタ
ンス’fc従来例の172の共通エミッタ電流にて得ら
れるということでめり、結局回路の消費電力をおまり大
きくすることなく大きな伝達コンダクタンスを得ること
ができる。gm21-mu -0-------0(x3)gm2
2-1-IW Therefore, in this embodiment, as is clear from comparing equation (13) with equation (5) (however α-1) described in the conventional example, the transfer conductance of transistor 2 is Compared to the above, the common emitter current can be doubled with the same common emitter current. In other words, this can be achieved with the same transfer conductance 'fc' of the conventional example with a common emitter current of 172, and as a result, a large transfer conductance can be obtained without significantly increasing the power consumption of the circuit.
従って、本実施例の増幅回路は伝達コンダクタンスを大
きくすることができるため、従来と同じ負荷インピーダ
ンスに対して大きなゲインをとることができる。又、出
力電流は(10)式よシ差動入力の指数関数として表わ
すことができるため、精度の良いr(ガンマ)補正回路
として利用する仁とができる。Therefore, since the amplifier circuit of this embodiment can increase the transfer conductance, it can achieve a large gain for the same load impedance as the conventional amplifier circuit. Furthermore, since the output current can be expressed as an exponential function of the differential input according to equation (10), it can be used as a highly accurate r (gamma) correction circuit.
第2図は第1図に示したカレントミラー回路5及び電流
帰還回路6の詳細例を示した回路図である。カレントミ
ラー回路はPNP形トテトランジスタフ、9よシ成シ、
各トランジスタのエミッタには電圧源10の電圧篤が印
加されておシ、トランジスタ7のベースコレクタはトラ
ンジスタ8.9のベースに接続されている。更にトラン
ジスタ7のベースとコレクタは差動対を構成するトラン
ジスタ2のコレクタに接続されている。差動対を構成す
るトランジスタ1のコレクタには上記電圧源10の電圧
兄が印加されている。電流帰還回路6はNPN形トラン
ジスタ11.12よシ構成され、トランジスタ11のベ
ースはトランジスタ12のベース及びコレクタに接続さ
れている。トランジスタ11のエミッタは接地され、コ
レクタはトランジスタ1.2の共通エミッタに接続され
ている。トランジスタ12のエミッタは接地され、ベー
ス及ヒコレクタはトランジスタ8のコレクタに接続され
ている。FIG. 2 is a circuit diagram showing a detailed example of the current mirror circuit 5 and current feedback circuit 6 shown in FIG. 1. The current mirror circuit is a PNP type transistor, and is made up of 9.
A voltage source 10 is applied to the emitter of each transistor, and the base collector of transistor 7 is connected to the base of transistor 8.9. Furthermore, the base and collector of transistor 7 are connected to the collector of transistor 2 forming a differential pair. The older voltage of the voltage source 10 is applied to the collector of the transistor 1 constituting the differential pair. The current feedback circuit 6 is composed of NPN transistors 11 and 12, and the base of the transistor 11 is connected to the base and collector of the transistor 12. The emitter of transistor 11 is grounded and the collector connected to the common emitter of transistors 1.2. The emitter of transistor 12 is grounded, and the base and collector are connected to the collector of transistor 8.
なお、カレントミラー回路を構成するトランジスタ9の
コレクタから出力電流Iotr丁3が取り出されている
。この出力電流I our3は上記(13)式で示され
る伝達コンダクタンスを持っている。Note that an output current Iotr3 is taken out from the collector of the transistor 9 constituting the current mirror circuit. This output current Iour3 has a transfer conductance expressed by the above equation (13).
なお、第2図においてトランジスタ9を省き、その代わ
シに図中破線で示すNPN形トランジスタ130ベース
をトランジスタ12のベースに接続し、そのエミッタを
接地し、そのコレクタから出力電流l0UT3を取り出
すようにしても、同様の効果がある。なお、第2図中ト
ランジスタ7.8.9及びトランジスタ11.12の各
エミッタ抵抗は省略しているが、エミッタ抵抗を挿入し
た構成を採っても構わない。Note that the transistor 9 is omitted in FIG. 2, and instead, the base of the NPN transistor 130 shown by the broken line in the figure is connected to the base of the transistor 12, its emitter is grounded, and the output current l0UT3 is taken out from its collector. However, it has the same effect. Note that although the emitter resistors of the transistors 7.8.9 and 11.12 are omitted in FIG. 2, a configuration in which emitter resistors are inserted may be adopted.
以上記述した如く本発明の差動増幅回路によれば、差動
対を構成するトランジスタのいずれか一方の出力電流を
カレントミラー回路を介して電流帰還回路へ入力し、こ
の電流帰還回路の出力を前記差動対を構成するトランジ
スタの共通エミッタに戻すことにより、回路の消費電力
を大きくすることなく大きな伝達コンダクタンスを得ら
れる効果がある。As described above, according to the differential amplifier circuit of the present invention, the output current of one of the transistors forming the differential pair is input to the current feedback circuit via the current mirror circuit, and the output of the current feedback circuit is input to the current feedback circuit. By returning the transistors forming the differential pair to a common emitter, a large transfer conductance can be obtained without increasing the power consumption of the circuit.
第1図は本発明の差動増幅回路の一実施例を示す回路図
、第2図は第1図の詳細例を示した回路図、第3図は従
来の差動増幅器の一例を示した回路図である。
1.2・・・トランジスタ
3・・・電流源
4・・・信号源
5・・・カレントミラー回路
6・・・電流帰還回路Fig. 1 is a circuit diagram showing an embodiment of the differential amplifier circuit of the present invention, Fig. 2 is a circuit diagram showing a detailed example of Fig. 1, and Fig. 3 is an example of a conventional differential amplifier. It is a circuit diagram. 1.2...Transistor 3...Current source 4...Signal source 5...Current mirror circuit 6...Current feedback circuit
Claims (1)
にしてこれを電流源に接続し、且つ、とれらトランジス
タのベースに入力信号を印加して、各コレクタから出力
電流を取り出す差動増幅回路において、前記1対のトラ
ンジスタのどちらか一方のコレクタ電流を供給するカレ
ントミラー回路と、このカレントミラー回路の電流が入
力され、対応する出力電流を前記1対のトランジスタの
共通エミッタに帰還する電流帰還回路とを有し、前記1
対のトランジスタの共通エミッタに帰還した電流と同じ
大きさの電流を前記カレントミラー回路から出力電流と
して取り出すことを特徴とする差動増幅回路。A differential amplifier circuit that connects the emitters of a pair of transistors that make up a differential pair to a current source, applies an input signal to the bases of these transistors, and extracts an output current from each collector. a current mirror circuit that supplies the collector current of either one of the pair of transistors; and a current feedback circuit that receives the current of the current mirror circuit and returns the corresponding output current to the common emitter of the pair of transistors. 1.
A differential amplifier circuit characterized in that a current having the same magnitude as a current fed back to a common emitter of a pair of transistors is taken out from the current mirror circuit as an output current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16646484A JPS6145612A (en) | 1984-08-10 | 1984-08-10 | Differential amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16646484A JPS6145612A (en) | 1984-08-10 | 1984-08-10 | Differential amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6145612A true JPS6145612A (en) | 1986-03-05 |
Family
ID=15831880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16646484A Pending JPS6145612A (en) | 1984-08-10 | 1984-08-10 | Differential amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6145612A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010136377A (en) * | 1998-07-02 | 2010-06-17 | Qualcomm Inc | Improved exponential current generator and method |
US10253889B2 (en) | 2015-02-12 | 2019-04-09 | Smc Corporation | Gate valve |
-
1984
- 1984-08-10 JP JP16646484A patent/JPS6145612A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010136377A (en) * | 1998-07-02 | 2010-06-17 | Qualcomm Inc | Improved exponential current generator and method |
US10253889B2 (en) | 2015-02-12 | 2019-04-09 | Smc Corporation | Gate valve |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4390848A (en) | Linear transconductance amplifier | |
US3534279A (en) | High current transistor amplifier stage operable with low current biasing | |
JPS6218977Y2 (en) | ||
US4223276A (en) | Voltage follower circuit | |
US3914704A (en) | Feedback amplifier | |
JPS6145612A (en) | Differential amplifier circuit | |
US3541465A (en) | Transistor differential amplifier circuit | |
US3480872A (en) | Direct-coupled differential input amplifier | |
US5115204A (en) | Differential amplifier | |
JP2504075B2 (en) | Transistor amplifier | |
US3460049A (en) | Single ended and differential stabilized amplifier | |
US4629997A (en) | Amplifier active load | |
JP2590685B2 (en) | Differential amplifier | |
US3258705A (en) | Extreme low noise transistor amplifiers | |
JPH0586686B2 (en) | ||
JPH0513051Y2 (en) | ||
JP2002057534A (en) | Amplifier circuit | |
JPS62173807A (en) | Constant current source bias circuit | |
JP2594541Y2 (en) | Amplifier circuit | |
JPS6259926B2 (en) | ||
JPH0326670Y2 (en) | ||
JPH077894B2 (en) | Voltage controlled amplifier | |
JPS5931045Y2 (en) | feedback amplifier circuit | |
JPH0418251Y2 (en) | ||
JPS584327Y2 (en) | amplifier circuit |