JPS6142185A - Manufacture of semiconductor laser device - Google Patents
Manufacture of semiconductor laser deviceInfo
- Publication number
- JPS6142185A JPS6142185A JP16186084A JP16186084A JPS6142185A JP S6142185 A JPS6142185 A JP S6142185A JP 16186084 A JP16186084 A JP 16186084A JP 16186084 A JP16186084 A JP 16186084A JP S6142185 A JPS6142185 A JP S6142185A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor laser
- cavity surface
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は主としてG a A sとGaAIAaとから
成る化合物半導体装置、特に半導体レーザ装置の製造方
法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a compound semiconductor device mainly composed of GaAs and GaAIAa, particularly a semiconductor laser device.
従来例の構成とその問題点
G a A sやG a A I A s系の化合物半
導体の化学エツチングは以前から研究されており、その
エツチング特性については数多くの報告がある。エッチ
ャント、エツチング速度、GaAs;J)るいはGaA
lAsの選択エツチング液、エツチングプロファイルな
どについてその詳細が知られている。このような化学エ
ツチング技術を用いてGaAsの表面処理やGa A
s /G a A I A sから成るウェハの選択エ
ツチングが行なわれてきた。さらに、半導体レーザなど
のキャビテイ面の作製にもこのような技術が利用されて
きた。Structures of Conventional Examples and Their Problems Chemical etching of GaAs and GaAIAs-based compound semiconductors has been studied for some time, and there have been many reports on their etching characteristics. Etchant, etching rate, GaAs; J) or GaA
Details of lAs selective etching solution, etching profile, etc. are known. Using such chemical etching technology, surface treatment of GaAs and GaA
Selective etching of wafers consisting of s/G a I A s has been performed. Furthermore, such techniques have also been used to fabricate cavity surfaces for semiconductor lasers and the like.
半導体レーザは一般にへき開法によってキャビテイ面を
形成しているが、光ICなどのように半導体レーザとデ
ィテクターや駆動回路などの素子とをモノリンツクに集
積化しようとする場合、へき開法は全く用いることはで
きない。そのために、化学エツチング法によるウェット
エッチ法やりアクティブイオンエッチ(RIE)などに
よるドライエッチ法が研究されている。量産化や信頼性
を考慮すると化学エツチング法が優れており、その容易
さから、いろいろな方法によるキャビテイ面の作製が試
みられてきた。化学エツチング法によるキャビテイ面の
作製で問題となることは、キャビテイ面の垂直性と表面
の平坦性である。Semiconductor lasers generally have a cavity surface formed by the cleavage method, but when attempting to integrate a semiconductor laser and elements such as a detector and drive circuit into a monolink, such as in an optical IC, the cleavage method cannot be used at all. Can not. For this purpose, wet etching methods such as chemical etching methods and dry etching methods such as active ion etching (RIE) are being studied. Chemical etching is superior in terms of mass production and reliability, and because of its ease, various methods have been tried to fabricate the cavity surface. Problems in producing a cavity surface by chemical etching are the perpendicularity of the cavity surface and the flatness of the surface.
第1図にキャビテイ面の傾きθと規格化された反射率と
の関係を示す。これからもわかるようにキャビテイ面が
約6°傾くだけで反射率は60%も減少してしまうため
、しきい値の上昇や外部微分量子効率の低下につながる
。さらにキャビテイ面の表面の荒れによって反射率は著
しく低下する。FIG. 1 shows the relationship between the inclination θ of the cavity surface and the normalized reflectance. As can be seen from this, the reflectance decreases by as much as 60% when the cavity surface is tilted by only about 6 degrees, which leads to an increase in the threshold value and a decrease in the external differential quantum efficiency. Furthermore, the reflectance is significantly reduced due to the roughness of the cavity surface.
従来の化学エツチング法によって作製されたレーザでは
このような問題のためにへき開法液比べてしきい値電流
密度が高く連続発振が極めて困難な状況にあった。Due to these problems, lasers fabricated by conventional chemical etching methods have a higher threshold current density than cleavage method liquids, making continuous oscillation extremely difficult.
発明の目的
本発明は上記欠点に鑑み、化学エツチング法によって垂
直かつ平坦なキャビテイ面を形成する半導体レーザ装置
の製造方法を提供するものである。OBJECTS OF THE INVENTION In view of the above drawbacks, the present invention provides a method for manufacturing a semiconductor laser device in which a vertical and flat cavity surface is formed by a chemical etching method.
発明の構成
本発明は少くとも組成としてGa及び八8を含む単結晶
基板上に、少くともGa及びA8をその組成として含ん
でいる活性層と上記活性層をはさむクラッド層を含むエ
ピタキシャル層が形成された半導体レーザ装置を作製す
るに際し、上記エピタキシャル層の最上層の上に、さら
に一層をエピタキシャル成長し、この層上に<100>
、(110〉あるいはそれらと等価な方向に平行なエ
ツジをもつフォトマスクを形成し、上記フォトマスクを
通して上記単結晶基板まで化学エツチングを行なってキ
ャビテイ面を形成することを特徴とする半導体レーザ装
置の製造方法である。Structure of the Invention The present invention provides an epitaxial layer comprising an active layer containing at least Ga and A8 as a composition and a cladding layer sandwiching the active layer on a single crystal substrate containing at least Ga and A8 as a composition. When fabricating a semiconductor laser device using the above-mentioned method, one more layer is epitaxially grown on the top layer of the above epitaxial layer, and a <100> layer is formed on this layer.
, (110>) or an equivalent direction thereof, and chemical etching is performed to the single crystal substrate through the photomask to form a cavity surface. This is the manufacturing method.
実施例のi12明
以下、本発明の実施例について図面を参照しながら説明
する。第2図は(100)GaAs基板上にGa1
、A/、As層を成長させ<011)方向に沿ったスト
ライス状のマスクを通してエツチングを行なった時のエ
ツチングプロファイルの傾き角についての実験結果を示
している。傾き角θ1およびθ2はAlAs混晶比Xに
よって大きく変化している。Xの値が0.2近傍および
0.4近傍では傾き角θ1は約900となる。Embodiments 12 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Figure 2 shows Ga1 on a (100) GaAs substrate.
, A/, shows experimental results regarding the inclination angle of the etching profile when the As layer is grown and etched through a slice-shaped mask along the <011) direction. The tilt angles θ1 and θ2 vary greatly depending on the AlAs mixed crystal ratio X. When the value of X is around 0.2 and 0.4, the tilt angle θ1 is about 900.
一方、GaAs基板との界面に生じる角θ2はx<o、
1およびX−0,4のところとほぼoとなっている。X
が0.4近傍に注目してみるとθ1〜900でθ2〜O
0となシ、エツチング端面は垂直かつ平坦な面となる。On the other hand, the angle θ2 generated at the interface with the GaAs substrate is x<o,
1 and X-0, 4, it is almost o. X
If we pay attention to the vicinity of 0.4, θ1~900 and θ2~O
0, the etched end surface becomes a vertical and flat surface.
この結果を半導体レーザに応用するとへき開面とほぼ等
価なキャビテイ面が得られることになる。実施例の一つ
として第2図の結果からクラッドのA I A a混晶
比を0.4とし、てその作製法を説明するう
第3図aに示すように、n型GaAs(100)基板1
上にn型Gao 、s Alo 、4A8クラッド層2
、G a A s活性層3p型Gao 、eAJo 、
4 A8クラッド層4およびp型GaAs キャップ
層6を連続的に成長させる。If this result is applied to a semiconductor laser, a cavity surface almost equivalent to a cleavage surface can be obtained. As an example, we will explain the fabrication method by setting the A I A a mixed crystal ratio of the cladding to 0.4 based on the results shown in FIG. 2.As shown in FIG. Board 1
n-type Gao, s Alo, 4A8 cladding layer 2 on top
, GaAs active layer 3p type Gao, eAJo,
4. The A8 cladding layer 4 and the p-type GaAs cap layer 6 are successively grown.
一般に半導体レーザはこのような4層構造から成り、従
来の化学エツチング法では、最上層のp型G a A
sキャン1層5上にストライブ状の7オトマスク6を<
011>方向に沿って形成し、そのマスクを通してG
a A s基板1までエツチングを行なっていた。この
方法では第3図すに示すように逆メサ状のエツチングプ
ロファイルとなり、垂直なキャビテイ面が得られない。Semiconductor lasers generally have a four-layer structure like this, and conventional chemical etching methods have been used to remove the top layer, p-type Ga
7 striped mask 6 is placed on the s scan 1 layer 5.
011> direction, and through the mask
Etching was performed up to the aAs substrate 1. This method results in an inverted mesa-like etching profile as shown in FIG. 3, and a vertical cavity surface cannot be obtained.
これは第2図の結果からも説明できる。This can also be explained from the results shown in FIG.
第4図は傾き角θ1と02からエツチングプロファイル
を説明するものである。すなわち、p型G a A s
キャン1層s上では表面に対してθ1−66゜○0であ
ることから第4図に示すように角660の逆メサ形状と
なり、決して垂直なキャビテイ面が得られない。そこで
9本発明では、p型GaAsキャップ層6上に第5 G
a 1y A l!アAs層7を設け(第6図a)、
その上にストライプ状のフォトマスクらを〈oll〉方
向に沿って形成し、そのマスクを通してG a A s
基板1までエツチングを行なう(第6図b)。p型クラ
ッド層4以下を垂直にエツチングする条件は第5 G
a 1−アA ly A s層7とクラッド層4とのA
I A s混晶比の組み合せによっているいろな方法
が考えられる。FIG. 4 explains the etching profile from the angles of inclination θ1 and θ2. That is, p-type Ga As
On the first layer s of the can, since θ1-66°0 with respect to the surface, the shape is an inverted mesa with a corner 660 as shown in FIG. 4, and a vertical cavity surface is never obtained. Therefore, in the present invention, a fifth G is formed on the p-type GaAs cap layer 6.
a 1y A l! A As layer 7 is provided (FIG. 6a),
A striped photomask is formed on it along the <oll> direction, and Ga As is passed through the mask.
Etching is performed up to the substrate 1 (FIG. 6b). The conditions for vertically etching the p-type cladding layer 4 and below are 5th G.
a 1-A A ly A A between the s layer 7 and the cladding layer 4
Various methods can be considered depending on the combination of IAs mixed crystal ratios.
本発明の一実施例として、第5層7のAlAs混晶比y
=0.5.両クラッド層2,4のx=0.4 。As an example of the present invention, the AlAs mixed crystal ratio y of the fifth layer 7 is
=0.5. x of both cladding layers 2 and 4 = 0.4.
とじてエピウェハを作製し、ストライプ状のフォトマス
ク6を通じて1H,SO2:8H202:1H20(2
0℃)の条件で基板1までエツチングを行なった。第6
層7は最終的には除去するため、y)0.5にして選択
エッチを行なう方がよい。1H, SO2:8H202:1H20 (2
Etching was performed up to the substrate 1 under conditions of (0°C). 6th
Since layer 7 will be removed eventually, it is better to perform selective etching with y) set to 0.5.
第6図は第1図の結果に基づいて本発明のエツチング7
0フアイルを説明したものである。第6Gao、6A1
0.5As層7は傾きθ1=660で逆メサ状となるが
p型G a A sキヤツプ層5の界面で02に25°
となる。θ1=660.θ2=260となることからp
型G a A sキャラプ層6の端面ですでに垂直とな
り、両クラッド層を0.4としているためにp型キャッ
プ層と同様、基板までその垂直性が保たれる。FIG. 6 shows the etching method 7 of the present invention based on the results shown in FIG.
0 file is explained. 6th Gao, 6A1
The 0.5As layer 7 has an inverted mesa shape with an inclination θ1=660, but at the interface of the p-type GaAs cap layer 5, the slope is 02 to 25°.
becomes. θ1=660. Since θ2=260, p
The end face of the G a As cap layer 6 is already vertical, and since both cladding layers are set to 0.4, the verticality is maintained up to the substrate, similar to the p-type cap layer.
エツチングによるキャビテイ面の作製後、第6G a
A I A s層7を選択的に除去し、露出したp、型
G a A sキャン1層6上に正電極8を、さらに基
板側に負電極9を形成した後、エツチングを行なった溝
のところでブレイク1.て第7図に示すような半導体レ
ーザ素子を得る。After creating the cavity surface by etching, the 6th Ga
After selectively removing the AIAs layer 7 and forming a positive electrode 8 on the exposed p-type GaAscan 1 layer 6 and a negative electrode 9 on the substrate side, the etched groove is Break 1. Thus, a semiconductor laser device as shown in FIG. 7 is obtained.
上記実施例では最上イの上の層としてGa 1yA l
y A sを用いたが、これは必ずしもGa 1yA
l y A sである必要はない。要は第4層である
1’aAsと格子定数が近く、かつG a A sと同
じ、Zn1c Blend構造であればどのような半
導体単結晶でもよい。例えばGaAgP、JnGaAs
Pなどの■−v族化合物は組成比の選び方によりG a
A sと極めてマツチングの良い単結晶を成長するこ
とができ、エツチングの異方性を出すことが可能である
。またZn5e、Zn5eTe、ZnTe、CdTeな
どのZinc Blend構造であるn −■族化合物
でもよい。これらは分子線エピタキシャル法で容易に形
成することができる。例えばG a A B o 、s
Po 、5を第5層として用いた場合、Gao 、s
Alo 、sA Bを用いた場合と同様、pmGao、
6AJ0.4Asクラット層4の端面は垂直にエツチン
グできることが確かめられた。In the above embodiment, Ga 1yA l is used as the layer on top of the top layer A.
yA s was used, but this is not necessarily Ga 1yA
It doesn't have to be ly As. In short, any semiconductor single crystal may be used as long as it has a Zn1c Blend structure that has a lattice constant close to that of 1'aAs, which is the fourth layer, and is the same as GaAs. For example, GaAgP, JnGaAs
■-v group compounds such as P can be used depending on the composition ratio.
It is possible to grow a single crystal that matches extremely well with As, and it is possible to produce etching anisotropy. Further, an n-■ group compound having a Zinc Blend structure such as Zn5e, Zn5eTe, ZnTe, or CdTe may be used. These can be easily formed by molecular beam epitaxial method. For example, G a A B o ,s
When Po,5 is used as the fifth layer, Gao,s
Similar to the case using Alo, sA B, pmGao,
It was confirmed that the end face of the 6AJ0.4As crat layer 4 could be etched vertically.
第5図の半導体レーザ素子の光出力−電流特性を第8図
に示す。連続発振で非常に高歩留で得られており、典型
的な発振しきい値は72mA(へき開法では70mA)
で微分量子効率は片面当り29チ(へき開法では30%
)とへき開法とほとんど差のない特性が得られた。FIG. 8 shows the optical output-current characteristics of the semiconductor laser device shown in FIG. 5. Obtained with very high yield through continuous oscillation, with a typical oscillation threshold of 72 mA (70 mA with the cleavage method)
The differential quantum efficiency is 29 cm per side (30% in the cleavage method).
) and the cleavage method obtained properties with almost no difference.
発明の効果
本発明の特徴は接合面に垂直かつ鏡面のキャビテイ面を
化学エツチング法によって作製できるということである
。このようにへき開面と等価なキャビテイ面が化学エツ
チング法によって得られることのメリットは同一基板上
に他の素子と一体化しやすいこと、ショートキャビティ
レーザが作製できること、レーザ端面の保護膜形成がバ
ッチ処理でできること、特性の検査がウェハのままでで
きることなどがあげられその実用的効果は犬なるものが
ある。Effects of the Invention A feature of the present invention is that a mirror cavity surface perpendicular to the bonding surface can be produced by chemical etching. The advantages of obtaining a cavity surface equivalent to a cleavage surface using the chemical etching method are that it is easy to integrate other elements on the same substrate, that short cavity lasers can be fabricated, and that the formation of a protective film on the laser end face is done in batch processing. The practical effects of this technology are significant, such as the fact that it can be done with a wafer, and the characteristics can be inspected on the wafer itself.
第1図はキャビテイ面の傾き七反射率との関係を示す図
、第2図は(100)GaAs基板上にG a 1.A
l xA s層を成長させ<011>方向に沿ったス
トライプ状のマスクを通してエツチングを行なった時の
エツチング端面の傾き角を示す図、第3図a、bは従来
のG a A sキヤツプ層からエツチングを行なうキ
ャビテイ面の製法を示す図、第4図は端面の傾きを説明
するだめの図、第6図a。
bは本発明による半導体レーザのエツチングによるキャ
ビテイ面の製法を示す図、第6図はその端面の傾きを説
明するだめの図、第7図は本発明の製法によって作製さ
れた半導体レーザの斜視図を示す図、第8図はその光出
力−電流特性を示す図である。
1・・・・・・n型GaAs+(100)基板、2・・
・・・・n型GaO,6”0.4”クラッド涜、3−=
・−GaAs活性層、4・・・・・・p型Ga□、6A
A!0.、*A8クラッド層、6・・・・・・p型G
a A s キャップ層、6・・・・・・フォトマス
ク、7・・・・・・第5 Gao 、s Alo 、s
As層、8・・・・・・正電極、9・・・・・・負電
極。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
婦さ角(劃
第2図
ハ17′15qL晶し乙 ×
@ 3 図
第4図
f′
第5図
第 6 図
1′FIG. 1 is a diagram showing the relationship between the inclination of the cavity surface and the reflectance, and FIG. 2 is a diagram showing the relationship between the inclination of the cavity surface and the reflectance. A
Figures 3a and 3b show the inclination angle of the etched end face when the lxAs layer is grown and etched through a striped mask along the <011> direction. FIG. 4 is a diagram showing the manufacturing method of the cavity surface to be etched, and FIG. 6a is a diagram for explaining the inclination of the end surface. b is a diagram showing a method of manufacturing a cavity surface by etching of a semiconductor laser according to the present invention, FIG. 6 is a diagram for explaining the inclination of the end face, and FIG. 7 is a perspective view of a semiconductor laser manufactured by the manufacturing method of the present invention. FIG. 8 is a diagram showing the optical output-current characteristics. 1...N-type GaAs+ (100) substrate, 2...
...n-type GaO, 6"0.4" cladding, 3-=
・-GaAs active layer, 4...p-type Ga□, 6A
A! 0. , *A8 cladding layer, 6...p-type G
a A s cap layer, 6...photomask, 7...5th Gao, s Alo, s
As layer, 8...positive electrode, 9...negative electrode. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Fig. 4 f' Fig. 5 Fig. 6 Fig. 1'
Claims (3)
板上に少くともGa及びAsをその組成として含んでい
る活性層と上記活性層をはさむクラッド層を含むエピタ
キシャル層が形成された半導体レーザ装置を作製するに
際し、上記エピタキシャル層の最上層の上に、さらに一
層をエピタキシャル成長し、この層上に〈100〉、〈
110〉あるいはそれらと等価な方向に平行なエッジを
もつフォトマスクを形成し、上記フォトマスクを通して
上記単結晶基板まで化学エッチングを行なってキャビテ
ィ面を形成することを特徴とする半導体レーザ装置の製
造方法。(1) A semiconductor laser device in which an epitaxial layer including an active layer containing at least Ga and As as a composition and a cladding layer sandwiching the active layer is formed on a single crystal substrate containing at least Ga and As as a composition. When manufacturing the above epitaxial layer, another layer is epitaxially grown on the top layer of the above epitaxial layer, and on this layer, <100>, <
110> or an equivalent direction thereof, and chemical etching is performed to the single crystal substrate through the photomask to form a cavity surface. .
As、GaAsP、InGaAsPなどの少くともGa
及びAsを成分としてもつ半導体層であることを特徴と
する特許請求範囲第1項記載の半導体レーザ装置の製造
方法。(2) The layer grown on the top layer is GaAs, GaAl
At least Ga such as As, GaAsP, InGaAsP
2. The method of manufacturing a semiconductor laser device according to claim 1, wherein the semiconductor layer is a semiconductor layer containing and As as components.
、ZnSeなどのII−VI族化合物半導体であることを特
徴とする特許請求範囲第1項記載の半導体レーザ装置の
製造方法。(3) The layer grown on the top layer is ZnTe, CdTe
2. The method of manufacturing a semiconductor laser device according to claim 1, wherein the semiconductor laser device is a II-VI group compound semiconductor such as ZnSe or the like.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16186084A JPS6142185A (en) | 1984-08-01 | 1984-08-01 | Manufacture of semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16186084A JPS6142185A (en) | 1984-08-01 | 1984-08-01 | Manufacture of semiconductor laser device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6142185A true JPS6142185A (en) | 1986-02-28 |
Family
ID=15743332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16186084A Pending JPS6142185A (en) | 1984-08-01 | 1984-08-01 | Manufacture of semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6142185A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875878A (en) * | 1981-10-30 | 1983-05-07 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of photointegrated circuit |
JPS58116788A (en) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | Integrated photosemiconductor device and manufacture thereof |
-
1984
- 1984-08-01 JP JP16186084A patent/JPS6142185A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875878A (en) * | 1981-10-30 | 1983-05-07 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of photointegrated circuit |
JPS58116788A (en) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | Integrated photosemiconductor device and manufacture thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0426419A2 (en) | Semiconductor laser elements and method for the production thereof | |
JPH06224512A (en) | Semiconductor device and its manufacturing process | |
JP2708165B2 (en) | Semiconductor structure and method of manufacturing the same | |
JPH0738194A (en) | Semiconductor laser and manufacture thereof | |
JPH02288288A (en) | Manufacture of buried hetero-structure laser diode | |
US5173447A (en) | Method for producing strained quantum well semiconductor laser elements | |
JPS6142185A (en) | Manufacture of semiconductor laser device | |
JPH0584075B2 (en) | ||
JPS6142186A (en) | Manufacture of semiconductor laser device | |
JPS6140078A (en) | Manufacture of semiconductor laser device | |
JPS60213072A (en) | Manufacture of semiconductor laser device | |
JPH05145182A (en) | Manufacture of semiconductor laser device with end plane window construction | |
JPS62179790A (en) | Semiconductor laser | |
JPH03222488A (en) | Semiconductor laser element and manufacture thereof | |
JPS6394696A (en) | Semiconductor laser device | |
JPH03109789A (en) | Optical element | |
JPS63302587A (en) | Semiconductor laser | |
JPS6142184A (en) | Manufacture of semiconductor laser device | |
JPS61171185A (en) | Semiconductor laser device | |
JP2547459B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JPH1012970A (en) | Semiconductor device and its manufacture | |
JPH01243490A (en) | Manufacture of semiconductor crystal and two beam array semiconductor laser device | |
JP2001168468A (en) | Semiconductor device and manufacturing method therefor | |
JPS63152192A (en) | Semiconductor laser device and manufacture thereof | |
JPS6191990A (en) | Semiconductor laser and manufacture thereof |