JPS6141336Y2 - - Google Patents

Info

Publication number
JPS6141336Y2
JPS6141336Y2 JP8488180U JP8488180U JPS6141336Y2 JP S6141336 Y2 JPS6141336 Y2 JP S6141336Y2 JP 8488180 U JP8488180 U JP 8488180U JP 8488180 U JP8488180 U JP 8488180U JP S6141336 Y2 JPS6141336 Y2 JP S6141336Y2
Authority
JP
Japan
Prior art keywords
voltage
circuit
transistor
output
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8488180U
Other languages
Japanese (ja)
Other versions
JPS5710161U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8488180U priority Critical patent/JPS6141336Y2/ja
Publication of JPS5710161U publication Critical patent/JPS5710161U/ja
Application granted granted Critical
Publication of JPS6141336Y2 publication Critical patent/JPS6141336Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 本考案は、テレビジヨン受像機における受像画
面の水平及び垂直振幅が電源電圧の変動に対して
変化するのを補正し、常に一定の画面振幅になる
ように制御するテレビジヨン受像機の受像画面振
幅制御回路に関する。
[Detailed description of the invention] The present invention is a television receiver that corrects changes in the horizontal and vertical amplitude of the image receiving screen in response to fluctuations in power supply voltage, and controls the screen to always maintain a constant screen amplitude. The present invention relates to a receiving screen amplitude control circuit for a digital receiver.

従来よりテレビジヨン受像機に於いては、受像
管の電子銃から発射された電子ビームを偏向コイ
ルに鋸歯状波の偏向電流を流すことによつて偏向
し、受像管の螢光膜スクリーンに画面を結像させ
ていることは周知の通りである。この画面の振幅
は、偏向コイルに流れる偏向電流の大きさに比例
し、又受像管の陽極電圧の平方根に略々逆比例す
ることも周知の通りである。
Conventionally, in television receivers, the electron beam emitted from the electron gun of the picture tube is deflected by passing a sawtooth wave deflection current through a deflection coil, and the electron beam is projected onto the phosphor screen of the picture tube. It is well known that the image is formed by It is well known that the amplitude of this screen is proportional to the magnitude of the deflection current flowing through the deflection coil, and is also approximately inversely proportional to the square root of the anode voltage of the picture tube.

又、偏向コイルに流れる偏向電流は、偏向回路
に供給される直流電源電圧に比例する。この直流
電源電圧は、商用交流電圧を整流し、安定化電源
回路等で安定化して得ているのが一般的である
が、電源の利用率を極力大きくするために商用交
流電圧の変動範囲すべてに対して安定化した直流
電圧が得られるようにはなつていないのが普通で
ある。例えば、商用交流電圧が90V〜110Vまで変
動する場合、95V以下では直流電源電圧が安定化
できず、低下してしまうことになる。
Further, the deflection current flowing through the deflection coil is proportional to the DC power supply voltage supplied to the deflection circuit. This DC power supply voltage is generally obtained by rectifying the commercial AC voltage and stabilizing it with a stabilizing power supply circuit, etc., but in order to maximize the utilization rate of the power supply, it is common to obtain it by rectifying the commercial AC voltage and stabilizing it with a stabilizing power supply circuit. Normally, it is not possible to obtain a stabilized DC voltage with respect to the voltage. For example, when the commercial AC voltage fluctuates from 90V to 110V, the DC power supply voltage cannot be stabilized below 95V and will drop.

従つて、このように直流電源電圧が低下する
と、偏向電流が減少し、画面の振幅が小さくなつ
てしまう。次に受像管陽極電圧は、一般にフライ
バツクパルスを昇圧して、これを整流して得られ
るが、その負荷変動特性は通常受像管の陽極電流
の変化に対し、10%程度の変化となる。このため
受像管の陽極電流を少なくし、画像が暗くなると
受像管陽極電圧が上昇することになる。その結
果、画面振幅が小さくなつてしまう。
Therefore, when the DC power supply voltage decreases in this way, the deflection current decreases and the amplitude of the screen becomes small. Next, the picture tube anode voltage is generally obtained by boosting the flyback pulse and rectifying it, but its load fluctuation characteristics usually change by about 10% with respect to changes in the picture tube anode current. For this reason, the anode current of the picture tube is reduced, and as the image becomes darker, the picture tube anode voltage increases. As a result, the screen amplitude becomes smaller.

以上のようにテレビジヨン受像機に於ては、電
源電圧や画像の明るさによつて画面振幅が変化す
るので、それによつて画面が欠けないようにあら
かじめ10〔%〕〜13〔%〕程度オーバスキヤンし
ておく。この結果、画面振幅は必要以上に大きく
なるので、スクリーンに写し出される情報量が減
少したり、画像が暗くなつてしまう等の不都合が
あつた。
As mentioned above, in television receivers, the screen amplitude changes depending on the power supply voltage and the brightness of the image, so in order to prevent the screen from being chipped due to this, the amplitude should be adjusted in advance by about 10% to 13%. Do an over scan. As a result, the screen amplitude becomes larger than necessary, resulting in disadvantages such as a reduction in the amount of information displayed on the screen and a darkened image.

本考案は上述した点に鑑みてなされたもので、
直流電源電圧の変動を第一の分圧回路で検出して
増幅回路に加え、受像管陽極電圧(以下陽極電
圧)の変動を第二の分圧回路で検出して、前記増
幅回路に加え、これらの変動量を前記増幅回路で
増幅して、電源電圧圧の変動した検出信号を垂直
偏向回路及び水平偏向回路に供給してやることに
より、商用電源の変動による直流電源電圧の変動
や、画面が暗くなつたときに受像管の陽極電流の
変化で偏向電流が減少して画面の各振幅が小さく
なることを妨ぎ、常一定の画面振幅が得られるよ
うにして、オーバースキヤンを減らすことがで
き、画面品位を向上させるようにした画像振幅制
御回路を提供することを目的とする。
This invention was made in view of the above points,
Fluctuations in the DC power supply voltage are detected by a first voltage dividing circuit and added to the amplifier circuit, fluctuations in the picture tube anode voltage (hereinafter referred to as anode voltage) are detected by a second voltage dividing circuit and added to the amplifier circuit, By amplifying these fluctuations in the amplifier circuit and supplying the detection signal of the power supply voltage fluctuation to the vertical deflection circuit and horizontal deflection circuit, fluctuations in the DC power supply voltage due to fluctuations in the commercial power supply and dark screens can be avoided. This prevents the deflection current from decreasing due to changes in the anode current of the picture tube and the amplitudes of the screen becoming smaller when the image tube becomes warmer, so that a constant screen amplitude can be obtained and overscan can be reduced. An object of the present invention is to provide an image amplitude control circuit that improves screen quality.

以下、本考案の実施例を図面に基づいて説明す
る。
Hereinafter, embodiments of the present invention will be described based on the drawings.

第1図は、本考案に係る一実施例のブロツク図
が示したものである。図中符号1A及び2Aは第
一の分圧素子であり、直流電源電圧EBとアース
との間に配設され、直流電源電圧EBの変動を検
出して、バツフア増幅回路4の入力端子3に供給
できるように接続してある。このバツフア増幅回
路4は端子5を介して定電圧回路6に接続され、
前記回路6から得られた電圧B2と端子3との電
位差による電流変化を制御増幅回路7に伝えるた
め接続端子8を通して供給できるようにしたもの
である。一方受像管陽極電圧EHが水平偏向回路
9の水平トランス(後述する)より変動電流検出
用の第二の分圧素子1B及び2Bを介して制御増
幅回路7の入力端子8に供給できるようにしてあ
る。即ち、分圧素子1B及び2Bは、水平偏向回
路9の出力EH端子とアースとの間に配設されて
いる。制御増幅回路7の出力端の一方は、垂直偏
向回路10の入力端子11に接続してあり、垂直
偏向回路10の出力を制御できるようにしてあ
る。また他方の出力端は、一次二次共各一方は接
地してある可飽和リアクタンス12の一次端子1
3に接続され、二次端は、水平偏向コイル(水平
偏向回路9内)に入力するように接続してある。
この可飽和リアクタンス12は、制御増幅回路7
の出力信号の変化による出力インダクタンスの変
化を利用するものである。
FIG. 1 shows a block diagram of an embodiment of the present invention. Reference numerals 1A and 2A in the figure are first voltage dividing elements, which are disposed between the DC power supply voltage E B and the ground, and detect fluctuations in the DC power supply voltage E B to connect the input terminals of the buffer amplifier circuit 4. It is connected so that it can be supplied to 3. This buffer amplifier circuit 4 is connected to a constant voltage circuit 6 via a terminal 5,
The current change due to the potential difference between the voltage B 2 obtained from the circuit 6 and the terminal 3 can be supplied through the connection terminal 8 to be transmitted to the control amplifier circuit 7. On the other hand, the picture tube anode voltage E H is supplied from a horizontal transformer (described later) of the horizontal deflection circuit 9 to the input terminal 8 of the control amplifier circuit 7 via second voltage dividing elements 1B and 2B for detecting fluctuation current. There is. That is, the voltage dividing elements 1B and 2B are arranged between the output terminal EH of the horizontal deflection circuit 9 and the ground. One of the output terminals of the control amplifier circuit 7 is connected to the input terminal 11 of the vertical deflection circuit 10, so that the output of the vertical deflection circuit 10 can be controlled. The other output terminal is the primary terminal 1 of the saturable reactance 12, both of which are grounded.
3, and its secondary end is connected to be input to the horizontal deflection coil (inside the horizontal deflection circuit 9).
This saturable reactance 12 is controlled by the control amplifier circuit 7.
This utilizes changes in output inductance due to changes in the output signal.

尚、電源電圧B1及びB3は、前記した水平偏向
回路9に供給してある水平発振回路(水平偏向回
路9内)の電源電圧EBから水平偏向トランス
(水平偏向回路9内)によつて変換され出力され
るものである。そして電圧B1は制御増幅回路7
の電源電圧端子14に供給してあり、電圧B3
垂直偏向回路10の電源電圧として供給できるよ
うにしてある。一方前記した定電圧回路6による
定電圧B2は制御増幅回路7の一部の電源として
供給できるようにしてある。また受像管陽極電圧
(以下陽極電圧)EHも同様に電圧EBの変動によ
り変動するようになつている。
The power supply voltages B 1 and B 3 are derived from the power supply voltage E B of the horizontal oscillation circuit (inside the horizontal deflection circuit 9) which is supplied to the horizontal deflection circuit 9 by the horizontal deflection transformer (inside the horizontal deflection circuit 9). It is then converted and output. And voltage B1 is control amplifier circuit 7
The voltage B 3 is supplied to the power supply voltage terminal 14 of the vertical deflection circuit 10 so that the voltage B 3 can be supplied as the power supply voltage of the vertical deflection circuit 10 . On the other hand, the constant voltage B 2 from the constant voltage circuit 6 described above can be supplied as a power source to a part of the control amplifier circuit 7. Further, the picture tube anode voltage (hereinafter referred to as anode voltage) E H similarly changes due to fluctuations in the voltage E B .

以上のような構成を成す画面振幅制御回路にお
いて回路の動作を説明する。
The operation of the screen amplitude control circuit configured as described above will be explained.

(1) もし、直流電源電圧EBが低下した場合、垂
直偏向回路10の直流電圧B3も、それに比例
して低下してしまう。そして垂直偏向電流、水
平偏向電流が供に減少する。さて直流電源電圧
Bが低下すると、分圧素子1A及び2Aに流
れる電流が減少するので、端子3の電位も低下
する。一方、電圧B2は定電圧回路6によつて
安定化されているので、端子5及び端子3間の
電位差が増し、端子5と端子8を流れる電流が
増加することとなる。すると端子8の電位が増
加し、制御増幅回路7の入力電流が増加する。
そしてこの入力電流を増幅して制御増幅回路7
の双方の出力を流れる電流(端子11と8間、
端子13と8間)並びに端子14と8間)が増
加することとなる。そして、これらの電流の変
化は、端子11の電圧を低下させる。
(1) If the DC power supply voltage E B decreases, the DC voltage B 3 of the vertical deflection circuit 10 will also decrease in proportion to it. Then, both the vertical deflection current and the horizontal deflection current decrease. Now, when the DC power supply voltage E B decreases, the current flowing through the voltage dividing elements 1A and 2A decreases, so the potential of the terminal 3 also decreases. On the other hand, since the voltage B2 is stabilized by the constant voltage circuit 6, the potential difference between the terminals 5 and 3 increases, and the current flowing through the terminals 5 and 8 increases. Then, the potential of the terminal 8 increases, and the input current of the control amplifier circuit 7 increases.
Then, this input current is amplified and the control amplifier circuit 7
Current flowing through both outputs (between terminals 11 and 8,
(between terminals 13 and 8) and between terminals 14 and 8). These changes in current then reduce the voltage at terminal 11.

前記したように端子11は、垂直偏向回路1
0の出力制御回路の動作を制御できるように接
続してあるので、垂直偏向回路10の出力振幅
電圧を上昇させることができる(尚、垂直偏向
回路10の動作は後述する)。
As mentioned above, the terminal 11 is connected to the vertical deflection circuit 1.
Since the output control circuit 10 is connected to control the operation of the output control circuit 0, the output amplitude voltage of the vertical deflection circuit 10 can be increased (the operation of the vertical deflection circuit 10 will be described later).

又一方、前記可飽和リアクタンスの一次巻線
を流れる電流、即ち端子13と8間を流れる電
流が増加すると、二次巻線のインダクタンスが
減少するので、水平偏向回路9内の水平偏向コ
イル(後述する)のインダクタンスが減少した
こととなるので水平偏向電流は増加し、直流電
源電圧の低下に伴なう水平発振出力の低下を補
償することができる。
On the other hand, when the current flowing through the primary winding of the saturable reactance, that is, the current flowing between terminals 13 and 8 increases, the inductance of the secondary winding decreases, so that the horizontal deflection coil (described later) in the horizontal deflection circuit 9 decreases. Since the inductance of the oscillator is decreased, the horizontal deflection current increases, and the decrease in the horizontal oscillation output due to the decrease in the DC power supply voltage can be compensated for.

(2) 次に陽極電圧EHが画面を暗くすることによ
つて上昇する場合を検討する。陽極電圧EH
上昇すると、EHの変化を検出する素子1Bを
流れる電流が増加し、制御増幅回路7の入力電
流が増加する。そして出力電流も増加するの
で、可飽和リアクタンス12の一次巻線を流れ
る電流が増加することとなる。これによつて、
可飽和リアクタンス12の出力側のインダクタ
ンスは減少するので、水平偏向コイル(実際に
は二次側コイルと直列接続)の実質分が減少し
たこととなり、水平偏向コイルに流れる水平偏
向電流が増加するため、陽極電圧EHの上昇に
伴う水平振幅の減少を補なうことができる。
(2) Next, consider the case where the anode voltage E H increases by making the screen darker. When the anode voltage E H increases, the current flowing through the element 1B that detects the change in E H increases, and the input current of the control amplifier circuit 7 increases. Since the output current also increases, the current flowing through the primary winding of the saturable reactance 12 increases. By this,
Since the inductance on the output side of the saturable reactance 12 decreases, the effective portion of the horizontal deflection coil (actually connected in series with the secondary coil) decreases, and the horizontal deflection current flowing through the horizontal deflection coil increases. , it is possible to compensate for a decrease in horizontal amplitude due to an increase in anode voltage E H .

又、陽極電圧EHが下降したときはこれと反
対の動作を行い、前記制御増幅器7は、可変リ
アクタンスを介して陽極電圧EHが上昇するよ
うに働くものである。
Further, when the anode voltage E H decreases, the opposite operation is performed, and the control amplifier 7 operates so that the anode voltage E H increases via the variable reactance.

さらに、定電圧回路6で得られる電圧B2
安定化は直流電源電圧EBの変化を検出する上
で、欠かせない条件である。なぜならば、直流
電圧B1は、制御増幅器7の一部の電源電圧で
あり、且つ直流電源電圧EBの変化に伴つて変
化する電圧であるからである。また、直流電圧
B1も定電圧電源B2の如く安定化すればよい
が、定電圧回路6を構成する素子(定電圧素
子)の容量が大きくなつて好ましくない。
Furthermore, stabilization of the voltage B 2 obtained by the constant voltage circuit 6 is an essential condition for detecting changes in the DC power supply voltage E B . This is because the DC voltage B 1 is a part of the power supply voltage of the control amplifier 7, and is a voltage that changes as the DC power supply voltage E B changes. Also, DC voltage
B1 may also be stabilized like the constant voltage power source B2 , but this is not preferable because the capacitance of the elements (constant voltage elements) constituting the constant voltage circuit 6 becomes large.

第2図には、前述の画面振幅制御回路に係る具
体的回路構成の回路図が示されている。
FIG. 2 shows a circuit diagram of a specific circuit configuration related to the above-mentioned screen amplitude control circuit.

第2図において、点線で囲んだ符号10及び符
号9は前記第1図の垂直偏向回路及び水平偏向回
路の具体的回路を示したものである。ここで、第
2図の垂直偏向回路10の構成を説明する。垂直
発振部15の出力端子はトランジスタQ4のベー
スに接続してある。コレクタは電源B3に接続さ
れ、エミツタは抵抗R17を介して充放電コンデン
サC2の一端に接続されている。このコンデンサ
の他端は接地してある。トランジスタQ5のコレ
クタは、充放電コンデンサC2の一端に接続して
あり、同様にそのコレクタを垂直増幅回路16の
入力端子に接続してある。トランジスタQ5のベ
ースは、抵抗R19を介して接地すると共に、抵抗
R18を介して電源B3が接続してある。垂直増幅回
路16の出力端子は、偏向コイル17に接続して
ある。加えて、前記制御増幅器7の出力端子11
は、トランジスタQ5のエミツタに接続してあ
り、且つこのエミツタは調整抵抗R20を介して接
地してある。
In Fig. 2, reference numerals 10 and 9 enclosed by dotted lines indicate specific circuits of the vertical deflection circuit and horizontal deflection circuit of Fig. 1. Here, the configuration of the vertical deflection circuit 10 of Fig. 2 will be explained. The output terminal of the vertical oscillator 15 is connected to the base of a transistor Q4 . The collector is connected to a power source B3 , and the emitter is connected to one end of a charge/discharge capacitor C2 via a resistor R17 . The other end of this capacitor is grounded. The collector of a transistor Q5 is connected to one end of a charge/discharge capacitor C2 , and similarly, its collector is connected to the input terminal of a vertical amplifier circuit 16. The base of the transistor Q5 is grounded via a resistor R19, and is also connected to a resistor R20 .
A power supply B3 is connected via R18 . The output terminal of the vertical amplifier circuit 16 is connected to a deflection coil 17. In addition, the output terminal 11 of the control amplifier 7 is connected to
is connected to the emitter of transistor Q5 , which is grounded through an adjustable resistor R20 .

さて、垂直偏向回路10に於ては垂直発振回路
15の出力端子から得られるパルス電圧によつて
トランジスタQ4をオンさせ、コンデンサC2を充
電する。コンデンサC2にはトランジスタQ5のコ
レクタが接続されており、このコレクタに電流を
流すことによつてコンデンサC2に充電された電
荷を放電するので、Q5のコレクタには、鋸歯状
波電圧が発生する。この電圧を垂直増幅出力回路
16で増幅して垂直偏向コイル17に加えること
により、垂直偏向コイル17には、鋸歯状波の偏
向電流が流れ、垂直偏向がなされる。また、トラ
ンジスタQ5のエミツタは可変抵抗器R20が接続し
てあるのでこの抵抗値を可変することにより、ト
ランジスタQ5のエミツタにはコレクタ電流を可
変すれば、鋸歯状波電圧の波高値を変えることが
できるので、垂直振幅を調整することができる。
Now, in the vertical deflection circuit 10, the transistor Q4 is turned on by the pulse voltage obtained from the output terminal of the vertical oscillation circuit 15, and the capacitor C2 is charged. The collector of the transistor Q5 is connected to the capacitor C2 , and by passing current through this collector, the charge stored in the capacitor C2 is discharged, so that a sawtooth wave voltage is generated at the collector of Q5 . occurs. By amplifying this voltage in the vertical amplification output circuit 16 and applying it to the vertical deflection coil 17, a sawtooth wave deflection current flows through the vertical deflection coil 17, and vertical deflection is performed. Also, since the emitter of transistor Q 5 is connected to a variable resistor R 20 , by varying this resistance value, the peak value of the sawtooth wave voltage can be adjusted by varying the collector current at the emitter of transistor Q 5 . Since the vertical amplitude can be changed, the vertical amplitude can be adjusted.

水平偏向回路9に於ては、図示しない水平発振
パルス発生回路のパルス信号が入力されるトラン
ジスタQ6は、水平出力トランジスタであつて、
そのエミツタは接地され、そのコレクタはダンパ
ーダイオードD2を介して接地され、又、共振コ
ンデンサC3も介して接地されている。またS字
補正コンデンサC4及びフライバツクトランスT1
の一次巻線側に接続してある。
In the horizontal deflection circuit 9, the transistor Q6 to which the pulse signal of the horizontal oscillation pulse generation circuit (not shown) is input is a horizontal output transistor, and
Its emitter is grounded and its collector is grounded via a damper diode D 2 and also via a resonant capacitor C 3 . Also, S-shaped correction capacitor C 4 and flyback transformer T 1
It is connected to the primary winding side of the

S字補正コンデンサC4は、水平偏向コイル1
8が接続され、前記可飽和リアクタンス12の二
次出力端に接続してある。
S-shaped correction capacitor C 4 is horizontal deflection coil 1
8 is connected to the secondary output terminal of the saturable reactance 12.

フライバツクトランスT1の一次側の一方の端
子は、直流電源電圧EBが供給してある。符号D3
は高圧整流ダイオードであり、受像管陽極電圧E
Hを出力できるようにしてある。整流ダイオード
D4及び平滑コンデンサC5によつて、フライバツ
クトランスT1の巻線に得られるパルス電圧を整
流し、直流電圧B1及びB3を出力している。次に
本考案に係る部分の構成を説明する。第2図にお
いて、符号Q1乃至Q3はトランジスタであり、C1
はコンデンサ、R1乃至R16は抵抗である。第2図
の抵抗R2,R3,R4,R5及びR6は前記第一の分圧
回路に相当し、R3及びR4は並列に接続してあ
る。またR3は温度補償用のサーミスタである。
直流電源電圧EBは、抵抗R2に供給されており、
Bの変動分を検出するトランジスタQ1のベース
は、抵抗R5と抵抗R4及びサーミスタR3の並列回
路との接続点に接続してある。そして、抵抗R5
は、可変抵抗であり、その調整端子もトランジス
タQ1のベースに接続してある。トランジスタQ1
のコレクタは、抵抗R8を介して接地されると共
にトランジスタQ2のベースに接続され、又同様
にQ1のコレクタは抵抗R1を介してダイオードD3
のカソードに接続してある。そして、前記抵抗
R1は分圧素子1Bに相当し、抵抗R8は分圧素子
2Bに相当している。コンデンサC1は、抵抗R1
が比較的高抵抗であるため、回路の浮遊容量によ
つて陽極電圧EHのリツプル電圧がトランジスタ
Q1のベースに位相遅れして加わらないように平
滑するコンデンサであつて、トランジスタQ2
ベースとアースとの間に配設してある。トランジ
スタQ1のエミツタは、抵抗R7を介して定電圧出
力B2が供給され、トランジスタQ2のエミツタも
抵抗R9を介して定電圧出力B2が供給できるよう
に構成してある。トランジスタQ2のエミツタ
は。抵抗R10を介して接地され、コレクタはトラ
ンジスタQ3のベースに接続してある。トランジ
スタQ3のベースとエミツタとの間に抵抗R14が接
続され、直流電圧B1が抵抗R13を介してトランジ
スタQ3のエミツタに供給されるように接続して
ある。またエミツタ出力は、抵抗R16を介して、
前記垂直偏向回路10のトランジスタQ5のエミ
ツタに接続してある。一方トランジスタQ3のコ
レクタは、抵抗R11を介してトランジスタQ2のエ
ミツタに接続され、同様にトランジスタQ3のコ
レクタは抵抗R15を介して前記可飽和リアクタン
ス12の一次巻線WPの一方の端子13に接続し
てある。可飽和リアクタンス12の一次巻線WP
及び二次巻線WSの他方の端子は夫々接地してあ
り、二次巻線WSの他方の端子は前記水平偏向コ
イル18に接続してある。また直流電圧B1は前
記定電圧回路6を構成する抵抗R12と定電圧ダイ
オードD1に供給され、安定化電圧を得るように
してある。即ち、電源電圧B1は、抵抗R12を介し
てアノード接地した定電圧ダイオードD1のカソ
ードに供給するように構成してある。
One terminal on the primary side of the flyback transformer T1 is supplied with a DC power supply voltage E.sub.B. code D 3
is a high voltage rectifier diode, and the picture tube anode voltage E
It is configured to output H. rectifier diode
The pulse voltage obtained at the winding of the flyback transformer T1 is rectified by D4 and the smoothing capacitor C5 , and DC voltages B1 and B3 are output. Next, the configuration of the parts related to the present invention will be explained. In FIG. 2, symbols Q 1 to Q 3 are transistors, and C 1
is a capacitor, and R 1 to R 16 are resistors. Resistors R 2 , R 3 , R 4 , R 5 and R 6 in FIG. 2 correspond to the first voltage dividing circuit, and R 3 and R 4 are connected in parallel. Further, R3 is a thermistor for temperature compensation.
DC power supply voltage E B is supplied to resistor R 2 ,
The base of the transistor Q1 , which detects the variation in E B , is connected to the connection point between the resistor R5 and the parallel circuit of the resistor R4 and thermistor R3 . And resistance R 5
is a variable resistor whose adjustment terminal is also connected to the base of transistor Q1 . Transistor Q 1
The collector of Q 1 is connected to ground through a resistor R 8 and to the base of a transistor Q 2 , and similarly the collector of Q 1 is connected to a diode D 3 through a resistor R 1 .
is connected to the cathode of and said resistance
R 1 corresponds to voltage dividing element 1B, and resistor R 8 corresponds to voltage dividing element 2B. Capacitor C 1 is resistor R 1
Since it has a relatively high resistance, the ripple voltage of the anode voltage E H is caused by the stray capacitance of the circuit.
This is a smoothing capacitor that prevents a phase lag from being applied to the base of transistor Q1 , and is placed between the base of transistor Q2 and ground. The emitter of the transistor Q1 is configured to be supplied with a constant voltage output B2 via a resistor R7 , and the emitter of the transistor Q2 is also configured to be able to be supplied with a constant voltage output B2 via a resistor R9 . The emitter of transistor Q2 is. It is grounded through a resistor R10 , and its collector is connected to the base of a transistor Q3 . A resistor R14 is connected between the base and emitter of the transistor Q3 , and is connected so that the DC voltage B1 is supplied to the emitter of the transistor Q3 via the resistor R13 . Also, the emitter output is connected via resistor R16 .
It is connected to the emitter of the transistor Q5 of the vertical deflection circuit 10. On the other hand, the collector of the transistor Q 3 is connected to the emitter of the transistor Q 2 via a resistor R 11 , and the collector of the transistor Q 3 is connected to one of the primary windings W P of the saturable reactance 12 via a resistor R 15 . It is connected to terminal 13 of. Primary winding W P of saturable reactance 12
The other terminal of the secondary winding W S is grounded, and the other terminal of the secondary winding W S is connected to the horizontal deflection coil 18 . Further, the DC voltage B 1 is supplied to a resistor R 12 and a constant voltage diode D 1 that constitute the constant voltage circuit 6 to obtain a stabilized voltage. That is, the power supply voltage B1 is configured to be supplied to the cathode of the constant voltage diode D1 whose anode is grounded via the resistor R12 .

ところで、この回路の動作は、前述した如くで
あるが再び説明する。直流電源電圧EBが低下し
たとすれば、電圧B3も比例てし低下するので垂
直偏向電流、水平偏向電流共に減少することにな
るが、直流電源電圧EBが低下すると分圧抵抗R2
乃至R6に流れる電流が減少するのでトランジス
タQ1のベースの電圧が低下する。一方直流電圧
B2は定電圧ダイオードD1により安定されている
ので、抵抗R7に流れる電流(前記端子5及び3
間を流れる電流)が増加し、その結果抵抗8に流
れる電流が増加するので、トランジスタQ2のベ
ース電圧が上昇して、Q2のベース電流をを増加
させる。これに伴つてトランジスタQ3のベース
電流及びコレクタ電流が増加するので、当然エミ
ツタ電流は増加する。これによつて、抵抗R13
流れる電流が増加し、トランジスタQ3のエミツ
タ電圧が低下する。トランジスタQ5とトランジ
スタQ3のエミツタとの電位差が増加すれば抵抗
R16を流れる電流が増加するので、トランジスタ
Q5のコレクタ電流は増加して、トランジスタQ5
のコレクタに得られる鋸歯状波電圧の波高値が大
きくなるので、垂直偏向電流が増加し、EBが低
下したことに伴なう垂直振幅の減少を補うことが
できる。
Incidentally, although the operation of this circuit has been described above, it will be explained again. If the DC power supply voltage E B decreases, the voltage B 3 also decreases proportionally, so both the vertical and horizontal deflection currents decrease. However, when the DC power supply voltage E B decreases, the voltage dividing resistor R 2
Since the current flowing through R6 decreases, the voltage at the base of transistor Q1 decreases. On the other hand, DC voltage
Since B 2 is stabilized by the constant voltage diode D 1 , the current flowing through the resistor R 7 (the terminals 5 and 3
Since the current flowing through resistor 8 increases, the base voltage of transistor Q 2 increases, causing the base current of Q 2 to increase. Along with this, the base current and collector current of transistor Q3 increase, so naturally the emitter current increases. This increases the current flowing through resistor R13 and lowers the emitter voltage of transistor Q3 . If the potential difference between the emitters of transistor Q 5 and transistor Q 3 increases, the resistance
Since the current flowing through R16 increases, the transistor
The collector current of Q 5 increases and the transistor Q 5
Since the peak value of the sawtooth wave voltage obtained at the collector becomes larger, the vertical deflection current increases, and it is possible to compensate for the decrease in vertical amplitude caused by the decrease in E B .

次に、電圧EHが変動した場合は、抵抗R1に流
れる電流が変動し、トランジスタQ2のベース電
圧が上昇し、それに伴つてトランジスタQ3のベ
ース電流及びコレクタ電流が変動するので、可飽
和リアクタンス12の一次側のインダクタンスW
Pに流れる電流が変動し、二次側のインダクタン
スWSが減少する。以下前述した様に陽極電圧の
Hの変動に伴なう水平振幅の減少を補うことが
できる。またトランジスタQ3のコレクタ電流が
増加するとエミツタ電流も増加するので、抵抗
R13に流れる電流が増加し、以下前述した様に陽
極電圧EHの変動に伴なう垂直振幅の変動を補う
ことができる。
Next, if the voltage E H fluctuates, the current flowing through the resistor R 1 will fluctuate, the base voltage of the transistor Q 2 will rise, and the base current and collector current of the transistor Q 3 will fluctuate accordingly. Primary side inductance W of saturation reactance 12
The current flowing through P changes, and the inductance W S on the secondary side decreases. As described above, it is possible to compensate for the decrease in horizontal amplitude due to fluctuations in E H of the anode voltage. Also, as the collector current of transistor Q3 increases, the emitter current also increases, so the resistance
The current flowing through R 13 increases, and as described above, it is possible to compensate for fluctuations in vertical amplitude due to fluctuations in anode voltage E H .

次にこの制御増幅回路7の電圧利得はトランジ
スタQ3のコレクタを出力端子とすれば、 R+R10/R×R10×R11+1(倍)として設
定することが できる。抵抗R9を接続するのはトランジスタQ2
のエミツタ電圧よりもトランジスタQ3のコレク
タ電圧が低い領域で動作させたい時に有効な手段
であり、トランジスタQ3のコレクタ電圧の方が
高い領域で動作させる場合には、抵抗R9は不要
となり、その場合の電圧利得はR10+R11/R10
となる。
Next, the voltage gain of this control amplifier circuit 7 can be set as R 9 +R 10 /R 9 ×R 10 ×R 11 +1 (times) by using the collector of transistor Q 3 as an output terminal. Connecting resistor R 9 is transistor Q 2
This is an effective means when you want to operate in a region where the collector voltage of transistor Q 3 is lower than the emitter voltage of transistor Q 3. If you want to operate in a region where the collector voltage of transistor Q 3 is higher, resistor R 9 becomes unnecessary. In that case, the voltage gain is R 10 +R 11 /R 10
becomes.

このように低抗R9を接続することにより、また
抵抗R9乃至R11の各々の低抗値を適当に設定する
ことにより、任意の回路バイアス状態と電圧利得
を得ることができる。トランジスタQ3のエミツ
タに現われる出力信号の電圧利得は周知の通り可
飽和リアクタンス12の一次側インダクタンスW
Pの抵抗分を無視すれば、抵抗R13とR15の抵抗比
によつてダイナミツクレンジの許す範囲で任意に
設定できる。陽極電圧EHの変化を検出する感度
は分圧抵抗R1と抵抗R8の比によつて決まる。感
度を上げようとすれば、分圧抵抗R1を小さくす
るか、又は抵抗R3を大きくすればよい。
By connecting the low resistor R 9 in this manner and by appropriately setting the low resistor value of each of the resistors R 9 to R 11 , an arbitrary circuit bias state and voltage gain can be obtained. As is well known, the voltage gain of the output signal appearing at the emitter of the transistor Q3 is determined by the primary inductance W of the saturable reactance 12.
If the resistance of P is ignored, it can be set arbitrarily within the range allowed by the dynamic range by changing the resistance ratio of resistors R13 and R15 . The sensitivity for detecting changes in the anode voltage E H is determined by the ratio of the voltage dividing resistor R 1 to the resistor R 8 . In order to increase the sensitivity, the voltage dividing resistor R 1 can be made smaller or the resistor R 3 can be made larger.

但し、抵抗R1及びR8には陽極電圧EHの変化分
のみならず定常状態にて直流電流が流れている訳
であるから、感度を上げると定常時のトランジス
タQ2のベース電圧が高くなる。従つて、ダイナ
ミツクレンジを考慮に入れ、可能な限りトランジ
スタQ2のベース電圧を高くとり、前記したR9
至R11によつて制御増幅回路7の利得とバイアス
を設定するようにできるので、この点からも抵抗
R9を接続した方が望ましい。
However, since direct current flows through the resistors R 1 and R 8 in steady state as well as the change in anode voltage E H , increasing the sensitivity will cause the base voltage of transistor Q 2 in steady state to increase. Become. Therefore, taking into consideration the dynamic range, the base voltage of the transistor Q2 can be set as high as possible, and the gain and bias of the control amplifier circuit 7 can be set by the above-mentioned R9 to R11 . Resistance from this point as well
It is preferable to connect R 9 .

直流電源電圧EBの変動分の検出感度は、定電
圧直流電圧B2が定電圧ダイオードD1の電圧で決
まれば、分圧抵抗R2乃至R6の分圧比もおのずと
制限を受けるから、抵抗R7の抵抗値によつて設
定することができる。抵抗R7を小さくすれば、
直流電源電圧EBが変動した時のトランジスタQ1
のコレクタ電流変化量が大きくなるので感度が上
がる。
The sensitivity for detecting fluctuations in the DC power supply voltage E B is determined by the resistance, because if the constant voltage DC voltage B 2 is determined by the voltage of the constant voltage diode D 1 , the voltage dividing ratios of the voltage dividing resistors R 2 to R 6 are naturally limited. It can be set by the resistance value of R7 . If we reduce the resistance R 7 ,
Transistor Q 1 when DC power supply voltage E B fluctuates
Since the amount of change in the collector current increases, the sensitivity increases.

以上のように検出感度を制御増幅回路(第1図
では符号7)の利得が決まれば、抵抗R15の抵抗
値の設定により、水平振幅の制御感度が定まる。
また抵抗R16及び抵抗R13の設定により垂直振幅の
制御感度が決まる。
Once the gain of the detection sensitivity control amplifier circuit (7 in FIG. 1) is determined as described above, the horizontal amplitude control sensitivity is determined by setting the resistance value of the resistor R15 .
Further, the control sensitivity of the vertical amplitude is determined by the settings of the resistor R 16 and the resistor R 13 .

次に可飽和リアクタンス12と制御増幅回路7
の出力電流の関係について説明する。可飽和リア
クタンス12のダイナミツクレンジの広さはその
形状の大きさに比例するのでダイナミツクレンジ
を広くすると、形状が大きくなり、高価なものと
なる。従つて必要最低限のダイナミツクレンジを
有効に使うには動作点を調整すればよい。制御増
幅回路7の動作点は抵抗R8乃至R11等によつても
変えられるが、R8を変えると直流電源電圧EB
陽極電圧EHを分圧抵抗(R1及びR2乃至R6)で検
出する感度が変わり、抵抗R9乃至R11を変えると
利得が変わつてしまう。そこで本考案の実施例で
は分圧抵抗の要素である抵抗R5を可変すること
によつてトランジスタQ1のコレクタ電流を可変
し、トランジスタQ2のベース電圧を最適値に調
整できるようにした。
Next, the saturable reactance 12 and the control amplifier circuit 7
The relationship between the output currents will be explained. The width of the dynamic range of the saturable reactance 12 is proportional to the size of its shape, so if the dynamic range is widened, the shape becomes large and expensive. Therefore, in order to effectively use the minimum necessary dynamic range, the operating point should be adjusted. The operating point of the control amplifier circuit 7 can also be changed by resistors R 8 to R 11 , etc., but when R 8 is changed, the DC power supply voltage E B ,
The sensitivity of detecting the anode voltage E H by the voltage dividing resistors (R 1 and R 2 to R 6 ) changes, and changing the resistors R 9 to R 11 changes the gain. Therefore, in the embodiment of the present invention, the collector current of the transistor Q1 is varied by varying the resistor R5 , which is an element of the voltage dividing resistor, so that the base voltage of the transistor Q2 can be adjusted to an optimal value.

この場合、制御増幅回路7(トランジスタQ2
及びQ3)の利得は当然変化させないで済み、トラ
ンジスタQ1のコレクタ出力インピーダンスは非
常に高いから制御増幅回路7(Q2及びQ3)の入力
インピーダンスを変化させないで済むので、陽極
電圧EHの変動の検出感度も変化させないで済
む。
In this case, the control amplifier circuit 7 (transistor Q 2
and Q 3 ) need not be changed, and since the collector output impedance of transistor Q 1 is very high, there is no need to change the input impedance of control amplifier circuit 7 (Q 2 and Q 3 ), so that the anode voltage E H There is no need to change the detection sensitivity for fluctuations in .

次に本考案に係る実施例の温度補償について説
明する。
Next, temperature compensation in an embodiment according to the present invention will be explained.

周囲温度が上昇すると、まずトランジスタQ1
のベース、エミツタ間電圧VBEが小さくなる(V
BEは約−2mV/℃の温度係数を持つている)。そ
して抵抗R7に流れる電流が増加し、抵抗R8の電
流も増加するので、結局トランジスタQ3のコレ
クタ電流が増加し、画面振幅が大きくなる。また
定電圧ダイオードD1のツエナー電圧は、本考案
回路のダイナミツクレンジを考えると、5V以上
は必要であるから、定電圧ダイオードD1の温度
係数は正となり定電圧直流電圧B2が上昇する。
この場合も抵抗R7の電流は増加し、同様の動作
で画面振幅が大きくなる。またトランジスタQ2
のベース・エミツタ間電圧も小さくなりトランジ
スタQ2のベース電圧が、抵抗R8の電圧降下によ
つて決定されるものとすれば、トランジスタQ2
のエミツタ電圧が上昇することになり、トランジ
スタQ3のコレクタ電圧は、制御増幅回路7(Q2
及びQ3)の電圧利得倍だけ上昇することとなる。
結局画面振幅が大きくなる。
When the ambient temperature increases, first the transistor Q 1
The base-to-emitter voltage V BE becomes smaller (V
BE has a temperature coefficient of approximately -2mV/°C). Then, the current flowing through the resistor R7 increases, and the current flowing through the resistor R8 also increases, so that the collector current of the transistor Q3 increases and the screen amplitude increases. Furthermore, considering the dynamic range of the circuit of the present invention, the Zener voltage of the constant voltage diode D 1 is required to be 5 V or more, so the temperature coefficient of the constant voltage diode D 1 becomes positive and the constant voltage DC voltage B 2 increases. .
In this case as well, the current in resistor R7 increases, and the screen amplitude increases in a similar manner. Also transistor Q 2
The base-emitter voltage of transistor Q2 also decreases, and if the base voltage of transistor Q2 is determined by the voltage drop across resistor R8 , then transistor Q2
The emitter voltage of transistor Q3 will rise, and the collector voltage of transistor Q3 will be increased by the control amplifier circuit 7 ( Q2
and Q 3 ) will increase by the voltage gain times.
As a result, the screen amplitude becomes larger.

以上の様に夫々の素子の温度ドリフトは全て同
一方向であるため、補償が必要である。そこで全
体の補償をする意味で、直流電源EBとトランジ
スタQ1のベース間にサーミスタR3を接続したの
である。サーミスタR3は周知の通り、負の温度
係数を持つので、周囲温度が上昇すると、その抵
抗値が小さくなる。そのためトランジスタQ1
ベース電圧が上昇するから、結局直流電源電圧が
上昇したのと同じ動作をすることになり、画面振
幅の増加を補償することができる。補償の度合
(補償温度係数)はサーミスタR3のの選定と抵抗
R2及びR4の抵抗値を適切に設定することにより
決定することができる。
As described above, since the temperature drifts of each element are all in the same direction, compensation is necessary. Therefore, for overall compensation, a thermistor R3 was connected between the DC power supply E B and the base of the transistor Q1 . As is well known, thermistor R3 has a negative temperature coefficient, so as the ambient temperature rises, its resistance value decreases. As a result, the base voltage of transistor Q1 rises, resulting in the same operation as if the DC power supply voltage rose, and it is possible to compensate for the increase in screen amplitude. The degree of compensation (compensation temperature coefficient) depends on the selection and resistance of thermistor R3 .
It can be determined by appropriately setting the resistance values of R 2 and R 4 .

ところで、抵抗R1は陽極電圧EHの変化を直接
検出するように接続してあるが、この抵抗R1
しては従来、陽極電流が少ない領域の陽極電圧E
Hの変化を小さくすべく接続された図示しないダ
ミー抵抗を利用すればよい。また陽極電圧EH
直接検出しなくても第3図のように、受像管フオ
ーカス電圧EFを作るための抵抗分圧回路で、検
出しても、陽極電圧とフオーカス電圧が比例関係
にあれば有効である。即ち、第3図には本考案の
他の実施例の回路図が示されている。
By the way, the resistor R 1 is connected so as to directly detect the change in the anode voltage E H. Conventionally, this resistor R 1 is connected to the anode voltage E in a region where the anode current is small.
A dummy resistor (not shown) connected to reduce the change in H may be used. In addition, even if the anode voltage E H is not directly detected, as shown in Figure 3, it can be detected using a resistor voltage divider circuit for creating the picture tube focus voltage E F , but the anode voltage and focus voltage may be in a proportional relationship. It is valid if That is, FIG. 3 shows a circuit diagram of another embodiment of the present invention.

第3図は前記水平偏向回路のフライバツクトラ
ンスの回路図であつて、第2図と同様の要素は同
様の符号を付して説明する。図中、ダイオード
D5とコンデンサ6でフオーカス電圧を発生する
整流回路を形成し、フオーカス電圧は直列抵抗
R21,R22及びR23の抵抗R22の摺動端子で調整して
得られるものである。前記トランジスタQ2のベ
ースには、抵抗R23から入力する構成である。
FIG. 3 is a circuit diagram of the flyback transformer of the horizontal deflection circuit, and the same elements as in FIG. 2 are given the same reference numerals and will be explained. In the diagram, a diode
D5 and capacitor 6 form a rectifier circuit that generates a focus voltage, and the focus voltage is connected to a series resistor.
This is obtained by adjusting the resistance R 22 of R 21 , R 22 and R 23 using the sliding terminal. The base of the transistor Q2 is configured to receive an input from a resistor R23 .

次に直流電源電圧EBの検出についてである
が、第1図及び第2図に於ては、直接直流電源電
圧EBを検出している。これは電圧EBと電圧B1
及びB3が比例関係にあれば、直接陽極電圧EB
検出しなくても、電圧B1又はB3を検出してもよ
い訳である。尚この実施例は他の構成を省略す
る。
Next, regarding the detection of the DC power supply voltage E B , in FIGS. 1 and 2, the DC power supply voltage E B is directly detected. This is voltage E B and voltage B 1
If B 3 and B 3 are in a proportional relationship, it is possible to detect the voltage B 1 or B 3 without directly detecting the anode voltage E B . In this embodiment, other configurations are omitted.

次に抵抗R16はトランジスタQ3のエミツタとト
ランジスタQ5の間に接続してあるが、抵抗R16
トランジスタQ3のコレクタとトランジスタQ5
ベース間に接続しても同様の目的を達成すること
ができる。その場合は、抵抗R13が不要となるの
で、増幅器7(Q2及びQ3)のダイナミツクレンジ
が広くなる。。ただしトランジスタQ5、抵抗
R18、抵抗R19等が集積回路(IC)等で内蔵され
ているような場合は、抵抗R20だけがICの外に接
続されている訳であるから、第2図のような接続
にした方が、ICを変更しなくてもよいことにな
り有利である。
Next, resistor R 16 is connected between the emitter of transistor Q 3 and transistor Q 5 , but the same purpose can be achieved by connecting resistor R 16 between the collector of transistor Q 3 and the base of transistor Q 5 . can do. In that case, the resistance R 13 becomes unnecessary, so the dynamic range of the amplifier 7 (Q 2 and Q 3 ) becomes wider. . However, transistor Q 5 and resistor
If R 18 , resistor R 19 , etc. are built into an integrated circuit (IC), only resistor R 20 is connected outside the IC, so the connection as shown in Figure 2 is used. This is advantageous because it eliminates the need to change the IC.

以上述べたように本考案によれば、受像管の画
像の振幅が商用電源の変動や放送受信の際の明る
さの変化により、変動する場合にあつて、変動す
る直流電源電圧の第一の分圧回路及び陽極電圧を
分圧する第二の分圧回路により検出した変動信号
を、制御増幅回路で増幅して検出した出力電流が
各垂直及び水平偏向回路の発振出力を補償するよ
うになるので、テレビジヨン受像機に於ける画面
振幅が前記諸条件により変動するのを補正し、常
に一定の画面振幅が得られるので、オーバスキヤ
ンニング率を減らすことができ、スクリーン上に
より多くの情報量を写し出すことができるという
利点がある。また、同一の高圧電圧では明るく、
鮮明な画像を得ることができ、偏向電力も軽減で
きるという効果がある。
As described above, according to the present invention, when the amplitude of the picture tube image fluctuates due to fluctuations in the commercial power supply or changes in brightness during broadcast reception, the first The fluctuation signal detected by the voltage divider circuit and the second voltage divider circuit that divides the anode voltage is amplified by the control amplifier circuit, and the detected output current compensates for the oscillation output of each vertical and horizontal deflection circuit. , the fluctuation of the screen amplitude of the television receiver due to the above conditions is corrected, and a constant screen amplitude is always obtained, which reduces the overscanning rate and allows more information to be displayed on the screen. It has the advantage of being able to be photographed. Also, with the same high voltage, it will be brighter and
This has the effect that a clear image can be obtained and the deflection power can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係る一実施例を示したブロツ
ク図、第2図は本考案の具体的回路構成を示した
回路図、第3図は本考案に係る他の実施例を示し
た回路図である。 1A,1B,2A,2B……分圧素子、4……
バツフア増幅回路、7……制御増幅回路、6……
定電圧回路、12……可飽和リアクタンス、R3
……サーミスタ等、R1及びR2,R4乃至R11
R13,R15及びR16……抵抗、Q1乃至Q3……トラン
ジスタ、D1……定電圧ダイオード、C1……コン
デンサ。
Fig. 1 is a block diagram showing one embodiment of the invention, Fig. 2 is a circuit diagram showing a specific circuit configuration of the invention, and Fig. 3 is a circuit showing another embodiment of the invention. It is a diagram. 1A, 1B, 2A, 2B...Voltage dividing element, 4...
Buffer amplifier circuit, 7... Control amplifier circuit, 6...
Constant voltage circuit, 12...Saturable reactance, R 3
...Thermistor, etc., R 1 and R 2 , R 4 to R 11 ,
R 13 , R 15 and R 16 ...resistor, Q 1 to Q 3 ... transistor, D 1 ... constant voltage diode, C 1 ... capacitor.

Claims (1)

【実用新案登録請求の範囲】 受像管の画面を掃引する垂直偏向回路および水
平偏向回路に結合して画面振幅を制御する回路で
あつて、 複数の抵抗素子を直列に接続し、その直列接続
の中に可変抵抗、負の温度特性を有する抵抗素子
を含んで成り、水平偏向回路用の直流電源電圧を
分圧して取出す第1の分圧回路と、 受像管陽極電圧に比例した電圧を取出す第2の
分圧回路と、 第1の電源電圧が入力され、安定化した出力電
圧を取出す定電圧回路と、 前記第1の分圧回路からの分圧出力がベースに
供給され、エミツタに前記定電圧回路からの出力
電圧が供給され、コレクタからベース入力の変化
に応答する反転出力を取出すようにした第1のト
ランジスタを有するバツフア増幅回路と、 このバツフア増幅回路の出力と前記第2の分圧
回路からの分圧出力とがベースに供給され、エミ
ツタに前記定電圧回路からの出力電圧が分圧され
て供給される第2のトランジスタ、およびこの第
2のトランジスタのコレクタ出力がベースに供給
され、エミツタに前記第1の電源電圧が供給さ
れ、コレクタが抵抗を介して前記第2のトランジ
スタのエミツタに接続された第3のトランジスタ
とを有し、第2のトランジスタのベース入力の変
化を検出かつ増幅する制御増幅回路と、 この制御増幅回路の前記第3のトランジスタの
エミツタ・コレクタ電流路を流れる電流の変化を
利用して垂直偏向回路および水平偏向回路を制御
して各偏向電流の大きさを変える手段とを具備し
て成る画面振幅制御回路。
[Claims for Utility Model Registration] A circuit that controls the screen amplitude by being coupled to a vertical deflection circuit and a horizontal deflection circuit that sweep the screen of a picture tube, which comprises a plurality of resistive elements connected in series, A first voltage divider circuit, which includes a variable resistance and a resistance element with negative temperature characteristics, divides and extracts the DC power supply voltage for the horizontal deflection circuit, and a second voltage divider circuit which extracts a voltage proportional to the picture tube anode voltage. 2 voltage dividing circuit, a constant voltage circuit into which the first power supply voltage is input and takes out a stabilized output voltage, and a divided voltage output from the first voltage dividing circuit is supplied to the base, and the emitter is connected to the constant voltage circuit. a buffer amplifier circuit having a first transistor to which an output voltage from a voltage circuit is supplied and whose collector outputs an inverted output in response to a change in a base input; an output of the buffer amplifier circuit and the second voltage dividing circuit; a second transistor whose base is supplied with a divided voltage output from the circuit, whose emitter is supplied with a divided output voltage from the constant voltage circuit; and whose base is supplied with a collector output of the second transistor. , a third transistor whose emitter is supplied with the first power supply voltage and whose collector is connected to the emitter of the second transistor via a resistor, and detects a change in the base input of the second transistor. and a control amplifier circuit for amplifying, and controlling a vertical deflection circuit and a horizontal deflection circuit using changes in the current flowing through the emitter-collector current path of the third transistor of the control amplifier circuit to adjust the magnitude of each deflection current. A screen amplitude control circuit comprising means for changing the amplitude of the screen.
JP8488180U 1980-06-19 1980-06-19 Expired JPS6141336Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8488180U JPS6141336Y2 (en) 1980-06-19 1980-06-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8488180U JPS6141336Y2 (en) 1980-06-19 1980-06-19

Publications (2)

Publication Number Publication Date
JPS5710161U JPS5710161U (en) 1982-01-19
JPS6141336Y2 true JPS6141336Y2 (en) 1986-11-25

Family

ID=29447158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8488180U Expired JPS6141336Y2 (en) 1980-06-19 1980-06-19

Country Status (1)

Country Link
JP (1) JPS6141336Y2 (en)

Also Published As

Publication number Publication date
JPS5710161U (en) 1982-01-19

Similar Documents

Publication Publication Date Title
US4254365A (en) Side pincushion correction modulator circuit
CA1108751A (en) Television raster width regulation circuit
JPH04227375A (en) Raster size regulator
US3444426A (en) Horizontal sweep system with automatic raster size regulation
US5357175A (en) Deflection and high voltage circuit
JP3036744B2 (en) Deflection device
JPS6141336Y2 (en)
US4739228A (en) Electric circuit for S correction of the vertical scanning ramp in a television apparatus
JPH0744648B2 (en) High voltage stabilization circuit
JP2850008B2 (en) High voltage power supply for video equipment
US4651063A (en) Horizontal deflection circuit
US4885510A (en) Beam current compensated vertical size control
KR0137275B1 (en) Vertical tracking circuit
JP2692445B2 (en) Horizontal deflection high voltage generation circuit
GB2325601A (en) Horizontal width regulation circuit for a CRT display
JPH0346616Y2 (en)
JP3107331B2 (en) Pincushion distortion correction circuit
JPH084778Y2 (en) Video output circuit
JPH0783460B2 (en) Brightness control circuit
JPH05260334A (en) Deflection amplitude correcting circuit
JPH09233356A (en) Deflection circuit
JPS62109475A (en) Horizontal deflecting circuit
JPS5972279A (en) Picture distortion correcting circuit
JPH065253U (en) Horizontal amplitude correction circuit
JPH10336476A (en) Horizontal deflection high voltage generating circuit