JPS6140075A - Charging circuit - Google Patents

Charging circuit

Info

Publication number
JPS6140075A
JPS6140075A JP16048884A JP16048884A JPS6140075A JP S6140075 A JPS6140075 A JP S6140075A JP 16048884 A JP16048884 A JP 16048884A JP 16048884 A JP16048884 A JP 16048884A JP S6140075 A JPS6140075 A JP S6140075A
Authority
JP
Japan
Prior art keywords
gate
voltage
circuit
charging
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16048884A
Other languages
Japanese (ja)
Inventor
Tetsuo Hosokawa
哲夫 細川
Tomonori Nishimura
知典 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16048884A priority Critical patent/JPS6140075A/en
Publication of JPS6140075A publication Critical patent/JPS6140075A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09Processes or apparatus for excitation, e.g. pumping
    • H01S3/097Processes or apparatus for excitation, e.g. pumping by gas discharge of a gas laser
    • H01S3/09705Processes or apparatus for excitation, e.g. pumping by gas discharge of a gas laser with particular means for stabilising the discharge

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Lasers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To improve the charging efficiency and reduce the size and weight of a charging device, by providing a means for quickly discharging the electric charge accumulated in the capacitance between the gate and source of a MOSFET for high electric power at the same time as the switching pulse applised to the gate of the MOSFET shifts to an OFF state. CONSTITUTION:A DC water supply V is switched through a MOSFET2 for high electric power. The voltage V is boosted by a transformer 1 and supplied to an excitation charging circuit 100 through a diode D11. An accumulated charge dischargng circuit 16 has an astable multivibrator 161, an input resistor R162 and a transistor TR163 and carries out discharging of the electric charge accumulated in the capacitance between the gate and source electrodes of the FET2. The vibrator 161 performs free-running at a preset period and outputs timing pulses Q and inverted pulses Q', which are generated with opposite polarity. In consequence, the transistor TR163 is turned conductive at substantially the same timing as an OFF state of the gate voltage is started, so that the charge accumulated in the capacitance between the gate and the source of the FET2 is quickly discharged. Thus, it is possible to improve the charging efficiency and reduce the size and weight of the device.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は充電回路に関し、特にレーゝザの励起手段であ
る励起放電回路に電気エネルギーを供給すべきコンデン
サを充電子るため直流電源を大電力MOSFETを用い
てスイッチングして得られる電圧を昇圧、整流して所定
のレベルの充電用直流電圧とする充電回路に−する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a charging circuit, and particularly to a charging circuit that uses a large DC power source to charge a capacitor that supplies electrical energy to an excitation/discharge circuit that is an excitation means of a laser. A voltage obtained by switching using a power MOSFET is boosted and rectified to a charging circuit that generates a DC voltage for charging at a predetermined level.

〔従来技術〕    □ レーザの励起手段として放電管を利用する通常の励起用
放電回路は、励起用放電管の放電繰返し周期でレーザ素
子等を励起せしめレーザ発振を行なわせている。
[Prior Art] □ A normal excitation discharge circuit that uses a discharge tube as a laser excitation means excites a laser element or the like at the discharge repetition period of the excitation discharge tube to perform laser oscillation.

このような目的に利用される励起用放電管は、トリガ高
圧発生回路からトリガワイヤを介してレーザ発振繰返し
周波数と同じ繰返し数でトリガ高圧発生回路からトリガ
高圧パルスを受けるごとにアノードとカソードとの間に
接続されたコンデンサの電気エネルギーを放電しつつレ
ーザ励起をく従って、励起用放電管のアノードに接続さ
れレーザ励起ごとに放電を繰り返すコンデンサはレーザ
励起に対応して絶えず充電してやり放電に見合う電気エ
ネルギーの蓄積を図らねばならない。このような目的の
充電回路は、直流電源をスイッチングして得られる電圧
をトランス等で昇圧したあとこれを整流して直流電圧を
得る形式のものが一般的に利用されており、またスイッ
チング素子としては比較的大電流が得られること等の理
由により近時大電力用MOSFETが多用されつつある
The excitation discharge tube used for this purpose is connected between the anode and the cathode every time it receives a trigger high voltage pulse from the trigger high voltage generator circuit via the trigger wire at the same repetition rate as the laser oscillation repetition frequency. The capacitor connected to the anode of the excitation discharge tube discharges electrical energy while receiving laser excitation, and the capacitor, which is connected to the anode of the excitation discharge tube and repeats discharge with each laser excitation, is constantly charged in response to the laser excitation and generates the electrical energy commensurate with the discharge. We must aim to accumulate the following. Charging circuits for this purpose generally use a transformer to boost the voltage obtained by switching a DC power supply, and then rectify it to obtain a DC voltage. Recently, high power MOSFETs have been increasingly used because of their ability to obtain relatively large currents.

第1図は大電力MOSFETをスイッチング素子とする
従来の充電回路の基本的構成を示す回路図である。
FIG. 1 is a circuit diagram showing the basic configuration of a conventional charging circuit using a high-power MOSFET as a switching element.

第1図に示す従来の充電回路はトランス1、大電力用M
OSFET (以下単にMOSFETと呼ぶ)2、クロ
ック回路3、NAND回路4、インバータ、コンパレー
タ6、抵抗7、コンデンサ8、可変抵抗9、ツェナーダ
イオード10、ダイオード11、抵抗12.13、コン
デンサ14.15を備えて構成され、このほかレーザ素
子励起用の励起放電管回路100を併記して示す。
The conventional charging circuit shown in Figure 1 has a transformer 1, a high power M
OSFET (hereinafter simply referred to as MOSFET) 2, clock circuit 3, NAND circuit 4, inverter, comparator 6, resistor 7, capacitor 8, variable resistor 9, Zener diode 10, diode 11, resistor 12.13, capacitor 14.15. In addition, an excitation discharge tube circuit 100 for excitation of a laser element is also shown.

なお、励起放電管回路100はチョークコイル1001
、放電管1002、トリガワイヤ1003およびトリガ
高圧パルス発生回路1004を備えて構成される。
Note that the excited discharge tube circuit 100 includes a choke coil 1001.
, a discharge tube 1002, a trigger wire 1003, and a trigger high-voltage pulse generation circuit 1004.

第2図は第1図に示す従来の充電回路の主要各部の動作
波形図である。以下に第2図を参照しながら第1図の充
電回路について説明する。
FIG. 2 is an operational waveform diagram of each main part of the conventional charging circuit shown in FIG. 1. The charging circuit shown in FIG. 1 will be explained below with reference to FIG.

直流電源Vはトランスエの一次巻線を介してMOSFE
T2のドレインDとソースS間に印加されている。MO
SFET2はゲー)Gに所定のゲート電圧が印加゛され
るときだけ導通状態となりドレイン電流1dが流れるよ
うにスイッチングされ、このドレイン電流はトランス1
の一次電流となる。
The DC power supply V is connected to the MOSFE through the primary winding of the transformer.
It is applied between the drain D and source S of T2. M.O.
SFET2 becomes conductive only when a predetermined gate voltage is applied to the transformer G, and is switched so that a drain current 1d flows through the transformer 1.
becomes the primary current.

さて、クロック回路3はクロックパルス■を出力しこれ
rjNAND回鮎4の1人力として供給される。
Now, the clock circuit 3 outputs a clock pulse (2), which is supplied to the rjNAND circuit 4 as a single power.

NAND回路4のもうひとつの入力はコンパレータ6の
出力が供給されるが、コンパレータ6は基準電圧以下十
に印加される基準電圧よりも被比較電圧端子−に印加さ
れる電圧の方が低いときはハイレベルの、また高いとき
にはローレベルのコンパレータ出力■をNAND回路4
に供給する。
The output of the comparator 6 is supplied to the other input of the NAND circuit 4, but when the voltage applied to the compared voltage terminal is lower than the reference voltage applied to the reference voltage or less, the comparator 6 Comparator output of high level and low level when high is NAND circuit 4
supply to.

第2図の■、■はそれずれ上、述またクローツクノくル
スおよびコンパレーク出力を示す。外お、コンパレータ
6の基準電圧は直流電源■の電圧をツェナーダイオード
10で定電圧化し、これを可変抵抗9とコンデンサ8で
俊足91!圧に調節して今カライン601を介して印加
され、−万人カラ1ン602を介して印加される被皆較
亀圧は充電用コンデンサ14か79r走の充i1位まで
充電されるま1  、 )呵 では基準電圧以下のレベルとなるように設定されている
。従ってコンパレータ6の出力はコンデン?14が所定
のを電電圧に達するまではI・イレベルHにセットされ
ている。
2 and 2 in FIG. 2 respectively indicate clock pulse and comparator outputs. As for the reference voltage of the comparator 6, the voltage of the DC power supply ■ is made into a constant voltage by a Zener diode 10, and this voltage is adjusted by a variable resistor 9 and a capacitor 8. The current voltage is adjusted to the voltage and applied through the voltage line 601, and the voltage applied through the universal voltage line 602 is charged until the charging capacitor 14 or 79r is fully charged. , ) A is set to a level below the reference voltage. Therefore, is the output of comparator 6 a capacitor? The I/I level is set to H until 14 reaches a predetermined voltage.

NAND回路4はζうしてクロックパルス■とコンパレ
ータ出力のハイレでルHを受けているときだけ予め設定
したレベルの負パルスを出力、次にインバータ5によっ
て正パルスのゲートパルスa L l −r 11八Q
 D V +71 n 小27  L 711tol 
+n −J+ −/   ?のゲートパルス■は第21
図に示す如くクロックパルス■の立上り時点からτ。遅
れて所定のレベルに立上り、またクロックパルス■の立
下り時点からτ。とtシは等しい遅れて、で立下る。こ
のような時間遅れFibao8pvr 2のゲートとド
レイン電極間容量(数100〜赦10009 it’ 
)によって発生する。
The NAND circuit 4 then outputs a negative pulse of a preset level only when receiving the clock pulse ■ and the comparator output high level H, and then the inverter 5 outputs a positive pulse gate pulse a L l −r 11 Eighth Q
D V +71 n Small 27 L 711tol
+n −J+ −/? The gate pulse ■ is the 21st
As shown in the figure, τ from the rising edge of clock pulse ■. It rises to a predetermined level with a delay, and τ from the falling point of the clock pulse ■. and t fall with an equal delay. The capacitance between the gate and drain electrodes of Fibao8pvr 2 with such a time delay (several 100 to 10009 it'
) is caused by

さて、ゲートパルス■を入力するごとにMOSFET 
2は導通状態となるようにスイッチングされドレイン電
流Id■が流通せしめられる。
Now, every time the gate pulse ■ is input, the MOSFET
2 is switched to a conductive state, and a drain current Id■ is caused to flow.

MO5FET2のドレイン電流fd■はゲートパルス■
の発生時間にわたって流通し第2図の■に示す動作波形
を示し、この流通wL流のうち期間τ1におけるドレイ
ン電流は無効な電流としてMO8FE’I”2に消費さ
れる。
The drain current fd of MO5FET2 is the gate pulse
The drain current in period τ1 of this flowing wL flow is consumed by MO8FE'I''2 as an invalid current.

第2図■はMOSFET 2のドレインDのドレイン電
圧を示し、−肖初は直流電源■のレベルに保持されてい
るがドレイン電流1a流通開始と同時にはは0レベルに
低下したわとドレイン電流の上昇に対応し′)Z、ll
−ランス1の一次巻線を介してわづかながら上昇せしめ
られつつ推移し、ドレイン電流Id■がオフとなる時間
τ、においてはふたたび急激にレベルVに立上ろうとす
るとともに時間τ1 におけるドレイン電流Id■の影
響によってトランス1の二次側に誘起する電圧に対応し
°C−次側に誘起する電圧分Pがさらにこれに同相で重
畳されることとなり、こうして立下り期間τ1 におけ
るドレイン電圧流とこれに対応するドレイン電圧の積が
MOSFET 2においてス・fツチング動作オフのと
き無効に消費されることとなる。なおトランス1の一次
側と二次側とは誘起電圧が互いに逆相となるような巻線
方式によって巻線が施されており、第1図に示す黒丸の
信号はそれぞれの巻き始め端を゛示し、こめため二次側
に誘された電圧の一次側に対する影響は同相加算される
ように動作する。
Figure 2 ■ shows the drain voltage of the drain D of MOSFET 2, which is initially held at the level of the DC power supply ■, but at the same time as the drain current 1a starts flowing, it drops to 0 level. Corresponding to the rise′) Z, ll
- The drain current Id increases gradually through the primary winding of the lance 1, and at time τ when the drain current Id■ turns off, it suddenly tries to rise to level V again and the drain current Id at time τ1 Due to the effect of The corresponding drain voltage product is wasted in MOSFET 2 when the switching operation is off. Note that the primary and secondary sides of the transformer 1 are wound using a winding method so that the induced voltages are in opposite phases to each other, and the signals shown in the black circles in Figure 1 are from the beginning of each winding. Therefore, the effects of the voltages induced on the secondary side on the primary side operate so as to be added in phase.

次に、このようなドレイン電圧■によって、トランス1
の二次側には上述した巻線方式にもどづき期間τ、の間
だけドレイン電圧■のうちτ、の期間のドレイン電圧に
対応17て誘起される電圧のみがダイオード11に対す
る正方向電圧として動作し、このためダイオード11を
整流電流が流れるが、これが第2図の充電電流Isφで
ある。
Next, with such drain voltage ■, transformer 1
Based on the above-mentioned winding method, on the secondary side of the diode 11, only the voltage induced in the drain voltage during the period τ, corresponding to the drain voltage during the period τ, acts as a positive direction voltage for the diode 11. Therefore, a rectified current flows through the diode 11, which is the charging current Isφ in FIG.

この充電電流1.■によってコンデンサ14は充電され
つつ所定の放電開始電圧VNに達するや励起放電回路1
00のチョークコイル1001を介してコンデンサ14
の電圧を印加されているキセノンガス封入の励起の放電
管1002はトリガワイヤ1003を介してトリガ高圧
パルスをトリガ高圧パルスから印加される都度放電しこ
れによリレーザ素子を励起してレーザ発振を行なわしめ
る。チョークコイル1001は最大放電電流の制限用と
して用いられる。
This charging current 1. As soon as the capacitor 14 is charged and reaches a predetermined discharge starting voltage VN, the excitation discharge circuit 1
Capacitor 14 via choke coil 1001 of 00
An excitation discharge tube 1002 filled with xenon gas to which a voltage of . The choke coil 1001 is used to limit the maximum discharge current.

この励起放電回路100による励起放電時における充電
電圧は抵抗12.13およびコンデンサ15による分圧
回路によって分圧され、入力ライン602を介して絶え
ずコンパレータ6に印加されるが、入力ライン60゛2
を介して供給される基準電圧は充電電圧■が放−開始電
圧VNのときの被比較電圧に#1は等しく設定してあり
、コンパレータ6の出力■は充電電圧■が放電開始電圧
vNに達するとハイレベルHから零レベルのロクレペル
Lにセットされ、MOSFET2は以後このようにして
オン、オフのスイッチングを繰返す・上述した説明から
も明らかな如く、従来のこの種の充電回路は、M08F
FiTをスイッチングするゲートパルスの立下り時間い
わゆるオフ時間がゲート、ソース電極間容量の影響を受
けて長くなり、このオフ時間にMOSFETで発生する
電力ロスが増大し従って放熱構造も含めMOSFETの
大型化が避けられず、かつこの状態はスイッチング繰返
し周波数と対応して増大しこのため充電効率の低下が避
けられないという欠点がある。 ゛また、上述した欠点
の軽減を図ってMOSFETのゲートのスイッチングの
オフ時間を短縮するため、従来の充電回路ではM08F
E’l’のゲート並列抵抗、第1図の場合では抵抗7の
−を小さいものとしゲート、ソース間容量とこの抵抗に
よって形成される時定数の低減を図っているが、このた
めMO8FBT値s低インピーダンス入力回路什1=−
この影響を補償するためには専用のドライブ電力が、必
要とな−るという欠点がおる。
The charging voltage during excitation discharge by this excitation discharge circuit 100 is divided by a voltage dividing circuit including resistors 12, 13 and capacitor 15, and is constantly applied to comparator 6 via input line 602.
The reference voltage supplied via #1 is set equal to the voltage to be compared when the charging voltage ■ is the discharge starting voltage VN, and the output ■ of the comparator 6 is set equal to the voltage to be compared when the charging voltage ■ reaches the discharge starting voltage VN. Then, the high level H is set to the zero level low level L, and MOSFET 2 repeats on and off switching in this way.As is clear from the above explanation, the conventional charging circuit of this type is the M08F.
The falling time of the gate pulse that switches the FiT, the so-called off-time, becomes longer due to the influence of the capacitance between the gate and source electrodes, and the power loss generated in the MOSFET during this off-time increases, resulting in an increase in the size of the MOSFET, including the heat dissipation structure. is unavoidable, and this condition increases in proportion to the switching repetition frequency, resulting in an unavoidable decrease in charging efficiency.゛In addition, in order to reduce the above-mentioned drawbacks and shorten the switching off time of the MOSFET gate, the conventional charging circuit uses M08F.
The gate parallel resistance of E'l', in the case of Fig. 1, the - of resistor 7 is made small in order to reduce the capacitance between the gate and the source and the time constant formed by this resistance, but for this reason, the MO8FBT value s Low impedance input circuit 1 = -
A disadvantage is that dedicated drive power is required to compensate for this effect.

〔発明の目的〕[Purpose of the invention]

′  本発明の目的は上述した欠点を除去し、レーザ索
子の励起手段であ2る励起放電回路に電気エネルギーを
供給すべき充電回路において、直流電源をMOSFET
を利用してスイッチングし得られる電圧を昇圧、整流し
て所定のレベルの充電用直流電圧とする場合に前記MO
8FB’rのゲート、ソース間容量に蓄積された電荷を
MOSFETのゲートに印加するスイッチングパルスの
オフと同時に急速に放電せしめる手段を備えて光電を実
施すること除し、充電効率を著しく改善するとともにM
O8FBT自体ならびにその放熱構造を著しく小型、軽
量化しうる充電回路を提供することにある。
' The object of the present invention is to eliminate the above-mentioned drawbacks, and to replace the DC power source with a MOSFET in a charging circuit that supplies electrical energy to an excitation/discharge circuit that is an excitation means for a laser probe.
When the voltage obtained by switching is boosted and rectified to obtain a charging DC voltage at a predetermined level, the MO
By providing means for rapidly discharging the charge accumulated in the gate-source capacitance of the 8FB'r at the same time as the switching pulse applied to the gate of the MOSFET is turned off, the charging efficiency is significantly improved. M
It is an object of the present invention to provide a charging circuit that can significantly reduce the size and weight of the O8FBT itself and its heat dissipation structure.

〔発明お構成〕[Invention composition]

本発明の回路は、大電力MOSFETを介して直流電源
をスイッチングして得られる電圧を昇圧、整流して所定
のレベルの直流電圧としたうえレー−ザの励起手段と(
ての励起放電回路に必要な充電用電気エネルギーを供給
する充電回路において、前記大電力用MO8FMTのゲ
ートとソースとの間にトランジスタを配置しスイッチン
グ動作に対応したゲート電圧のオンおよびオフの期間の
うちオフ状態開始とほぼ同じタイミングで導通状態とし
た前記トランジスタを介してゲートとソース間容量にゲ
ート亀圧のオンの期間に蓄積された電荷を急速放電せし
める蓄積電荷放電手段を備えて構成される。
The circuit of the present invention boosts and rectifies a voltage obtained by switching a DC power supply through a high-power MOSFET to obtain a DC voltage at a predetermined level, and also uses a laser excitation means (
In the charging circuit that supplies electrical energy for charging necessary for all excitation and discharge circuits, a transistor is arranged between the gate and source of the high-power MO8FMT, and the on- and off-periods of the gate voltage corresponding to the switching operation are controlled. The transistor is configured to include an accumulated charge discharging means for rapidly discharging the charge accumulated during the ON period of the gate voltage to the capacitance between the gate and the source through the transistor which is turned on at approximately the same timing as the start of the OFF state. .

〔実施例〕〔Example〕

次に図面を参照して本発明の詳細な説明する。 Next, the present invention will be described in detail with reference to the drawings.

第3図は本発明による充電回路の一実施例の構成を示す
回路図である。
FIG. 3 is a circuit diagram showing the configuration of an embodiment of the charging circuit according to the present invention.

第3図に示す実施例の構成は、一点鎖線で示す部分、す
なわちアステープルマルチバイプレータ161、抵抗1
62、およびトランジスタ163を備えて構成される蓄
積電荷放電回路16の付加、および抵抗7の削除が第1
図の構成と異なり、他の同一記号については同一内容で
あるのでこれらに関する詳細な説明は省略する。
The configuration of the embodiment shown in FIG.
62 and a transistor 163, and the addition of the accumulated charge discharging circuit 16 and the deletion of the resistor 7 are the first steps.
Unlike the configuration in the figure, other identical symbols have the same contents, so detailed explanations regarding these will be omitted.

また、第4図は第3図の実施例における主要各部の動作
波形図である。第4図に示す主要各部の記号ごおよびび
の対応箇所以外、すなわち■〜■の部分けM2図に示す
部分とすべて同一でおり第3図に図示しである。以下に
第4図を参照しつつ第3図の実施例について説明する。
Moreover, FIG. 4 is an operation waveform diagram of each main part in the embodiment of FIG. 3. Except for the symbols and corresponding parts of the main parts shown in FIG. 4, all the parts shown in FIG. 3 are the same as those shown in FIG. The embodiment shown in FIG. 3 will be described below with reference to FIG. 4.

蓄積電荷放電回路16は、アステーブルマルチバイプレ
ータ161、入力抵抗162およびトランジスタ163
を備え、次のようにしてMOSFET2のゲート、ソー
ス電極間容量による蓄積電荷の放電を実施する。
The accumulated charge discharge circuit 16 includes an astable multivibrator 161, an input resistor 162, and a transistor 163.
The accumulated charge is discharged by the capacitance between the gate and source electrodes of MOSFET 2 as follows.

ブステーブルiルチバイプレーク161は、レーザ発振
繰返し周波数等の条件を勘案して予め設定する繰返し周
期で7リーランニングし、互いに逆極性で生起するタイ
ミングパルスQおよびQ出力端子に出力する。これらを
それぞれ第4図Jおよびωbマルチバイブレータ出力で
示す。
The bus stable I multi-by-plane brake 161 performs 7 re-runnings at a repetition period that is preset in consideration of conditions such as the laser oscillation repetition frequency, and outputs timing pulses Q and Q output terminals that occur with mutually opposite polarities. These are shown in FIG. 4 as J and ωb multivibrator outputs, respectively.

マルチバイブレーク出力霧はNAND回路4の他の1人
力としてはコンパレータ6によるコンパレータ出力■は
第1図によって前述した如く、コ始電圧vNに遅するl
ではノ・イレペルiをとり続け、インパーク5の出力と
してのゲートノくロス■が立上り時間τG を要して供
給される。
The multi-by-break output fog is caused by the comparator output (2) from the comparator 6, which is delayed by the starting voltage vN, as described above with reference to FIG.
Then, the current is continued and the gate loss (2) as the output of the impark 5 is supplied after a rise time τG.

一方、マルチパイプレーク出力−1人力抵抗1627、
:介し°Cトランジスタ163のゲートに供給されるが
、このマルチバイブレータ出力ω社マルチバイブレータ
出力Cとは逆極性であり、マルチバイブレータ出力↓が
オフ状態となると一オン状Mをとる。従って、マルチバ
イブレータ出力CがオンであるときはMOSFET 2
はドブイン−流Is■が流れドレイン電圧■が発生し、
放電電流Is■によって充電電圧■を得ることは第1図
にバイブレータ出力Jがオフの状態になるとマルチバイ
ブレータ出力■5;オン状態となり、たかだか10数r
llsEic(+1秒)程度の時間でトランジスタ16
3を導通状態とし、MOSFET2のゲージスタ163
を介して急速に放電せしめられる。
On the other hand, multi-pipe rake output - 1 human resistance 1627,
The multivibrator output ω is supplied to the gate of the C transistor 163, but has the opposite polarity to the multivibrator output C, and when the multivibrator output ↓ is in the off state, it assumes a one-on state M. Therefore, when the multivibrator output C is on, MOSFET 2
A drain current Is flows and a drain voltage ■ is generated.
Obtaining the charging voltage ■ by the discharging current Is■ is shown in Fig. 1. When the vibrator output J is in the off state, the multivibrator output ■5 is in the on state, and at most 10 r
Transistor 16 in a time of about llsEic (+1 second)
3 is in a conductive state, and the gauge star 163 of MOSFET 2 is turned on.
is rapidly discharged through the

この結果、ゲートパルス■のオフ時間はI@2図に示す
従来例のτ1 に比し著しく短miれたものとなる。第
41に示すゲートパルス■はこうしてオフ時間が著しく
短縮されたゲートパルスを示すものである。仁のような
オフ時間の短縮に対応してトランス1の二次側において
ダイオード11に対して印加する正力同′成圧を誘起す
べきドレイン電圧t圧の発生期間、すなわち充W醒流I
s■のβiL逸期間τ、も短AFjされることとなる。
As a result, the off time of the gate pulse (2) becomes significantly shorter than τ1 of the conventional example shown in FIG. The 41st gate pulse {circle around (2)} shows a gate pulse whose off time is thus significantly shortened. Corresponding to the shortening of the off-time, the period during which the drain voltage t pressure is generated to induce a positive force applied to the diode 11 on the secondary side of the transformer 1, that is, the charging current I
The βiL delay period τ of s■ will also be shortened AFj.

こうしてゲートパルス■のオフ時間を短縮しうろことに
よってMOSFET2で発生する電力ロスを著しく減少
せしめるとともに、ドライブ電力を基本的に必要としな
い充電が可能となる。
In this way, by shortening the off time of the gate pulse (2), the power loss generated in the MOSFET 2 is significantly reduced, and charging that basically does not require drive power becomes possible.

なお、第3図の実施例においてはマルチバイブレータ出
力Cおよび^アステーブルマルチパイプレークlどよっ
て求めているが、?cれは互いに逆極性のパルスを出力
する一組のクロック回路等と置換しても全く同様に奥施
しうることけ明らかで〔発明の効果〕 以上説明した如く本発明によれば、レーザの励起手段で
ある励起放電回路に電気エネルギーを供給する充電回路
において、直流電源をMOSFETを介してスイッチン
グして得られる電圧を昇圧、整流して所定のレベルの充
電用直流電圧とする場合に前記MOSFETのゲートと
ソース間容量に蓄積された電荷をMOSFETのゲート
に印加するスイッチングパルスのオフと同時に急速に放
電せしめる手段を備えて充電を集流することにより、M
OSFETのドライブ電力を基本的に不要のものとした
うえ充電動作の繰返し数を著しく増加して充電効率の大
幅な改善を行なうとともにMOSFET自体なちびにそ
の放熱構造を著しく小型、軽量化しうる充電回路が実現
できるという効果がある。
In addition, in the embodiment shown in FIG. 3, the multivibrator output C and the astable multipipe lake L are determined. It is clear that the problem can be solved in the same way by replacing it with a set of clock circuits that output pulses of opposite polarity. [Effects of the Invention] As explained above, according to the present invention, the excitation of the laser In a charging circuit that supplies electrical energy to an excitation/discharge circuit that is a means, when a voltage obtained by switching a DC power supply through a MOSFET is boosted and rectified to obtain a charging DC voltage at a predetermined level, the MOSFET is The M
A charging circuit that basically eliminates the need for OSFET drive power, dramatically increases the number of charging operation repetitions, significantly improves charging efficiency, and significantly reduces the size and weight of the MOSFET itself and its heat dissipation structure. The effect is that it can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は大電力MOSFETをスイッチング素子とする
従来の充電回路の基本的構成を示す回路図、第2図は第
1図に示す従来の充電回路の主要各部め動作波形図、第
3図は本発明による充電回路の一実施例を示す回路図、
第4図は第3図に示す本発明の充電回路の実施例におけ
る主要゛各部の動作波形図である。 1・・・・・・トランス、2・・・・・・MOSFET
、3・・・・・・クロック回路、4・・・・・・NAN
D回路、5・・・・・・インバータ、6・・・・・・コ
ンパレータ、7・・・・・・抵抗、8・・・・・・コン
デンサ、9・・・・・・可変抵抗、10・・・・・・ツ
ェナーダイオード、11・・・・・・ダイオード、12
.13・・・・・・抵抗、14・・・・・・コンデンサ
、16・・・・・・蓄積電荷、放電回路、100・・・
・・・励起放電管回路、161・・・・・・アステーブ
ルマルチバイブレータ、162・・・・・・抵抗、16
3・・・・・・トランジスタ、1001 ・・・・・・
チョークコイル、1002・・・・・・放電管、100
3・・・・・・トリガワイヤ、1004 ・・・・・・
トリガ高圧パルス発生回路。 第2 図 r−−−一−−−−−−−−−コ 磐41)    、
Figure 1 is a circuit diagram showing the basic configuration of a conventional charging circuit using a high-power MOSFET as a switching element, Figure 2 is an operational waveform diagram of each main part of the conventional charging circuit shown in Figure 1, and Figure 3 is A circuit diagram showing an embodiment of a charging circuit according to the present invention,
FIG. 4 is an operational waveform diagram of each main part in the embodiment of the charging circuit of the present invention shown in FIG. 1...Transformer, 2...MOSFET
, 3...Clock circuit, 4...NAN
D circuit, 5... Inverter, 6... Comparator, 7... Resistor, 8... Capacitor, 9... Variable resistor, 10 ...Zener diode, 11...Diode, 12
.. 13... Resistor, 14... Capacitor, 16... Accumulated charge, discharge circuit, 100...
... Excited discharge tube circuit, 161 ... Astable multivibrator, 162 ... Resistor, 16
3...Transistor, 1001...
Choke coil, 1002...Discharge tube, 100
3...Trigger wire, 1004...
Trigger high voltage pulse generation circuit. 2nd figure r----1---------Ko Iwa 41),

Claims (1)

【特許請求の範囲】[Claims] 大電力用MOSFETを介して直流電源をスイッチング
して得られる電圧を昇圧、整流して所定のレベルの直流
電圧としたうえレーザの励起手段としての励起放電回路
に必要な充電用電気エネルギーを供給する充電回路にお
いて、前記大電力用MOSFETのゲートとソースとの
間にトランジスタを配置しスイッチング動作に対応した
ゲート電圧のオンおよびオフの期間のうちオフ状態開始
とほぼ同じタイミングで導通状態とした前記トランジス
タを介してゲートとソース間容量にゲート電圧のオンの
期間に蓄積された電荷を急速放電せしめる蓄積電荷放電
手段を備えて成ることを特徴とする充電回路。
The voltage obtained by switching a DC power supply via a high-power MOSFET is boosted and rectified to obtain a DC voltage at a predetermined level, and then supplies the electric energy for charging necessary to the excitation/discharge circuit as a laser excitation means. In the charging circuit, a transistor is disposed between the gate and source of the high power MOSFET, and the transistor is brought into conduction at approximately the same timing as the start of the off state during the on and off periods of the gate voltage corresponding to the switching operation. 1. A charging circuit comprising an accumulated charge discharging means for rapidly discharging charges accumulated in a capacitance between a gate and a source during a period when a gate voltage is on.
JP16048884A 1984-07-31 1984-07-31 Charging circuit Pending JPS6140075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16048884A JPS6140075A (en) 1984-07-31 1984-07-31 Charging circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16048884A JPS6140075A (en) 1984-07-31 1984-07-31 Charging circuit

Publications (1)

Publication Number Publication Date
JPS6140075A true JPS6140075A (en) 1986-02-26

Family

ID=15716017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16048884A Pending JPS6140075A (en) 1984-07-31 1984-07-31 Charging circuit

Country Status (1)

Country Link
JP (1) JPS6140075A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61293166A (en) * 1985-06-21 1986-12-23 Hitachi Micro Comput Eng Ltd Power source
EP0880087A2 (en) * 1997-05-22 1998-11-25 SANYO ELECTRIC Co., Ltd. Power supply circuit and CCD camera using same
US7868683B2 (en) 2008-08-12 2011-01-11 Infineon Technologies Ag Switch using an accelerating element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61293166A (en) * 1985-06-21 1986-12-23 Hitachi Micro Comput Eng Ltd Power source
EP0880087A2 (en) * 1997-05-22 1998-11-25 SANYO ELECTRIC Co., Ltd. Power supply circuit and CCD camera using same
EP0880087A3 (en) * 1997-05-22 2000-08-16 SANYO ELECTRIC Co., Ltd. Power supply circuit and CCD camera using same
US7046293B1 (en) * 1997-05-22 2006-05-16 Sanyo Electric Co., Ltd. Power supply circuit and CCD camera using same
US7868683B2 (en) 2008-08-12 2011-01-11 Infineon Technologies Ag Switch using an accelerating element

Similar Documents

Publication Publication Date Title
JPH0990482A (en) Flashing device
JPS6140075A (en) Charging circuit
JP6673801B2 (en) Gate pulse generation circuit and pulse power supply device
JP3525436B2 (en) Switching power supply
JP2004063431A (en) Static eliminator
JP2599230B2 (en) Charging device
JP3216568B2 (en) High frequency heating equipment
JP3001009B2 (en) Switching power supply
SU448309A1 (en) Condenser ignition system of heating devices
JP2000236656A (en) Semiconductor power converter
SU1140073A1 (en) Seismic signal source charge unit
JPH1098872A (en) Power-supply device and electric apparatus using it
JPH0928087A (en) Pulse power supply apparatus
JPH1023742A (en) Semiconductor power converter
JP2847541B2 (en) Pulsed solid-state laser device
JP2948863B2 (en) Inverter
SU758489A1 (en) Pulse generator
JP2000209857A (en) Ringing choke converter having improved turn-on loss
JPS6037033Y2 (en) AC constant voltage control circuit
JP2611996B2 (en) Pulse laser equipment
SU415789A1 (en) PULSE GENERATOR
JPS6264262A (en) Switching power source
JPH0424951B2 (en)
SU425746A1 (en) DEVICE STABILIZATION DUGIND 8g: 0;] ERTOV
SU1487149A1 (en) Pulsed load power supply unit