JPS6138454B2 - - Google Patents

Info

Publication number
JPS6138454B2
JPS6138454B2 JP54127793A JP12779379A JPS6138454B2 JP S6138454 B2 JPS6138454 B2 JP S6138454B2 JP 54127793 A JP54127793 A JP 54127793A JP 12779379 A JP12779379 A JP 12779379A JP S6138454 B2 JPS6138454 B2 JP S6138454B2
Authority
JP
Japan
Prior art keywords
photocurrent
address
output
amplification factor
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54127793A
Other languages
Japanese (ja)
Other versions
JPS5651726A (en
Inventor
Masabumi Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP12779379A priority Critical patent/JPS5651726A/en
Publication of JPS5651726A publication Critical patent/JPS5651726A/en
Publication of JPS6138454B2 publication Critical patent/JPS6138454B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Exposure Control For Cameras (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

[産業上の利用分野] この発明は、カメラの露出制御装置、特に
TTLダイレクト測光方式のカメラの露出制御装
置に関する。 [従来の技術] カメラのTTLダイレクト測光方式はフイルム
及びシヤツタ幕からの反射光を受光素子により光
電流に変換し、この光電流を積分し、露出量を算
出する。このような測光方式においては、シヤツ
タ幕が走行しているときシヤツタ幕とフイルムと
の反射光を測光しているので両者の反射率の違い
により正確な測光が行われない。そこで、従来で
は、シヤツタ幕とフイルム面との反射率を同じよ
うにして測光する方法が用いられている。 [発明が解決しようとする問題点] しかしながら、フイルム面の反射率を種類によ
つて異なつているためにシヤツタ幕の反射率と異
なるフイルムを使用した場合には精度の高い露出
制御を行なことができなかつた。特開昭53−
46725号公報は、この問題を解決したものである
が、この問題を解決するために第1及び第2の測
光回路を設けているので、回路構成が複雑になる
と共に2つの測光系のレベル調整が必要となる不
具合がある。 この発明は、上記不具合に鑑みてなされ、1つ
の測光回路系を用いてシヤツタ幕とフイルムとの
反射率の差を自動的に補正することのできるカメ
ラの露出制御装置を提供することを目的とする。 [問題点を解決するための手段] この発明によると、第1図に示すように、シヤ
ツタ先幕面およびフイルム面の少くとも一方から
の反射光を測光し、光電流を出力する光電変換素
子101と、前記光電変換素子から出力される光
電流を所定の増幅率で増幅する共にこの増幅光電
流に応じた光電流代用特性値を出力する光電流増
幅手段102と、前記シヤツタ先幕が前記フイル
ム面を露呈する前に少なくとも一回、前記光電流
代用特性値をA/D変換すると共に前記フイルム
面を露呈する直後から前記光電流代用特性値を繰
返しA/D変換するA/D変換手段108と、前
記フイルム露呈前に前記A/D変換手段から得ら
れるA/D変換出力値を初期値(VB2S)として
記憶する記憶手段103と、前記A/D変換手段
のA/D変換出力値(VB2)と前記初期値(VB2
)とを前記フイルム面露呈直後から比較し、前
記A/D変換出力値(VB2)と前記初期値(VB2
)との大小関係が逆転したとき出力を発生する
比較手段104と、前記比較手段の出力を受けて
前記増幅光電流を略一定とするように前記光電流
増幅手段の前記増幅率を所定値だけ減少させ、前
記シヤツタ先幕の全開直後に増幅率の減少を禁止
させる増幅率補正手段105と、前記光電流増幅
手段の前記増幅光電流を積分する積分手段106
と、前記積分手段の出力に基づいてシヤツタ後幕
の走行を開始させるシヤツタ制御手段107とで
構成されるカメラの露出制御装置が提供される。 [作用] 第2A図,第2B図及び第3図を参照してこの
発明を説明する。カメラへの入射光を測光する場
合、入射光がシヤツタ先幕及びフイルムの一方ま
たは両方からの反射光として受光素子、例えばシ
リコンフオトダイオードSPDで受光され、この
SPDからの光電流が光電流増幅回路によつて増幅
した後に積分回路によつて積分され、測光信号と
して出力される。ところで、シヤツタ先幕が走行
中において積分電流は常に一定であることが必要
であるがシヤツタ先幕の位置に応じてSPDの受光
量は第2A図に示されるように変化する。即ち、
測光を開始し、時間t0ではシヤツタ先幕前面から
の受光量を示し、時間t1ではシヤツタ先幕とフイ
ルムからの受光量を示し、時間t2ではフイルム前
面からの受光量を示す。このようにシヤツタ先幕
位置に応じて変化する受光量に対応する光電流を
増幅及び積分した場合に一定した積分電流は得ら
れない。そこで、光電流増幅回路の光電流増幅率
を第2B図に示すように変化させると積分電流は
第3図に示されるように一定となる。 [実施例] 第4図に示すカメラの露出制御装置は光電流増
幅回路1、定電流回路2、積分回路3及び増幅率
制御回路4で構成される。光電流増幅回路1では
シリコンフオトダイオードSPDのアノード及びカ
ソードがオペアンプA1の反転及び非反転端子に
夫々接続される。オペアンプA1の非反転端子は
接地され反転端子はトランジスタQ1のコレクタ
に接続される。このトランジスタQ1のエミツタ
はオペアンプA1の出力端に抵抗R1を介して接続
されると共にトランジスタQ2のエミツタに接続
される。トランジスタQ1のベースは接地され
る。トランジスタQ2のコレクタ及びベースはオ
ペアンプA2の非反転入力端子に接続される。オ
ペアンプA2の反転入力端子はトランジスタQ3
コレクタ及びベースに接続され出力端は抵抗R2
を介してトランジスタQ3及びQ4のエミツタに接
続される。トランジスタQ4のベースは接地され
コレクタは積分回路3のオペアンプA3の反転入
力端子に接続される。この反転入力端子と出力端
子との間にはキヤパシタCと電界効果トランジス
タQ5との並列回路が接続される。オペアンプA3
の非反転入力端子は接地され出力端子は判定回路
5を介してシヤツタ制御回路6に接続される。前
記電流増幅率制御回路4にはマイクロコンピユー
タ11、D−Aコンバータ12及びD−Aコンバ
ータ13とが設けられる。D−Aコンバータ12
の出力端は定電流回路2のオペアンプA4の非反
転入力端に接続される。このオペアンプA4の反
転入力端は抵抗R3を介してVccに接続され出力端
は電界効果トランジスタQ7のゲートに接続され
る。このトランジスタQ7のソースは抵抗R3を介
してVccに接続されドレインはトランジスタQ6
ベースに接続される。このトランジスタQ6のコ
レクタは抵抗R3に接続されエミツタは光電流増
幅回路1のトランジスタQ2のコレクタ及びベー
スに接続される。また、トランジスタQ6のベー
ス・エミツタ間には抵抗R4が接続される。 前記増幅率制御回路4のA−Dコンバータ13
は光電流増幅回路1のトランジスタQ2のベース
及びオペアンプA2の非反転入力端子に接続され
る。積分回路3のキヤパシタCに接続されるトラ
ンジスタQ5のゲートはスイツチドライバ7に接
続され、このスイツチドライバ7はマイクロコン
ピユータ11によつて制御される。 第4図に示す露出制御装置においてシリコンフ
オトダイオードSPDの光電流Iiは次式に示すよう
に第1定電流IREFと第2定電流I′REFとの比に応
じて増幅される。即ち、 I′i=(I′REF/IREF)Ii ………(1) ここで第1定電流即ち定電流回路2の出力電流I
REFは次のように求められる。 IREF=(Vcc−Va)/R ………(2) 但ちVaはD−Aコンバータの出力電圧式(2)を
式(1)に代入すると次のようになる。 I′i=RI′REF/(Vcc・Va)・Ii……
…(3) 第2定電流I′REF、電圧Vaは独立変数であるの
で(3)式からコンピユータと接続されたD−Aコン
バータの出力電圧Vaを変えることにより光電流
増幅率即ちI′REF/IREFが容易に変えられること
が理解できる。ここで電圧VB2は次式で表わされ
る。 VE2=kT/qln(IREF/Ii) =kT/qln(Vcc−Va/IiR)……(4
) 従つて、電圧VB2と光電圧Ii、電圧VB2と光電
流増幅率情報電圧Vaとはいずれも1:1に対応
しまた電圧VB2は光電流Iiを対数圧縮した値であ
るので広範囲の光電流レベルに対し精度の高い測
光が可能である。 次に第5図のフローチヤートを参照してこの発
明の測光方式を説明する。カメラのレリーズボタ
ンが押されるとミラーが上昇を開始する。ミラー
上昇が完了すると予め記憶された光電流増幅率情
報(Va)が出力される。次に、光電流の代用特
性値VB2が光電流増幅率制御回路4からサンプリ
ングされる。このサンプリングにおいてはシリコ
ンフオトダイオードSPDの光応答速度が高速であ
るので1回のサンプリングのみでは蛍光燈などの
ふらつきにより誤差が生じるので複数回のサンプ
リングがおこなわれる。光電流代用特性値VB2
n回サンプリングされるとこのn回サンプリング
の平均値VB2Sが演算により求められる。演算が
終了すると先幕スタート信号が出力される。先幕
スタート信号を出力してから時間t3が経過すると
先に演算により求められた平均値VB2Sが所定電
圧VB2tより大きいとき即ち被写体の輝度が暗く
SPDの光電流が小さいときには予め記憶された光
電流増幅率情報に基き光電流増幅回路の増幅率が
制御される。このようにすることによりSPDの漏
れ電流や光電流増幅回路の性能上の誤差が大きく
なるのが防止される。平均値VB2Sが所定電圧VB
tより小さい値のときにはスイツチドライバ7
がアナログスイツチ即ちトランジスタQ5をOFF
にさせ積分を開始させる。ここにおいて先幕がス
タートしてから積分が開始するまでに遅延時間を
もたせてあるがこれは先幕走行開始信号出力から
自際に走行開始まるまでの応答遅れや幕の慣性な
どによる誤差を補償するためのものである。次に
D−Aコンバータの演算速度によつて決まるある
周期ごとに代用特性値VB2をサンプリングし幕が
全開となるある秒時t4までは常に先に演算した平
均値VB2Sに等しくなるように光電流増幅率情報
を逐次演算出力する。撮影中に被写体の光源が変
化しない通常の測光においては光電流Iiはフイル
ム測光に移行するにつれ次第に大きくなつてい
く。一方、代用特性値VB2は上述した(4)式で示す
ように電流Iiが大きくなるにつれ次第に小さくな
つていく。従つて実際の演算においては初期に演
算した平均値VB2Sに比べ代用特性値VB2が小さ
い場合にはまずVa<Va1であることを確認したら
光電流増幅率情報Vaをインクリメントし出力す
る。もし平均値VB2Sが代用特性値VB2に対しVB
2S<VB2の関係であれば前回の光電流増幅率情報
Vaがそのまま出力される。ここで光電流増幅率
情報VaをVa1と比較したのは記憶式の演算終了t
=t4の時間直前に入射する異常光によるTTLダイ
レクト測光区間での誤差を小さくするためであ
る。このVa1は幕とフイルムの反射率によつて決
まりすべてのフイルムに対し光電流増幅率を補正
し幕が全開となる秒時までは誤差のない記憶式測
光として使用できるものでなければならない。従
つてこのVa1は幕の反射率の最も小さいものとフ
イルムの反射率の最も大きいものを組合せたとき
上記目的が達成されるような値に選ぶ必要があ
る。なお、上記において記憶式として演算するO
<t<t4の区間においては被写体輝度が初期値
(代用特性値の初期値サンプリング時)に比べ暗
くなつた場合、光電流増幅率情報Vaは変化せず
被写体輝度の変化に追従するTTLダイレクト測
光と同じようなもので特に露出に誤差を与えるも
のでない。 以上説明したような光電流増幅率の制御は第4
図に示される光電流増幅率制御回路4によつてお
こなわれるがこの制御回路は第6図に示すように
構成されている。次にこの回路を参照してどのよ
うに光電流増幅率の制御がおこなわれるかを説明
する。レリーズをすることによつてミラーが上昇
を開始しこのミラーが上昇を完了すると第7図に
示す機械的スイツチによつてPIA(後述するペリ
フエラルインターフエースアダプタ)のAポート
PA7の端子がLレベルからHレベルにされる。こ
のときコンピユータはミラー上昇完了を検出する
とROMに記憶された初期の光電流増幅率情報Va
を出力する。この情報はPIAのBポートを介して
D−Aコンバータ12に導かれる。この情報がD
−Aコンバータ12によつてアナログ情報に変換
されると代用特性値VB2がn回サンプリングされ
RAMの指定された番地に記憶される。ここでD
−Aコンバータの変換終了のフラグのチエツクの
必要がない。というのはD−Aコンバータの変換
速度が非常に高速でMPU(マイクロプロセツサ
ユニツト)の1命令の実行の間に変換が終了する
ためである。つぎにn個の代用特性値VB2の加算
値を1/n倍することによつて平均値VB2Sが算
出され指定された番地に記載される。つぎにPIA
のBポートの出力端子PB6をLレベルからHレベ
ルにすると先幕がスタートする。先幕がスタート
してからの時間が指定された時間t3に達していな
ければプログラムにより更に遅延されt=t3にな
つたら先に求めた平均値VB2SがROMに記憶され
ているある値VB2tよりも大きい場合すなわち被
写体輝度が非常に暗く誤差が大きい場合には予め
ROMに記憶された光電流増幅率初期値が出力さ
れ次に第4図に示すアナログスイツチQ5にゲー
ト信号を与えこのスイツチQ5をOFFにして積分
を開始させる。これはPIAのBポートの出力端子
PB7をLレベルからHレベルにすることによつて
おこなわれる。アナログスイツチQ5のスイツチ
ング動作を確実にするためにPB7の信号はスイツ
チドライバ7を介してアナログスイツチQ5のゲ
ートに印加される。このスイツチドライバ7の回
路構成は第8図に示されている。この図において
PB7がHレベルのとトランジスタQ9のエミツタが
負電力VEEに引き込まれアナログスイツチQ5
OFFとなり積分キヤパシタCは積分可能とな
る。PB7がLレベルのときトランジスタQ9のエミ
ツタは電源電圧Vccと等しくなりアナログスイツ
チQ5はONとなりキヤパシタCに電荷は蓄積され
なくなる。ここで低抗R5はゲートソース間のバ
イアス抵抗でありトランジスタQ9は逆電圧阻止
用トランジスタである。 以上のようにして積分が開始されるとある時間
間隔ごとにROMの光電流増幅率情報が出力され
る。以上で先幕スタートから積分開始までに遅延
時間t3をもたせたのはマグネツトの機械的応答遅
れや幕の慣性による誤差を補償するためのもので
この遅延時間t3は製造行程中自動的に求められ
ROMに記憶され省力化と精度の向上が計られて
いる。平均値VB2Sが所定値VB2tよりも小さく
被写体輝度の情報に基き光電流増幅率制御をおこ
なつても誤差が生じないと判断されると前記と同
様にして積分が開始されコンピユータは最初に出
力した光電流増幅率情報VaとSPDの光電流Iiとに
より決める代用特性値VB2がサンプリングされこ
のVB2が平均値VB2Sより小さければ次に先に出
力した光電流増幅率情報Vaの値とROMに記憶さ
れている値Va1とが比較されVa>Va1であればVa
がデクリメントされVa<Va1であれば前回に出力
された増幅率情報Vaが出力される。この操作は
ROMに記憶されたある時間t4即ち幕が全開する
までの時間まで繰り返えされる。光電流増幅率情
報VaはPIAのBポートを介してD−Aコンバータ
に導かれる。D−Aコンバータのピツト数はA−
Dコンバータの変換処理速度及びコンピユータの
プログラム実行速度に依存する。また、このD−
Aコンバータのビツト数はカメラの露出精度にも
影響を与えるのでD−Aコンバータの変換処理速
度、コンピユータのプログラム実行速度及びD−
Aコンバータのビツト数はこれらのことを考慮に
入れて選択する必要がある。これらの実行速度が
速いほど露出精度は良くなる。実施例ではA−D
コンバータの処理速度100μsec、D−Aコンバー
タは8ビツト構成のものを用いている。この場
合、1msecの間に10ステツプも増幅率情報Vaを
変化させることができ十分な露出精度が得られ
る。光電流増幅率Vaが先幕スタート時のVaの値
からフイルム反射率によつて決まる下限値Va1
変化するまでのステツプ数を14とすると、1msec
の間に変化できるステツプ数は高々10ステツプで
あるのでもし1msecの間に10ステツプ以上に相当
する光量変化があると演算が追いつけなくなり誤
差が生じることとなる。従つてVaが先幕スター
ト時のVaの値から下限値Va1に変化するまでのス
テツプ数は想定される被写体の輝度分布から求め
なければならない。輝度分布が非常に片寄つてつ
ている場合は幕測光からフイルム測光に移行する
とき短時間に光電流が大巾に変化することになり
Vaのステツプ数を多くとりすぎると上記誤差の
生じる可能性がある。例えばスポツト状の被写体
がありそれが強力な光を発する像面上で半径3mm
のもので周辺が真黒だつたとすると約1msecの間
に光電流はVaの初期値付近から下限値Va1まで変
化することになりVaの全ステツプ数とA−Dコ
ンバータの単位時間当りの処理回数の比が大きい
ほど誤差は大きくなる。しかし上述のような例の
被写体はまれでありたとえこのような被写体でも
A−Dコンバータの処理速度を100μsec、Vaの
ステツプ数を14にすれば致命的な露出誤差になり
えず通常の被写体であれば十分な精度が得られ
る。 上記説明では異常な輝度の被写体の場合につい
て考えたが被写体の輝度分布が一様で平均測光の
場合には光電流Uiがどのように変化するかを数
式を用いて考えると前に述べたROMに記憶され
た光電流増幅率は被写体の輝度分布が一様な場合
として計算されたものである。カメラの画面の横
方向の長さをl、幕とフイルムとの反射率の比を
αとすると先幕が画面に達してから距離xだけ走
行しているとき光電流は全面幕測光に比べ次のよ
うな値だけ倍数される。 xα+(l−x)/l ………(5) 従つて、光電流増幅率は初期の光電流Iiと等し
くするためには次のような値だけ倍数しなければ
ならない。 A1=l/+xα+(l−x) ………(6) α=8、l=36mmとしてAを縦軸、xを横軸に
して光電流増幅率の変化を計算すると第9図に示
すようになる。xは時間関数となるので横軸に、
先幕が画面に出てからの時間tも示されている。
一方、Vaを14ステツプとし(Vcc−Va)の初期
値を10mV,1ステツプ5mVにするとVcc−Vaと
光電流増幅率A2((3)式よりA2=R3I′REF/Va)と
の関係は第10図のようになる。このグラフ作成
にあたつては幕とフイルムとの反射率の比が最大
1:8であるとし(Vcc−Va)=80mVのとき光電
流増幅率が初期の1/8になるようにしている。 第9図から被写体輝度が一様で平均測光の場合
には1msecの間の光電流増幅率変化分の最大値は
初期の0.4倍である。一方、第10図から光電流
増幅率情報Vaは10mVから20mVまで2ステツプ
変化すると光電流増幅率は約0.5倍変化しており
A−D変換器の変化速度が100μsecであるのでこ
の2ステツプの変換には200μsecの時間しか要せ
ず光電流の変化に十分追従できる処理速度である
ことがわかる。また、幕とフイルムとの反射率の
比は大きいので光電流の大きさの変化は第9図か
らもわかるように先幕が画面にではじめた時に最
も大きく次第に小さくなつていく。一方、光電流
増幅率情報Vaを1ステツプづつ等差的に変化さ
せていくと光電流増幅率の変化は初めが最も大き
く次第に小さくなつてくる。このようにすること
により光電流の大きな変化に対しても光電流増幅
率変化を追従させ積分電流I′iを非常に小さな誤差
で一定にすることができ実用上ほとんど問題のな
い露出精度が得られる。 第11図には第6図の光電流増幅率制御回路内
に用いられているマイクロプロセツサユニツト
MPUの回路構成が示されており以下このMPUに
ついて概略を説明する。このMPUには多くの内
部レジスタが設けられこれらをレジスタはインス
トラクシヨンによつて値が設定される。プログラ
ムカウンタはプログラムを順序正しく行なうため
にこれから実行しようとする番地を記憶する役割
がある。このプログラムカウンタは実行する順序
にメモリ番地の小さい方から大きい方へと1つず
つ大きくなつていく、アキユームレータAおよび
Bは命令のプログラムを短かくするためにデータ
を一時記憶しておくためのレジスタでデータはす
べてこのアキユームレータを中心に処理される。
例えば、x−Y=Sという命令を実行するときア
キユームレータを用いないとX,Y,Sを格納す
る番地は6バイト、+の演算に1バイトを要する
こととなり、合計7バイトのマシン・コードが必
要である。この例でXをアキユームレータに入れ
ておきSをアキユームレータに入れるとすると命
令として含んでいなければならないマシンコード
はYだけよく従つて合計は3バイトでよいことに
なる。コンデイシヨンコードレジスタは演算結果
の状態を記憶しておくレジスタである。コンピユ
ータはこのレジスタの状態を判断して命令を実行
する。この中にはCPUの割り込み機能の制御と
演算の結果、キヤリーが生じたかボローが生じた
か、結果がゼロであるか否かオーバフローが生じ
たかなどの条件付き分岐をおこなうためのフラグ
をもつている。ALUはクリア、メモリの内容を
ひつくり返す命令(COM)、加算、減算などの命
令を実行する部分である。アキユームレータは頻
繁に使われる。そしてプログラムの途中でアキユ
ームレータの内容を壊さずにそのアキユームレー
タを使いたいことも多い。このようなとき元の数
値をいつたんどこかのメモリに退避させてアキユ
ームレータを使うのが終了したらさきに退避させ
た元の数値をメモリからリターンさせる。この場
合各レジスタ毎に退避するアドレスを与え、この
値で示されるアドレスのメモリへストアさせるよ
うにする。スタツクポインタはこのストアする番
地を指示するレジスタである。インストラクシヨ
ンレジスタは外部制御端子の状態を記憶するため
のレジスタでこれによりMPUの働きが制御され
る。各制御入力端子には次のような働きがある。 リセツト:電源遮断時やイニシヤルスタートアツ
プ時にMPUをリセツトしたり起動さ
せたりする。 NMI :Non−Maskabie Interruptの略でありこ
の入力がHレベルからLレベルへと変
わるとMPUにNMI動作をおこさせ
る。この端子からの割り込みはCCR
(コンデイシヨンコードレジスタ)の
インタラプトフラグの内容にかかわら
ず受け付けられる。 ホルト :レベスセンス入力であり通常Hレベル
に保たれMPUがGO状態にておかれ
る。LレベルになるとMPUは現在実
行中の命令終了時点で動作を停止し、
バスアベイラブルは“H”、バリツド
メモリアドレスVAAは“L”にな
り、アドレスバス(A0〜A15)、デー
タバス(D0〜D7)、リードライトは共
にスリーステート状態となる。 バスアベイラブル:通常の動作状態では“L”で (BA) ある。ホルト信号が“L”でホルト状態
にある場合あるいは待ち命令を実行し
待ち状態にある場合にこのBA端子は
“H”となる。バスアベイラブルが
“H”出力であることによりMPUは停
止状態にあること及びアドレスバスは
他の利用可能であることがわかる。 データバスエネイブル:データバスのスリーステ (DBE)ート制御に用いられ“L”の場合、デー
タバスドライブは動作状態になる。 バリツドメモリアドレス:この出力はメモリまた (VMA)はペリフエラルに対しアドレスバス上に
有効な信号があることを示す。通常の
動作ではVMAとφのAND信号をメ
モリあるいはPIAのような周辺インタ
ーフエースのイネイブル信号として用
いる。 リード/ライト:メモリまたはベリフエラルに対
しMPUがリード状態かライト状態か
を示す。通常この信号は“H”レベル
(リード状態)にありデータをメモ
リ,ペリフエラルに書き込む場合のみ
“L”レベルとなる。 以上はMPUについての説明であるが次にPIA
について第12図及び第13図を参照して説明す
る。PIAなMPUと周辺装置とをインターフエー
スする。このPIAは周辺装置との間に4本の制御
線と2種の8ビツト双方向性データバスライン
(A及びBバス)を持ちこれらをMPUとインター
フエースすることができ大部分の周辺装置とイン
ターフエース可能である。PIA上の動作上の機能
はMPUからPIAのコントロールレジスタの内容
をプログラムすることによつて決まる。こPIAは
第12図に示すように対称的な2組のブロツクを
持ちブロツクの各々に割に込みコントローラが設
けられている。2組はAポート及びBポートと称
せられいずれも入力ポート及び出力ポートに用い
ることができる。しかしハンドシエーク制御をお
こなう場合にはAポートは入力そしてポートは出
力に限られる。以下Aポート,Bポート共通に説
明する場合には符号Xを使うものとする。PIAの
内部には8個のレジスタが設けられCPUがこれ
らのレジスタをアクセスする過程は第13図に示
されるように通常MPUの出力バツフアのA1に接
続される信号ラインRS1の信号によつてA,Bポ
ートが選択され通常A0に接続される信号ライン
RS0によつてコントロールレジスタCRXとデータ
関係のレジスタの選択がおこなわれる。そして次
に述べるCRXにロードされた値によつてデータ
ダイレクシヨンレジスタDDRXまたは周辺データ
レジスタの選択がおこなわれ、最後にR/Wによ
り入出力ポートの選択がおこなわれる。このR/
Wによる入出力ポートの選択は次に述べるRXn端
子の入出力の切換えに関係なくおこなえる。PIA
の周辺装置側の端子はDDRXに設定された値によ
つて入出力端子に設定される。これはDDRXのビ
ツト7乃至0の各々の値であり“0”ビツトの
PXnは入力にそして“1”ビツトのPXnは出力に
というように夫々1本ずつ入出力の切り換えがお
こなわれる。 コントロールレジスタCRA及びCRBはステー
タスを表わす部分とPIAのコントロールをおこな
う部分に大別される。CRXのビツト2が“0”
のときデータ関係レジスタのうちPAnまたはPBn
の方向を決定するDDRXを選択する。CRX2
“1”のとき入力ポートあるいは出力ポートが選
択される。このためPIAの設定はCRX2を“0”
にしてDDRXに値をロードすることによつてPXn
の方向が決定され次にこのビツトを“1”にする
ことによつて入出力ポートが呼び出される。
CRXの0及び1はCX1端子の制御をおこなう。
CX1入力はフラグによるデータ転送のときのフラ
グ入力に用いられ入力ポートのときは周辺装置か
らのデータレデイフラグに出力ポートのときは周
辺装置からのデータアクセプテツドフラグに用い
られる。この入力は次に述べるように入出力ポー
トの読み込みによつてオートリセツトがおこなわ
れるのでダイナミツク入力でこの入力のエツジに
よつてPIA内部のフリツプフロツプがセツトされ
CRX7に出力される。CRX1はこのフリツプフロ
ツプをセツトするエツジを決めるコントロールビ
ツトであり“0”はネガテイブエツジそして
“1”はポジテイブエツジでセツトされる。この
フリツプフロツプはいつもCRX7に出力されこれ
を読み込むことによりフラグチエツクをおこな
う。CRX0はフラグ用フリツプフロツプのセツト
によつてCPUへの割み込み要求を許可するビツ
トである。CX2端子はCRX5によつて入出力が決
定されそのビツトが“0”のときに入力において
CX1入力端子と同じように使うことができる。こ
の場合、CX2端子からのフラグはCRX6に出力さ
れる。このためのコントロールはCRX4及び
CRX3によつておこなわれCX1端子のコントロー
ルと同じになる。CX2端子をプログラムによる1
ビツトの出力ポートとして使うときCRX5
“1”,CRX4=“1”に設定される。このように
するとCX2端子はCRX3に書き込まれたデータを
出力しプログラムによるフラグ出力に使える。 以上MPU及びPIAについて説明したがこのよ
うなMPU及びPIAを含んだ光電流増幅率制御回
路を実際にプログラムに従つて作動させた場合に
はどのようになるかを以下に説明する。 なお、本実施例においては、モトローラ社製の
M6800マイクロプロセツサの命令体形を用いてい
る。 PIAのリセツト端子が“L”されると入力ポー
ト以下の全てのビツトが“0”になる。この結
果、PIAのAポート及びBポートの全ての端子は
入力ポートに設定されるので改ためて端子は設定
する必要がある。まず、PIAのAポートのPA0
至PA7の全てを入力ポートとしCA1入力はポジテ
イブエツジをアクテイブ、割り込み禁止、CA2
コンスタントに“H”を出力するようにする。
PIAのCA1入力はA−DコンバータのEOC端子
(End of Conversion)に接続される。このEOC
端子は“L”から“H”になつたことで変換が終
了したことを知らせる。PIAのAポート、コント
ロールレジスタの7ビツト目CRA7はCA1
“L”から“H”になつたことによつて“1”に
設定される。A−Dコンバータの変換速度には
100μsecを要するのでこのCRA7フラグのチエツ
クをおこないVB2情報を入力してよいかどうかを
チエツクする。以上の機能を果すためPIAのAポ
ートコントロールレジスタにはLDAA及びSTAA
命令により3E(16進数)がロードされる。MPU
の演算速度はA−Dコンバータの変換速度に比べ
高速であるのでPIAのデータレジスタの読み出し
が終了したかのチエツクは特に必要としない。
PIAのBポートは出力ポートに設定するためデー
タダイレクシヨンの内容の全てを“1”にする。
このときコントロールレジスタの内容はAポート
と同じである。 LDAA及びSTAA等は命令コードのニーモニツ
クを示しているがこのような命令コードは第1表
に示されるプログラムに示されておりこのプログ
ラムに用いられるオペランド,アドレス形式が第
2表および第3表に示されている。尚、オペレイ
シヨンコードは全て16進であり、2進・10進及び
16進の対応は第4表に示されている。但し16進の
場合、先頭にSのマークが付されている。 LDAAはMPUのアキユームレータにS3Eを一時
的にロードする命令でSTAA命令によつてPIAA
ポートのコントロールレジスタの番地S00B1が呼
び出されS3Eが記憶される。これによりAポート
の初期設定が終了したことになる。次にCOM命
令によつてBポートのデータダイレクシヨンレジ
スタの内容が全てひつくり返えされ“1”にされ
ることによりBポートは出力ポートして設定され
る。次にAポートの場合と同様にしてBポートの
コントロールレジスタの内容が初期設定される。
以上において第14図に示すフローチヤートでの
PIA初期設定が終了する。プログラムではメモリ
数を少なくするためサブルーチンをよく用いられ
るがプログラムの途中でサブルーチンへジヤンプ
する前にサブルーチンから復帰したときに戻る番
地を記憶しておく必要がある。この番地を記憶さ
せるためのメモリの番地設定はLDS命令でおこな
われる。この実施例ではS00E3番地に設定されて
いる。このようにして初期設定プログラムが終了
すると次に測光動作がおこなわれる。この場合、
ミラーが上昇したときAポートのPA7端子が
“L”から“H”に変化する。これはTST及び
BPL命令により判断がおこなわれる。TST命令
はレジスタの内容からS00を減算する命令であり
BPL命令はPA7端子に対応する最上位ビツトが
“0”であれば再びループ1というブランチに戻
れという命令を意味する。ミラーが上昇しデータ
レジスタ前記最上位ビツトが“1”になるとルー
プから抜け出し次のLDAA命令が実行される。こ
こではS00B5番地(以下番地の上位バイトS00は
全て省略して記載する)に記憶されている初期の
光電流増幅率情報Vaがアキユームレータにロー
ドされる。続いてアキユームレータの内容はPIA
のBポートに出力されD−Aコンバータ、定電流
回路を介して光電流増幅率が制御される。以上ま
でがS15番地までのプログラムである。 次にフローチヤートに示すLDX,CLRにおい
てVB2のサンプリングの回数設定及びVB2記憶用
メモリの内容のクリアがおこなわれる。この場
合、サンプリング周期は約1msecでサンプリング
は8回おこなうものとする。このためにはまずイ
ンデツクスレジスタにS0008がロードされ次にサ
ンプリング毎の結果を記憶するSE0番地の内容が
クリアされる。A−Dコンバータは変換が終了す
るとCA1端子に接続されEOCを通じ“L”から
“H”のアクテイブエツジにおいてコントロール
レジスタのCRA7のビツトが“0”から“1”に
される。このための命令及び判断はS1D番地の
TST及びBPLでおこなつている。TST命令はPIA
のコントロールレジスタの内容からS00を減算す
るための命令であり次のBPL命令ではその内容が
2の補数表示によつて正か負かが判断される。具
体的にはコントロールレジスタの最上位ビツト
CRA7が“1”になるまでTST,BPLのプログラ
ムの実行がくり返えされるようにされている。
CRA7のビツトが“1”になつたら次にPIAを通
じA−Dコンバータのデータ関係レジスタの番地
SB0が呼び出されA−Dコンバータの出力情報V
B2がアキユームレータにロードされる。これは
S22番地のLDAA命令でおこなつている。次にア
キユームレータの内容SE0番地の内容が加算され
再びSE0番地に記憶される。なお8回の情報が
RAMの異なる番地に夫々記憶されたのち加算さ
れてもよいがこの場合にはメモリ数が増える。次
にS26番地のDEX命令によりインデツクスレジス
タの内容がデクリメントされる。BNE命令によ
りこの結果が0でなければ、即ち、8回のサンプ
リングが終了していなければJMP命令によりサン
プリング周期に相当する遅延時間を作る基準がな
される。まず、この場合のルーチンについて説明
するとS27番地のBNE命令により結果が0でない
ときJMP命令によりS2C番地に移る。S2E乃至
S34番地にあるプログラムにより遅延時間の情報
がSE1及びSE2番地に記憶される。実施例では
S0078が記憶される。 S36番地のJSRはサブルーチンに移る命令であ
り、このサブルーチンより約1msecの遅延時間が
得られる。この時間計算については最後のサブル
ーチンプログラムのところで詳細に説明する。所
定時間が経過したらサブルーチンからリターンし
てS39番地のJMP命令によつてループ2によつて
移されサンプリングが8回くり返えされる。 S27番地のBNE命令によつてZ=0であること
が確認されたならばJMP2のブランチに移りVB2
の8回の加算情報から平均値が求められる。これ
は加算情報の各桁を右方向に3桁シフトすること
により簡単におこなえる。LSRAはこれを実行す
るための命令でありこの命令がS3D番地乃至S3E
番地において3回おこなわれることによりアキユ
ームレータの内容が3桁右にシフトされ平均値が
求められる。次にS3F番地のSTAA命令によつて
RAMのSE0番地にVB2の平均値VB2Sが記憶され
る。平均値VB2Sが求められると先幕をスタート
させるのであるがこれはPIAのBポートの出力端
子PB6を“L”から“H”にすることによつてお
こなわれる。このためにLDAA命令(S41番地)
でアキユームレータにPB6を“H”にするための
データであるS40(2進数で0100 0000)がロー
ドされSTAA命令によりPIAのBポートの出力レ
ジスタにS40がストアされる。先幕がスタートし
てから実際に露出時間がカウントされるまでは前
述した理由により数msの遅延時間が必要であ
る。尚、露出時間のカウント開始は積分開始に相
当する。遅延時間を作るためまずLDAA命令によ
り遅延時間情報がアキユームレータにロドされ次
にSTAA命令によりSE1,SE2の番地に記憶され
る。先幕がスタートを開始するとサブルーチンに
移に遅延時間が作られるがこのサブルーチンでは
SE1,SE2番地の情報が得られる。ところでこの
遅延時間はカメラによつてばらつきがありマニエ
アル秒時をカウントすることにより補正される。
この遅延時間はシヤツタ試験器とカメラとを連動
させることによつて自動的に演算できる。従つて
この遅延時間情報は組立工程中において演算され
特別に設けられた不揮発性メモリ、PROMなどの
番地に記憶される。これにより自動化が可能とな
る。これを実際に実現するためには特別の工夫が
必要となるがこの発明はこの実現を目的とするも
のでないので平均的な遅延時間情報を記憶するも
のとする。 S4D番地のJSR命令により上記遅延時間を作る
ためのサブルーチンに分岐され所定の時間がたつ
とS50番地にリターンされる。被写体が非常に暗
く観測誤差が大きくなるといけないので先に求め
られた平均値VB2Sと上限値VB2tとが比較され
B2Sが小さい場合には第16図に示されるフロ
ーチヤートにより予め定められた光電流増幅率情
報によつて制御され、VB2Sが大きい場合には第
15図に示されるフローチヤートにより一定の積
分電流が得られるように光電流増幅率を制御す
る。このために、まずS50番地のLDAA命令によ
りVB2Sが記憶されているSE0番地の内容がアキ
ユームレータにロードされCMPA命令により
ROMに記憶されているVB2tが比較されBGT命
令において判断分岐される。もしZU(NV)=
0すなわちVB2S>VB2tの場合はS59番地に移り
予め定められた光電流増幅率によつて制御されも
しZU(NV)=1のときにはS7A番地に分岐さ
れ自動的に光電流増幅率が制御される。 S59番地からのプログラムにおいてはLDAA,
STAA命令によりROMのSB5番地に記憶されて
いる初期の光電流増幅率情報が出力される。これ
と同時に積分が開始されるのであるがこれはPIA
のBポートのPB7端子を“L”から“H”にする
ことによりおこなわれる。このとき光電流増幅率
情報は変化させてはいけないのでSB5番地には光
電流増幅率情報にPB7端子を“H”するためのデ
ータS80を加算した情報を記憶しておきこれを出
力する。SB7乃至D5番地にもSB5番地と同様に光
電流増幅率情報にS80が加算された値が記憶され
る。PIAのBポートはこの他に前述したように先
幕スタートも制御するのでD−Aコンバータは下
位の6ビツトで制御される。プログラムにより1
ビツトで先幕スタート及び積分開始信号を制御で
きるがD−Aコンバータの制御には4ビツトもあ
れば十分おこなえるのでこのようにする。積分が
開始すると次に約1msecの周期でROMの光電流
増幅率情報がSB7番地からSD5番地まで順々に出
力される。このため、まずインデツクスレジスタ
に光電流増幅率情報の先頭アドレスS00B7がロー
ドされる。これはS5D番地のLDX命令によりおこ
なつている。次にLDAA命令が実行されるがこの
命令はインデツクスアドレス形式であるので
LDAA命令のオペランドは(インデツクスレジス
タの値+オフセツト値S00)番地ということにな
る。従つて、最初は光電流増幅率情報の先頭アド
レスSB7番地の内容がアキユームレータにロード
される。S6F番地ではINXでインデツクスレジス
タの内容がインクリメントされるので再びこの命
令がおこなわれると2回目SB8番地の光電流増幅
率情報が出力される。S62番地のSTAA命令によ
り光電流増幅率情報が出力される。S64乃至S6A
番地は今までのべたのと同様にサブルーチンに移
つたときのサンプリング周期を決定するものであ
りここでは約1msecのサンプリング周期を得るた
めにSE1,SE2番地にS0078が記憶される。S6C
番地のJSRによりサブルーチンに分岐されたのち
S6F番地にリターンされるとS5D番地でロードさ
れたインデツクスレジスタの値がインクリメント
され次の光電流増幅率情報が記憶されている番地
を呼び出すための準備がおこなわれる。CPX命
令によりインデツクスレジスタの値とS00D6が比
較されその結果、両者が等しくなるとMPUのコ
ンデイシヨンコードレジスタのフラグZが1とな
りS78番地のBRA命令に移りストツプする。Z=
0であればS60番地に分岐されサンプリング周期
毎にROMの光電流増幅率情報が呼び出され制御
される。以上が被写体輝度が暗く誤差が大きくな
ると考えられる場合の制御プログラムを説明して
いる。 次に被写体の輝度がある設定値をより明るく露
出誤差がおこらないと判断される場合のプログラ
ムを説明する。S54番地でZU(NV)=1の場
合、S7A番地へ分岐されるLDAA命令によつて
SB7番地の値がアキユームレータにロードされ
る。このSB7番地には前述したように光電流増幅
率情報と積分開始情報が記憶されており、次の
STAA命令によつてPIAのBポートの番地SB2へ
出力されることにより積分が開始されるとともに
光電流増幅率情膜が出力される。このルーチンの
プログラムにおいては光電流増幅率が自動的にコ
ントロールされるがストロボ光などの急激に変化
する光に対しては追従できないので幕が全開とな
つたある時間(第5図において時間t4)で光電流
増幅率を固定する必要があ。この時間をカウント
するための初期設定としてS7E番地によつてイン
デツクスレジスタにS012Cの値が装荷される。こ
の値はS98番地のDEX命令によりA−Dコンバー
タの変換終了信号が出力されるごとにデクリメン
トされるインデツクスレジスタの値がS0000にな
る光電流増幅率が最後に出力された値に固定され
る。A−Dコンバータは変換速度が約100μsecの
ものを用いているのでS12C(10進で300)回おこ
なわれることにより約30msecが得られる。A−
D変換が終了したかどうかはS81番地のTST命令
によりPIAのBポートの内容からS00が減算され
次のBPL命令でその結果の最上位ビツトが“0”
であれば再び#81番地のTST命令に分岐されも
し最上位ビツトが“1”であればS86番地に移
る。このS86番地ではPIAのAポートのデータ関
係レジスタの内容VB2がアキユームレータにロー
ドされ次の命令でその値がSE0番地に記憶されて
いる値と比較されS8A番地のBLT命令によつて判
断分岐がおこなわれる。もしNV=1すなわち
B2S>VB2の場合にはS8F番地に分岐されPIAB
ポートデータ関係レジスタの内容Vaがロードさ
れ次のCMPA命令によつてSB6番地に記憶された
Vaの上限値Va1と比較されS93番地のBLE命令に
よりZU(NV)=1すなわちVa>Va1ならば
S96番地へ分岐されVaの値が変化されずそのまま
出力される。ZU(NV)=0すなわちVa>Va1
ならばS95番地に移りアキユームレータの値がデ
クリメントされVaが1ステツプ小さくされ
STAA命令によりPIAのBポートのデータ関係レ
ジスタに記憶される。次にS98番地に移りインデ
ツクスレジスタの内容がデクリメントされる。
BEQ命令によりZ=1すなわちインデツクスレ
ジスタの内容が“0000”であればVaの値が固定
される。Z=0であれば再びS7A番地に分岐され
る。 次にサブルーチンについて説明するとSA1番地
のSTX命令はサブルーチンに移る前のインデツ
クスレジスタの内容を破壊させないでサブルーチ
ン内でインデツクスレジスタを使用するためにイ
ンデツクスレジスタの内容を退避させるための命
令である。LDX命令によつて SE1,SE2番地に記憶されている時間情報はイン
デツクスレジスタにロードされる。SA5番地の
DEX命令によつてインデツクスレジスタの値が
デクリメントされ次のBNE命令によつて判断分
岐がおこなわれる。BNE命令の結果Z=0即ち
インデツクスレジスタの内容が“0000”でなけれ
ば再びSA5番地に分岐される。Z=1であれば
LDX命令によつてSA1番地で退避したインデツク
スレジスタの値が復帰しSAA番地のRTS命令に
よつてメインプログラムに戻される。ここで
SE1,SE2番地にS0078が記憶されたときサブル
ーチン命令によりどれだけの遅延時間が得られる
かが計算される。MPUのクロツク周波数が1μ
secとする場合各命令の実行時間は次のようにな
つている。 STX:5μsec LDX:4μsec DEX:4μsec BNE:4μsec RTS:5μsec 従つて、LDX,DEX命令がS0078回(10進で
120回)でおこなわれると 5+4+(4+4)×120+4+5=978μsecが得
られる。 [発明の効果] 以上のように、この発明は、先幕先行開始以前
の光電流代用値を記憶しておき、この値を基にし
て光電流増幅手段から出力される積分電流が初期
値と等しくなるように増幅率を制御している。こ
の初期値はシヤツタ先幕のみからのフイルムの反
射光の相違に依存するものではなく、従つて、フ
イルムの反射率を自動的に補正する。しかも、1
つの光変換素子の出力を先幕走行開始以前の記憶
と走行開始後のリアルタイム実測とに用いるの
で、回路構成が簡単になり、調整の面倒がなくな
る効果がある。
[Industrial Application Field] This invention relates to a camera exposure control device, particularly
This invention relates to an exposure control device for a TTL direct metering camera. [Prior Art] The TTL direct metering method of a camera converts reflected light from a film or shutter curtain into a photocurrent using a light-receiving element, integrates this photocurrent, and calculates the amount of exposure. In such a photometry method, since the light reflected from the shutter curtain and the film is measured while the shutter curtain is running, accurate photometry cannot be performed due to the difference in reflectance between the two. Therefore, conventionally, a method has been used in which the reflectance of the shutter curtain and the film surface are set to be the same and photometry is performed. [Problems to be Solved by the Invention] However, since the reflectance of the film surface differs depending on the type, it is difficult to perform highly accurate exposure control when using a film that has a different reflectance from the shutter curtain. I couldn't do it. Japanese Unexamined Patent Publication 1973-
Publication No. 46725 solves this problem, but since the first and second photometric circuits are provided to solve this problem, the circuit configuration becomes complicated and the level adjustment of the two photometric systems is required. There is a problem that requires The present invention was made in view of the above problems, and an object of the present invention is to provide an exposure control device for a camera that can automatically correct the difference in reflectance between the shutter curtain and the film using a single photometric circuit system. do. [Means for Solving the Problems] According to the present invention, as shown in FIG. 1, a photoelectric conversion element measures reflected light from at least one of the shutter front curtain surface and the film surface and outputs a photocurrent. 101, a photocurrent amplifying means 102 for amplifying the photocurrent output from the photoelectric conversion element by a predetermined amplification factor and outputting a photocurrent substitute characteristic value corresponding to the amplified photocurrent; A/D conversion means that A/D converts the photocurrent substitute characteristic value at least once before exposing the film surface, and repeatedly A/D converts the photocurrent substitute characteristic value immediately after exposing the film surface. 108, storage means 103 for storing an A/D conversion output value obtained from the A/D conversion means before the film exposure as an initial value (V B2S ), and an A/D conversion output of the A/D conversion means. value (V B2 ) and the initial value (V B2
S ) immediately after the film surface is exposed, and the A/D conversion output value (V B2 ) and the initial value (V B2
a comparing means 104 that generates an output when the magnitude relationship with S ) is reversed; and receiving the output of the comparing means, the amplification factor of the photocurrent amplifying means is set to a predetermined value so that the amplified photocurrent is kept approximately constant. an amplification factor correcting means 105 for inhibiting a decrease in the amplification factor immediately after the front shutter curtain is fully opened; and an integrating means 106 for integrating the amplified photocurrent of the photocurrent amplification means.
and a shutter control means 107 for starting the running of the shutter trailing curtain based on the output of the integrating means. [Operation] The present invention will be explained with reference to FIGS. 2A, 2B, and 3. When measuring light incident on a camera, the incident light is received by a light receiving element, such as a silicon photodiode SPD, as reflected light from one or both of the shutter front curtain and the film.
The photocurrent from the SPD is amplified by a photocurrent amplification circuit, then integrated by an integration circuit, and output as a photometric signal. By the way, while the front shutter curtain is running, it is necessary that the integrated current is always constant, but the amount of light received by the SPD changes as shown in FIG. 2A depending on the position of the front shutter curtain. That is,
Photometry is started, and at time t0, the amount of light received from the front of the shutter front curtain is shown, at time t1, the amount of light received from the front shutter curtain and the film is shown, and at time t2, the amount of light received from the front of the film is shown. In this way, when the photocurrent corresponding to the amount of received light that changes depending on the position of the shutter front curtain is amplified and integrated, a constant integrated current cannot be obtained. Therefore, when the photocurrent amplification factor of the photocurrent amplification circuit is changed as shown in FIG. 2B, the integrated current becomes constant as shown in FIG. 3. [Embodiment] The camera exposure control device shown in FIG. 4 is composed of a photocurrent amplification circuit 1, a constant current circuit 2, an integration circuit 3, and an amplification factor control circuit 4. In the photocurrent amplifier circuit 1, the anode and cathode of a silicon photodiode SPD are connected to the inverting and non-inverting terminals of an operational amplifier A1 , respectively. The non-inverting terminal of operational amplifier A1 is grounded and the inverting terminal is connected to the collector of transistor Q1 . The emitter of this transistor Q1 is connected to the output terminal of the operational amplifier A1 via a resistor R1 , and is also connected to the emitter of a transistor Q2 . The base of transistor Q1 is grounded. The collector and base of transistor Q2 are connected to the non-inverting input terminal of operational amplifier A2 . The inverting input terminal of operational amplifier A2 is connected to the collector and base of transistor Q3 , and the output terminal is connected to resistor R2.
is connected to the emitters of transistors Q 3 and Q 4 through. The base of the transistor Q 4 is grounded, and the collector is connected to the inverting input terminal of the operational amplifier A 3 of the integrating circuit 3. A parallel circuit including a capacitor C and a field effect transistor Q5 is connected between the inverting input terminal and the output terminal. Op amp A 3
The non-inverting input terminal of is grounded, and the output terminal is connected to the shutter control circuit 6 via the determination circuit 5. The current amplification factor control circuit 4 is provided with a microcomputer 11, a DA converter 12, and a DA converter 13. D-A converter 12
The output terminal of is connected to the non-inverting input terminal of operational amplifier A4 of constant current circuit 2. The inverting input terminal of this operational amplifier A4 is connected to Vcc via a resistor R3 , and the output terminal is connected to the gate of a field effect transistor Q7 . The source of this transistor Q7 is connected to Vcc via a resistor R3 , and the drain is connected to the base of transistor Q6 . The collector of this transistor Q 6 is connected to the resistor R 3 , and the emitter is connected to the collector and base of the transistor Q 2 of the photocurrent amplification circuit 1 . Further, a resistor R4 is connected between the base and emitter of the transistor Q6 . A-D converter 13 of the amplification factor control circuit 4
is connected to the base of the transistor Q 2 of the photocurrent amplifier circuit 1 and the non-inverting input terminal of the operational amplifier A 2 . The gate of transistor Q 5 connected to capacitor C of integrating circuit 3 is connected to switch driver 7, which is controlled by microcomputer 11. In the exposure control device shown in FIG. 4, the photocurrent Ii of the silicon photodiode SPD is amplified according to the ratio of the first constant current I REF and the second constant current I' REF as shown in the following equation. That is, I′i=(I′ REF /I REF )Ii (1) Here, the first constant current, that is, the output current I of the constant current circuit 2
REF is calculated as follows. I REF = (Vcc-Va)/R 3 (2) However, when Va is substituted for the output voltage of the D-A converter (2) into the equation (1), it becomes as follows. I'i=R 3 I' REF / (Vcc・Va)・Ii...
...(3) Since the second constant current I' REF and the voltage Va are independent variables, from equation (3), by changing the output voltage Va of the D-A converter connected to the computer, the photocurrent amplification factor, that is, I' REF /I Understand that REF can be easily changed. Here, the voltage V B2 is expressed by the following equation. V E2 =kT/qln( IREF /Ii) =kT/qln(Vcc-Va/ IiR3 )...(4
) Therefore, the voltage V B2 and the photovoltage Ii, and the voltage V B2 and the photocurrent amplification factor information voltage Va all correspond to each other in a 1:1 ratio, and since the voltage V B2 is a value obtained by logarithmically compressing the photocurrent Ii, it can be applied over a wide range. Highly accurate photometry is possible for photocurrent levels of . Next, the photometry method of the present invention will be explained with reference to the flowchart of FIG. When the camera release button is pressed, the mirror begins to rise. When the mirror lift is completed, the photocurrent amplification factor information (Va) stored in advance is output. Next, the substitute characteristic value V B2 of the photocurrent is sampled from the photocurrent amplification factor control circuit 4. In this sampling, since the optical response speed of the silicon photodiode SPD is fast, if only one sampling is performed, an error will occur due to fluctuations of fluorescent lights, etc., so multiple samplings are performed. When the photocurrent substitute characteristic value V B2 is sampled n times, the average value V B2S of the n samplings is calculated. When the calculation is completed, a front curtain start signal is output. When time t3 has elapsed since the output of the front curtain start signal, the average value V B2S calculated earlier is greater than the predetermined voltage V B2 t, that is, the brightness of the subject becomes dark.
When the photocurrent of the SPD is small, the amplification factor of the photocurrent amplification circuit is controlled based on photocurrent amplification factor information stored in advance. By doing so, leakage current of the SPD and errors in performance of the photocurrent amplifier circuit are prevented from increasing. The average value V B2S is the specified voltage V B
2 When the value is smaller than t, switch driver 7
turns off the analog switch, i.e. transistor Q5 .
and start the integration. Here, a delay time is provided between the start of the leading curtain and the start of integration, which compensates for errors caused by the response delay from the output of the leading curtain run start signal until it actually starts running, and the inertia of the curtain. It is for the purpose of Next, the substitute characteristic value V B2 is sampled at a certain period determined by the calculation speed of the D-A converter, so that it is always equal to the previously calculated average value V B2S until a certain second time t 4 when the curtain is fully opened. The photocurrent amplification factor information is sequentially calculated and output. In normal photometry in which the light source of the subject does not change during shooting, the photocurrent Ii gradually increases as the camera shifts to film photometry. On the other hand, the substitute characteristic value V B2 gradually becomes smaller as the current Ii becomes larger, as shown by the above-mentioned equation (4). Therefore, in the actual calculation, if the substitute characteristic value V B2 is smaller than the average value V B2S calculated initially, it is first confirmed that Va<Va 1 , and then the photocurrent amplification information Va is incremented and output. If the average value V B2S is V B for the substitute characteristic value V B2
If the relationship is 2S < V B2 , the previous photocurrent amplification factor information
Va is output as is. Here, the photocurrent amplification factor information Va is compared with Va 1 at the end of the calculation of the memory formula t.
This is to reduce the error in the TTL direct photometry section due to abnormal light that enters just before time = t4 . This Va 1 is determined by the reflectance of the curtain and film, and it must be able to correct the photocurrent amplification factor for all films so that it can be used as a memorized photometer without error until the second when the curtain is fully opened. Therefore, Va 1 must be selected at a value such that the above objective is achieved when the curtain has the smallest reflectance and the film has the largest reflectance. In addition, in the above, O is calculated as a memory formula.
In the interval <t<t 4 , if the subject brightness becomes darker than the initial value (at the time of sampling the initial value of the substitute characteristic value), the photocurrent amplification factor information Va does not change and follows the change in subject brightness. It is similar to photometry and does not cause any errors in exposure. The control of the photocurrent amplification factor as explained above is the fourth
This is carried out by the photocurrent amplification factor control circuit 4 shown in the figure, and this control circuit is constructed as shown in FIG. Next, how the photocurrent amplification factor is controlled will be explained with reference to this circuit. When the mirror is released, the mirror starts to rise, and when the mirror completes its rise, the A port of PIA (Peripheral Interface Adapter, which will be described later) is activated by the mechanical switch shown in Figure 7.
The terminal of PA 7 is changed from L level to H level. At this time, when the computer detects the mirror rising completion, the initial photocurrent amplification factor information Va stored in the ROM is
Output. This information is led to the DA converter 12 via the B port of the PIA. This information is D
- When converted into analog information by the A converter 12, the substitute characteristic value V B2 is sampled n times.
It is stored at the specified address in RAM. Here D
- There is no need to check the conversion end flag of the A converter. This is because the conversion speed of the D-A converter is so high that the conversion is completed within the execution of one instruction by the MPU (microprocessor unit). Next, the average value V B2S is calculated by multiplying the sum of the n substitute characteristic values V B2 by 1/n and written at the designated address. Next, PIA
The first curtain starts when the output terminal PB6 of the B port of is changed from the L level to the H level. If the time since the start of the first curtain has not reached the specified time t3 , the program will further delay the time, and when t= t3 , the previously calculated average value V B2S will be changed to a certain value stored in the ROM. If it is larger than V B2 t, that is, if the subject brightness is very dark and the error is large,
The initial value of the photocurrent amplification factor stored in the ROM is output, and then a gate signal is applied to the analog switch Q5 shown in FIG. 4 to turn off the switch Q5 and start integration. This is the output terminal of PIA's B port
This is done by changing PB7 from L level to H level. In order to ensure the switching operation of analog switch Q5 , the signal of PB7 is applied to the gate of analog switch Q5 via switch driver 7. The circuit configuration of this switch driver 7 is shown in FIG. In this diagram
When PB7 is at H level, the emitter of transistor Q9 is drawn into negative power VEE , and analog switch Q5 is
The signal is turned OFF, and the integral capacitor C becomes capable of integration. When PB7 is at L level, the emitter of transistor Q9 becomes equal to power supply voltage Vcc, analog switch Q5 is turned on, and no charge is accumulated in capacitor C. Here, the low resistance R 5 is a bias resistance between the gate and the source, and the transistor Q 9 is a reverse voltage blocking transistor. When integration is started as described above, ROM photocurrent amplification factor information is output at certain time intervals. The delay time t 3 from the start of the first curtain to the start of integration in the above is to compensate for errors caused by the mechanical response delay of the magnet and the inertia of the curtain, and this delay time t 3 is automatically set during the manufacturing process. wanted
It is stored in ROM to save labor and improve accuracy. If it is determined that the average value V B2S is smaller than the predetermined value V B2 t and no error will occur even if the photocurrent amplification factor is controlled based on the information on the subject brightness, integration is started in the same way as above, and the computer A substitute characteristic value V B2 determined by the photocurrent amplification factor information Va outputted in The value is compared with the value Va 1 stored in the ROM, and if Va > Va 1 , Va
is decremented, and if Va<Va 1 , the previously output amplification factor information Va is output. This operation
This is repeated until a certain time t4 stored in the ROM, that is, until the curtain is fully opened. The photocurrent amplification information Va is guided to the D-A converter via the B port of the PIA. The number of pits of the D-A converter is A-
It depends on the conversion processing speed of the D converter and the program execution speed of the computer. Also, this D-
The number of bits of the A converter also affects the exposure accuracy of the camera, so it depends on the conversion processing speed of the D-A converter, the program execution speed of the computer, and the D-A converter.
The number of bits of the A converter must be selected with these considerations in mind. The faster these execution speeds are, the better the exposure accuracy will be. In the example, A-D
The processing speed of the converter is 100 μsec, and the D-A converter has an 8-bit configuration. In this case, the amplification factor information Va can be changed by 10 steps in 1 msec, and sufficient exposure accuracy can be obtained. Assuming that the number of steps for the photocurrent amplification factor Va to change from the value of Va at the start of the first curtain to the lower limit value Va 1 determined by the film reflectance is 14, it takes 1 msec.
The number of steps that can be changed during this time is at most 10 steps, so if there is a change in the amount of light equivalent to more than 10 steps within 1 msec, the calculation will not be able to keep up and an error will occur. Therefore, the number of steps required for Va to change from the value of Va at the start of the first curtain to the lower limit value Va1 must be determined from the assumed brightness distribution of the subject. If the brightness distribution is extremely uneven, the photocurrent will change drastically in a short period of time when transitioning from curtain metering to film metering.
If the number of Va steps is too large, the above error may occur. For example, there is a spot-like object that emits strong light with a radius of 3 mm on the image plane.
If the surrounding area is completely black, the photocurrent will change from around the initial value of Va to the lower limit value Va 1 in about 1 msec, and the total number of steps of Va and the processing per unit time of the A-D converter will change. The larger the ratio of times, the larger the error. However, the above-mentioned subject is rare, and even with such a subject, if the processing speed of the A-D converter is set to 100 μsec and the number of steps of Va is set to 14, it will not cause a fatal exposure error, and it will be possible to photograph a normal subject. This will give you sufficient accuracy. In the above explanation, we considered the case of a subject with abnormal brightness, but if the brightness distribution of the subject is uniform and average photometry is used, we can use a mathematical formula to consider how the photocurrent Ui changes. The photocurrent amplification factor stored in is calculated assuming that the luminance distribution of the subject is uniform. If the horizontal length of the camera screen is l, and the reflectance ratio between the curtain and the film is α, then when the front curtain travels a distance x after reaching the screen, the photocurrent is as follows compared to full-curtain metering. is multiplied by a value like . xα+(l−x)/l (5) Therefore, in order to make the photocurrent amplification factor equal to the initial photocurrent Ii, it must be multiplied by the following value. A 1 =l/+xα+(l-x) ......(6) Figure 9 shows the change in photocurrent amplification factor when α=8 and l=36mm, and the change in photocurrent amplification factor is calculated using A as the vertical axis and x as the horizontal axis. It becomes like this. Since x is a time function, on the horizontal axis,
Also shown is the time t since the first curtain appears on the screen.
On the other hand, if Va is set to 14 steps and the initial value of (Vcc-Va) is 10 mV and each step is 5 mV, Vcc-Va and photocurrent amplification factor A 2 (from equation (3), A 2 = R 3 I' REF /Va) The relationship with is shown in Figure 10. When creating this graph, assume that the ratio of reflectance between curtain and film is 1:8 at maximum, and when (Vcc - Va) = 80 mV, the photocurrent amplification factor is set to 1/8 of the initial value. . From FIG. 9, when the subject brightness is uniform and average photometry is used, the maximum value of the change in photocurrent amplification factor during 1 msec is 0.4 times the initial value. On the other hand, as shown in Fig. 10, when the photocurrent amplification factor information Va changes by two steps from 10 mV to 20 mV, the photocurrent amplification factor changes by about 0.5 times, and since the changing speed of the A-D converter is 100 μsec, these two steps It can be seen that the conversion requires only 200 μsec, which is a processing speed that can sufficiently follow changes in photocurrent. Furthermore, since the ratio of reflectance between the curtain and the film is large, the change in the magnitude of the photocurrent is greatest when the front curtain begins to appear on the screen, and gradually decreases, as can be seen from FIG. On the other hand, when the photocurrent amplification factor information Va is varied arithmetic one step at a time, the change in the photocurrent amplification factor is largest at first and gradually becomes smaller. By doing this, the change in photocurrent amplification factor can be tracked even when there is a large change in photocurrent, and the integral current I′i can be kept constant with a very small error, resulting in exposure accuracy that has almost no practical problems. It will be done. Figure 11 shows the microprocessor unit used in the photocurrent amplification factor control circuit of Figure 6.
The circuit configuration of the MPU is shown, and an outline of this MPU will be explained below. This MPU is provided with many internal registers, and the values of these registers are set by instructions. The program counter has the role of storing the address to be executed in order to execute the program in order. This program counter increases one by one from the smallest memory address to the largest memory address in the order of execution.Accumulators A and B temporarily store data to shorten the instruction program. All data in the registers is processed using this accumulator.
For example, when executing the instruction x-Y=S, if an accumulator is not used, the address storing X, Y, and S will require 6 bytes, and the + operation will require 1 byte. Code required. In this example, if X is placed in the accumulator and S is placed in the accumulator, the machine code that must be included as an instruction will only need to be Y, thus requiring only 3 bytes in total. The condition code register is a register that stores the state of the operation result. The computer determines the state of this register and executes the instruction. This includes flags for performing conditional branches, such as whether a carry or borrow has occurred as a result of CPU interrupt function control and calculations, whether the result is zero, or whether an overflow has occurred. . The ALU is the part that executes instructions such as clearing, repeating memory contents (COM), addition, and subtraction. Accumulators are frequently used. There are also many cases where you want to use an accumulator without destroying its contents during a program. In such a case, the original value is saved to some memory, and when the use of the accumulator is finished, the original value that was saved earlier is returned from memory. In this case, a save address is given to each register, and the data is stored in the memory at the address indicated by this value. The stack pointer is a register that indicates the address to store. The instruction register is a register for storing the state of external control terminals and controls the operation of the MPU. Each control input terminal has the following function. Reset: Resets or starts the MPU at power-off or initial startup. NMI: Abbreviation for Non-Maskabie Interrupt, and when this input changes from H level to L level, it causes the MPU to perform an NMI operation. Interrupts from this pin are CCR
Accepted regardless of the contents of the interrupt flag (condition code register). Holt: This is a Revesence input and is normally kept at H level to keep the MPU in GO state. When the level reaches L, the MPU stops operating at the end of the currently executing instruction.
The bus available becomes "H", the valid memory address VAA becomes "L", and the address bus (A 0 to A 15 ), data bus (D 0 to D 7 ), and read/write are all in a three-state state. Bus available: Under normal operating conditions, it is “L” (BA). When the halt signal is "L" and the device is in the halt state, or when the wait command is executed and the device is in the wait state, this BA terminal becomes "H". The "H" output of the bus available signal indicates that the MPU is in a stopped state and that the address bus is available for other uses. Data bus enable: Used for data bus three-state (DBE) control, and when set to "L", the data bus drive is in operation. Valid Memory Address: This output indicates to the memory or (VMA) peripheral that there is a valid signal on the address bus. In normal operation, the AND signal of VMA and φ2 is used as an enable signal for peripheral interfaces such as memory or PIA. Read/Write: Indicates whether the MPU is in a read or write state for memory or verification. Normally, this signal is at the "H" level (read state) and becomes the "L" level only when writing data to the memory or peripheral. The above is an explanation about MPU, but next is PIA
This will be explained with reference to FIGS. 12 and 13. Interfaces PIA MPU and peripheral devices. This PIA has four control lines and two 8-bit bidirectional data bus lines (A and B buses) between the peripherals and can interface with the MPU and most peripherals. Interfacing is possible. The operational functionality on the PIA is determined by programming the contents of the PIA's control registers from the MPU. As shown in FIG. 12, this PIA has two symmetrical blocks, each of which is provided with an interrupt controller. The two sets are called A ports and B ports, and both can be used as input ports and output ports. However, when performing handshake control, the A port is limited to input and the port is limited to output. Hereinafter, when the A port and B port are commonly explained, the symbol X will be used. There are eight registers inside the PIA, and the process by which the CPU accesses these registers is normally done by a signal on the signal line RS 1 connected to the output buffer A 1 of the MPU, as shown in Figure 13. The A and B ports are selected and the signal line is normally connected to A 0 .
RS 0 selects the control register CRX and data-related registers. Then, data direction register DDRX or peripheral data register is selected based on the value loaded into CRX, which will be described next, and finally an input/output port is selected by R/W. This R/
The input/output port selection by W can be performed regardless of the input/output switching of the RXn terminal, which will be described below. PIA
The peripheral device side pins are set as input/output pins by the value set in DDRX. This is the value of each bit 7 to 0 of DDRX, and the “0” bit is
Input/output switching is performed one by one, such that PXn becomes an input and PXn with a "1" bit becomes an output. Control registers CRA and CRB are roughly divided into a part that represents status and a part that controls PIA. Bit 2 of CRX is “0”
When PAn or PBn of the data-related registers
Select DDRX to determine the direction of. CRX 2 =
When it is "1", an input port or an output port is selected. Therefore, the PIA setting is CRX 2 “0”
PXn by loading the value into DDRX with
The direction of the input/output port is determined and then the input/output port is called by setting this bit to "1".
CRX 0 and 1 control the CX 1 terminal.
The CX 1 input is used for flag input during data transfer using flags; when it is an input port, it is used as a data ready flag from a peripheral device; when it is an output port, it is used as a data accepted flag from a peripheral device. This input is auto-reset by reading the input/output port as described below, so it is a dynamic input and the flip-flop inside the PIA is set by the edge of this input.
Output to CRX 7 . CRX 1 is a control bit that determines the edge on which this flip-flop is set, and is set to "0" for a negative edge and "1" for a positive edge. This flip-flop is always output to CRX 7 and a flag check is performed by reading this. CRX 0 is a bit that allows interrupt requests to the CPU by setting a flag flip-flop. The input/output of the CX 2 pin is determined by CRX 5 , and when that bit is “0”, it is input.
It can be used in the same way as the CX 1 input terminal. In this case, the flag from the CX 2 terminal is output to CRX 6 . The controls for this are CRX 4 and
This is done by CRX 3 and is the same as the control of CX 1 terminal. CX 2 terminal by programming 1
When used as a bit output port, CRX 5 =
“1”, CRX 4 = “1” is set. In this way, the CX 2 terminal outputs the data written to CRX 3 and can be used to output flags by the program. The MPU and PIA have been described above, but what happens when a photocurrent amplification control circuit including such an MPU and PIA is actually operated according to a program will be described below. In this example, Motorola's
It uses the instruction format of the M6800 microprocessor. When the reset terminal of PIA is set to "L", all bits below the input port become "0". As a result, all the terminals of the A port and B port of the PIA are set as input ports, so it is necessary to set the terminals again. First, all of PA 0 to PA 7 of the A port of the PIA are input ports, and the CA 1 input has a positive edge active and interrupts are disabled, and the CA 2 outputs "H" constantly.
The CA 1 input of the PIA is connected to the EOC terminal (End of Conversion) of the A-D converter. This EOC
The terminal changes from "L" to "H" to notify that the conversion has been completed. The 7th bit CRA 7 of the control register at port A of PIA is set to "1" as CA 1 changes from "L" to "H". The conversion speed of the A-D converter is
Since it takes 100 μsec, this CRA 7 flag is checked to see if it is OK to input the V B2 information. In order to perform the above functions, the A port control register of PIA has LDAA and STAA.
The instruction loads 3E (hexadecimal). MPU
Since the calculation speed is faster than the conversion speed of the A-D converter, there is no particular need to check whether reading of the data register of the PIA is completed.
Since the B port of PIA is set as an output port, all data direction contents are set to "1".
At this time, the contents of the control register are the same as those of the A port. LDAA, STAA, etc. indicate mnemonics of instruction codes. These instruction codes are shown in the programs shown in Table 1, and the operands and address formats used in these programs are shown in Tables 2 and 3. It is shown. All operation codes are in hexadecimal, binary, decimal, and
The hexadecimal correspondence is shown in Table 4. However, in the case of hexadecimal, the mark S is added at the beginning. LDAA is an instruction to temporarily load S3E into the MPU's accumulator.
Address S00B1 of the port control register is called and S3E is stored. This means that the initial setting of the A port has been completed. Next, the contents of the data direction register of the B port are all overwritten and set to "1" by the COM instruction, thereby setting the B port as an output port. Next, the contents of the control register of the B port are initialized in the same manner as in the case of the A port.
In the above, the flowchart shown in Figure 14
PIA initial settings are completed. Subroutines are often used in programs to reduce the amount of memory, but before jumping to a subroutine in the middle of a program, it is necessary to memorize the address to which the program will return when returning from the subroutine. The memory address setting for storing this address is performed using the LDS instruction. In this embodiment, it is set to address S00E3. When the initial setting program is completed in this manner, a photometry operation is performed next. in this case,
When the mirror rises, the A port's PA7 terminal changes from "L" to "H". This is TST and
Judgment is made by BPL command. The TST instruction is an instruction that subtracts S00 from the contents of the register.
The BPL instruction means a command to return to the loop 1 branch again if the most significant bit corresponding to the PA7 terminal is "0". When the mirror rises and the most significant bit of the data register becomes "1", the loop is exited and the next LDAA instruction is executed. Here, the initial photocurrent amplification factor information Va stored at address S00B5 (hereinafter the upper byte S00 of the address will be omitted) is loaded into the accumulator. Next, the contents of the accumulator are PIA
The photocurrent amplification factor is controlled via the D-A converter and the constant current circuit. The above is the program up to address S15. Next, in LDX and CLR shown in the flowchart, the number of samplings of V B2 is set and the contents of the V B2 storage memory are cleared. In this case, the sampling period is approximately 1 msec, and sampling is performed eight times. To do this, first S0008 is loaded into the index register, and then the contents of address SE0, which stores the results of each sampling, are cleared. When the conversion is completed, the A-D converter is connected to the CA1 terminal, and the bit of CRA7 of the control register is changed from "0" to "1" at the active edge from "L" to "H" through EOC. The instructions and judgment for this purpose are at address S1D.
This is being done at TST and BPL. TST instruction is PIA
This is an instruction to subtract S00 from the contents of the control register of , and in the next BPL instruction, whether the contents are positive or negative is determined by displaying the contents in two's complement. Specifically, the most significant bit of the control register
The TST and BPL programs are repeatedly executed until CRA7 becomes "1".
When the CRA7 bit becomes “1”, the address of the data-related register of the A-D converter is changed through PIA.
SB0 is called and A-D converter output information V
B2 is loaded into the accumulator. this is
This is done using the LDAA instruction at address S22. Next, the contents of the accumulator at address SE0 are added and stored at address SE0 again. In addition, the information for the 8th time is
They may be stored at different addresses in RAM and then added, but in this case the number of memories increases. Next, the contents of the index register are decremented by the DEX instruction at address S26. If this result is not 0 by the BNE command, that is, if eight samplings have not been completed, the JMP command is used to create a delay time corresponding to the sampling period. First, the routine in this case will be explained. When the result of the BNE instruction at address S27 is not 0, the routine moves to address S2C using the JMP instruction. S2E~
The program at address S34 stores delay time information at addresses SE1 and SE2. In the example
S0078 is stored. JSR at address S36 is an instruction to move to a subroutine, and a delay time of approximately 1 msec is obtained from this subroutine. This time calculation will be explained in detail in the last subroutine program. After the predetermined time has elapsed, the subroutine returns and the JMP command at address S39 causes loop 2 to repeat the sampling eight times. If it is confirmed that Z=0 by the BNE instruction at address S27, move to the JMP2 branch V B2
The average value is calculated from the information added eight times. This can be easily done by shifting each digit of the addition information three digits to the right. LSRA is an instruction to execute this, and this instruction is from S3D address to S3E
By performing this three times at the address, the contents of the accumulator are shifted three places to the right and the average value is determined. Next, by the STAA instruction at address S3F
The average value V B2S of V B2 is stored at address SE0 in the RAM. When the average value V B2S is determined, the first curtain is started, and this is done by changing the output terminal PB6 of the B port of the PIA from "L" to "H". For this purpose, the LDAA instruction (address S41)
S40 (0100 0000 in binary), which is the data for setting PB6 to "H", is loaded into the accumulator, and S40 is stored in the output register of the B port of PIA by the STAA instruction. For the reasons mentioned above, a delay time of several ms is required from the start of the first curtain until the exposure time is actually counted. Note that the start of counting the exposure time corresponds to the start of integration. To create a delay time, first the delay time information is loaded into the accumulator using the LDAA instruction, and then stored at addresses SE1 and SE2 using the STAA instruction. When the first curtain starts, a delay time is created to move to the subroutine, but in this subroutine,
Information on addresses SE1 and SE2 can be obtained. However, this delay time varies depending on the camera, and is corrected by counting manual seconds.
This delay time can be automatically calculated by linking the shutter tester and the camera. Therefore, this delay time information is calculated during the assembly process and stored at a specially provided address in a nonvolatile memory, PROM, or the like. This allows automation. In order to actually realize this, special measures are required, but since this invention is not intended to achieve this, average delay time information will be stored. The JSR instruction at address S4D branches to a subroutine for creating the above-mentioned delay time, and after a predetermined time elapses, the process returns to address S50. Since the subject is very dark and the observation error must not be large, the previously determined average value V B2S is compared with the upper limit value V B2 t, and if V B2S is small, the upper limit value V B2 t is determined in advance according to the flowchart shown in FIG. When V B2S is large, the photocurrent amplification factor is controlled according to the flowchart shown in FIG. 15 so that a constant integrated current is obtained. To do this, first the contents of address SE0, where V B2S is stored, are loaded into the accumulator by the LDAA instruction at address S50, and then by the CMPA instruction.
V B2 t stored in the ROM is compared and a decision branch is made at the BGT instruction. If ZU(NV)=
0, that is, if V B2S > V B2 t, the process moves to address S59 and is controlled by a predetermined photocurrent amplification factor. If ZU (NV) = 1, it branches to address S7A and automatically increases the photocurrent amplification factor. controlled. In the program from address S59, LDAA,
The STAA instruction outputs the initial photocurrent amplification factor information stored at address SB5 in the ROM. At the same time, integration starts, but this is the PIA
This is done by changing the PB7 terminal of the B port from "L" to "H". At this time, the photocurrent amplification factor information must not be changed, so information obtained by adding data S80 for setting the PB7 terminal to "H" is stored at address SB5 and output. Similarly to the SB5 address, a value obtained by adding S80 to the photocurrent amplification factor information is stored at addresses SB7 to D5. The B port of the PIA also controls the front curtain start as described above, so the D-A converter is controlled by the lower 6 bits. 1 by program
Although the front curtain start and integration start signals can be controlled with bits, four bits are sufficient for controlling the D-A converter, so this is done. When the integration starts, the photocurrent amplification factor information of the ROM is sequentially output from address SB7 to address SD5 at a cycle of about 1 msec. For this reason, first, the leading address S00B7 of the photocurrent amplification factor information is loaded into the index register. This is done by the LDX instruction at address S5D. Next, the LDAA instruction is executed, but since this instruction is in index address format,
The operand of the LDAA instruction is the address (index register value + offset value S00). Therefore, initially, the contents of the first address SB7 of the photocurrent amplification factor information are loaded into the accumulator. At address S6F, the contents of the index register are incremented by INX, so when this command is executed again, the photocurrent amplification factor information at address SB8 is output for the second time. Photocurrent amplification factor information is output by the STAA command at address S62. S64 to S6A
As mentioned above, the address determines the sampling period when moving to the subroutine, and here S0078 is stored at addresses SE1 and SE2 to obtain a sampling period of approximately 1 msec. S6C
After branching to a subroutine by the address JSR
When the return is made to address S6F, the value of the index register loaded at address S5D is incremented, and preparations are made for calling the address where the next photocurrent amplification factor information is stored. The value of the index register and S00D6 are compared by the CPX instruction, and if they are equal, the flag Z of the condition code register of the MPU becomes 1, and the program moves to the BRA instruction at address S78 and stops. Z=
If it is 0, it branches to address S60, and the photocurrent amplification factor information in the ROM is called and controlled every sampling period. The above describes the control program when the subject brightness is dark and the error is considered to be large. Next, a program will be described in which it is determined that the brightness of the subject is set to a certain value to be brighter and no exposure error will occur. If ZU (NV) = 1 at address S54, by the LDAA instruction that branches to address S7A
The value at address SB7 is loaded into the accumulator. As mentioned above, this address SB7 stores photocurrent amplification factor information and integration start information, and the following
Integration is started by outputting the STAA command to address SB2 of the B port of PIA, and the photocurrent amplification factor signal is output. In this routine program, the photocurrent amplification factor is automatically controlled, but it cannot follow rapidly changing light such as strobe light, so it is set at a certain time when the curtain is fully open (time t 4 in Figure 5). ) it is necessary to fix the photocurrent amplification factor. As an initial setting for counting this time, the value of S012C is loaded into the index register by address S7E. This value is decremented each time the conversion end signal of the A-D converter is output by the DEX command at address S98.The value of the index register becomes S0000.The photocurrent amplification factor is fixed at the value output last. . Since the A-D converter used has a conversion speed of approximately 100 μsec, approximately 30 msec is obtained by performing S12C (300 in decimal) times. A-
To determine whether the D conversion is completed, S00 is subtracted from the contents of the PIA B port by the TST command at address S81, and the most significant bit of the result is set to "0" by the next BPL command.
If so, the program branches to the TST instruction at address #81 again, and if the most significant bit is "1", the program moves to address S86. At this address S86, the content V B2 of the data related register of the A port of PIA is loaded into the accumulator, and in the next instruction, that value is compared with the value stored at address SE0 and judged by the BLT instruction at address S8A. A branch is made. If NV=1, that is, V B2S > V B2 , branch to address S8F and PIAB
The contents Va of the port data related registers are loaded and stored at address SB6 by the next CMPA instruction.
It is compared with the upper limit value Va 1 of Va, and if ZU (NV) = 1, that is, Va > Va 1 , by the BLE instruction at address S93.
The process branches to address S96 and the value of Va is output unchanged. ZU(NV)=0 or Va>Va 1
If so, move to address S95, the value of the accumulator is decremented, and Va is decreased by one step.
The data is stored in the data-related register of the B port of PIA by the STAA instruction. Next, the process moves to address S98, and the contents of the index register are decremented.
If Z=1, that is, the content of the index register is "0000", the value of Va is fixed by the BEQ instruction. If Z=0, the process branches to address S7A again. Next, to explain the subroutine, the STX instruction at address SA1 is an instruction to save the contents of the index register in order to use it within the subroutine without destroying the contents of the index register before moving to the subroutine. . The time information stored at addresses SE1 and SE2 is loaded into the index register by the LDX instruction. SA5 address
The value of the index register is decremented by the DEX instruction, and a decision branch is made by the next BNE instruction. If the result of the BNE instruction is not Z=0, that is, the content of the index register is "0000", the program branches to address SA5 again. If Z=1
The value of the index register saved at address SA1 is restored by the LDX instruction, and returned to the main program by the RTS instruction at address SAA. here
When S0078 is stored in addresses SE1 and SE2, the amount of delay time obtained by the subroutine instruction is calculated. MPU clock frequency is 1μ
sec, the execution time of each instruction is as follows. STX: 5μsec LDX: 4μsec DEX: 4μsec BNE: 4μsec RTS: 5μsec Therefore, LDX and DEX commands are executed S0078 times (in decimal
120 times), 5+4+(4+4)×120+4+5=978 μsec is obtained. [Effects of the Invention] As described above, in the present invention, a photocurrent substitute value before the leading start of the leading curtain is stored, and based on this value, the integral current output from the photocurrent amplification means is set to the initial value. The amplification factor is controlled so that they are equal. This initial value does not depend on the difference in light reflected from the film only from the front shutter curtain, and therefore automatically corrects the reflectance of the film. Moreover, 1
Since the outputs of the two optical conversion elements are used for storage before the front curtain starts running and for real-time measurement after the start of running, the circuit configuration is simplified and the troublesome adjustment is eliminated.

【表】【table】

【表】【table】

【表】【table】

【表】【table】

【表】【table】

【表】【table】

【表】【table】

【表】【table】 【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の構成を示すブロツク図であ
り、第2A図,第2B図及び第3図はこの発明の
カメラの露出制御装置の原理を説明するための受
光量,光電流増幅率及び積分電流の曲線図、第4
図はこの発明のカメラの露出制御装置の回路図、
第5図はカメラの露出制御装置のフローチヤー
ト、第6図は第4図のカメラの露出制御装置の光
電流増幅率制御回路の回路図、第7図はスイツチ
回路図、第8図はスイツチドライバの回路図、第
9図はシヤツタ幕走行位置に対する電流増幅率と
の関係を示すグラフ図、第10図は光電流増幅率
情報に対する光電流増幅率の倍数を示すグラフ
図、第11図はMPUの回路構成図、第12図は
PIA回路構成図、第13図はPIAのの動作を説明
するフローチヤート図そして第14図乃至第16
図はこの発明のカメラの露光制御装置の動作過程
をプログラムに従つて示すフローチヤート図であ
る。 101……光電変換素子、102……光電流増
幅手段、103……記憶手段、104……比較手
段、105……増幅率補正手段、106……積分
手段、107……シヤツタ制御手段、108……
A/D変換手段。
FIG. 1 is a block diagram showing the configuration of the present invention, and FIGS. 2A, 2B, and 3 show the amount of received light, photocurrent amplification factor, and Integral current curve diagram, 4th
The figure is a circuit diagram of an exposure control device for a camera according to the present invention.
Fig. 5 is a flowchart of the camera exposure control device, Fig. 6 is a circuit diagram of the photocurrent amplification factor control circuit of the camera exposure control device of Fig. 4, Fig. 7 is a switch circuit diagram, and Fig. 8 is a switch circuit diagram. The circuit diagram of the driver, FIG. 9 is a graph showing the relationship between the current amplification factor and the shutter curtain traveling position, FIG. 10 is a graph showing the multiple of the photocurrent amplification factor with respect to the photocurrent amplification factor information, and FIG. The MPU circuit diagram, Figure 12, is
PIA circuit configuration diagram, Figure 13 is a flowchart explaining the operation of PIA, and Figures 14 to 16 are
The figure is a flowchart showing the operation process of the camera exposure control device according to the present invention according to a program. 101...Photoelectric conversion element, 102...Photocurrent amplification means, 103...Storage means, 104...Comparison means, 105...Amplification factor correction means, 106...Integration means, 107...Shutter control means, 108... …
A/D conversion means.

Claims (1)

【特許請求の範囲】[Claims] 1 シヤツタ先幕面およびフイルム面の少なくと
も一方からの反射光を測光し、光電流を出力する
光電変換素子と、前記光電変換素子から出力され
る光電流を所定の増幅率で増幅すると共にこの増
幅光電流に応じた光電流代用特性値を出力する光
電流増幅手段と、前記シヤツタ先幕が前記フイル
ム面を露呈する前に少なくとも一回、前記光電流
代用特性値をA/D変換すると共に前記フイルム
面を露呈する直後から前記光電流代用特性値を繰
返しA/D変換するA/D変換手段と、前記フイ
ルム露呈前に前記A/D変換手段から得られる
A/D変換出力値を初期値(VB2S)として記憶
する記憶手段と、前記A/D変換手段のA/D変
換出力値(VB2)と前記初期値(VB2S)とを前
記フイルム面露呈直後から比較し、前記A/D変
換出力値(VB2)と前記初期値(VB2S)との大
小関係が逆転したとき出力を発生する比較手段
と、前記比較手段の出力を受けて前記増幅光電流
を略一定とするように前記光電流増幅手段を前記
増幅率を所定値だけ減少させ、前記シヤツタ先幕
の全開直後に増幅率の減少を禁止させる増幅率補
正手段と、前記光電流増幅手段の前記増幅光電流
を積分する積分手段と、前記積分手段の出力に基
づいてシヤツタ後幕の走行を開始させるシヤツタ
制御手段とを具備することを特徴とするカメラの
露出制御装置。
1. A photoelectric conversion element that measures reflected light from at least one of the shutter front curtain surface and the film surface and outputs a photocurrent, and a photoelectric conversion element that amplifies the photocurrent output from the photoelectric conversion element by a predetermined amplification factor. a photocurrent amplifying means for outputting a photocurrent substitute characteristic value corresponding to the photocurrent; A/D converting means for repeatedly A/D converting the photocurrent substitute characteristic value immediately after exposing the film surface, and an A/D conversion output value obtained from the A/D converting means before exposing the film to an initial value. (V B2S ), the A/D conversion output value (V B2 ) of the A/D conversion means and the initial value (V B2S ) are compared immediately after the film surface is exposed, and the Comparing means for generating an output when the magnitude relationship between the D-converted output value (V B2 ) and the initial value (V B2S ) is reversed; amplification factor correction means for reducing the amplification factor of the photocurrent amplification means by a predetermined value and prohibiting the reduction of the amplification factor immediately after the shutter front curtain is fully opened; and integrating the amplified photocurrent of the photocurrent amplification means. 1. An exposure control device for a camera, comprising: an integrating means for calculating the output of the integrating means; and a shutter controlling means for starting the movement of a rear shutter curtain based on the output of the integrating means.
JP12779379A 1979-10-03 1979-10-03 Photometric system Granted JPS5651726A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12779379A JPS5651726A (en) 1979-10-03 1979-10-03 Photometric system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12779379A JPS5651726A (en) 1979-10-03 1979-10-03 Photometric system

Publications (2)

Publication Number Publication Date
JPS5651726A JPS5651726A (en) 1981-05-09
JPS6138454B2 true JPS6138454B2 (en) 1986-08-29

Family

ID=14968809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12779379A Granted JPS5651726A (en) 1979-10-03 1979-10-03 Photometric system

Country Status (1)

Country Link
JP (1) JPS5651726A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02558U (en) * 1988-06-10 1990-01-05

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138726A (en) * 1980-03-31 1981-10-29 Olympus Optical Co Ltd Photometric apparatus
JPS5828827U (en) * 1981-08-18 1983-02-24 オリンパス光学工業株式会社 Camera reflection photometry device
US4423934A (en) * 1982-04-02 1984-01-03 Eastman Kodak Company Photographic camera with digital controller and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02558U (en) * 1988-06-10 1990-01-05

Also Published As

Publication number Publication date
JPS5651726A (en) 1981-05-09

Similar Documents

Publication Publication Date Title
EP0240937B1 (en) Black-level correction circuit for video camera
JPH04273777A (en) Exposure control circuit
JP2003085542A (en) Method and device for correcting image data
US4453811A (en) Automatic exposure controller for a camera
JPS6138454B2 (en)
JPS61165743A (en) Accessories for camera capable of adjusting position of encoder
US4070682A (en) Exposure time control circuit
CN110398847A (en) The detection device and detection method of display device brightness
US4123764A (en) Exposure control device
US6085046A (en) Device for processing digital data of a DX code
JPS58177023A (en) Automatic gain controlling circuit
JPH0337170B2 (en)
JPH0723773Y2 (en) Camera with flash device
JPH0617055Y2 (en) Optical power meter
KR100256208B1 (en) A method and device for controlling multiple divideo photo sensor in accordance with the level of a brigthness
SU1667251A1 (en) Shaft rotation angle-to-digit converter
JPH07117423B2 (en) Sensor output device
JPH03235932A (en) Emission quantity controller for electronic flash
KR0170687B1 (en) Offset compensation method of digital servo control system
JPS60165180A (en) Comparator of exposure controller
JP2000155348A (en) Photometric device for camera
JPH0467908B2 (en)
Bernstein Interfacing the AD22100 Temperature Sensor to a Low Cost Single-Chip Microcontroller
JPH11119288A (en) Stroboscope device
JP2000221053A (en) Sensor circuit