JPH03235932A - Emission quantity controller for electronic flash - Google Patents

Emission quantity controller for electronic flash

Info

Publication number
JPH03235932A
JPH03235932A JP3184090A JP3184090A JPH03235932A JP H03235932 A JPH03235932 A JP H03235932A JP 3184090 A JP3184090 A JP 3184090A JP 3184090 A JP3184090 A JP 3184090A JP H03235932 A JPH03235932 A JP H03235932A
Authority
JP
Japan
Prior art keywords
ttl
gain
emission
threshold value
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3184090A
Other languages
Japanese (ja)
Other versions
JPH0565857B2 (en
Inventor
Osamu Sato
修 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Corp
Original Assignee
Asahi Kogaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kogaku Kogyo Co Ltd filed Critical Asahi Kogaku Kogyo Co Ltd
Priority to JP3184090A priority Critical patent/JPH03235932A/en
Publication of JPH03235932A publication Critical patent/JPH03235932A/en
Publication of JPH0565857B2 publication Critical patent/JPH0565857B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Stroboscope Apparatuses (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)

Abstract

PURPOSE:To control the quantity of emission with sufficient accuracy even when a general purpose D/A converter is used by stopping the emission of an electronic flash corresponding to the result of comparison between the output voltage of a light quantity detecting means and a threshold value. CONSTITUTION:A voltage TTLout corresponding to the quantity of the emission of the electronic flash 15 is inputted to the negative input terminal of a comparator 30 and the threshold value which is set through the D/A converter 40 is inputted to the positive input terminal. While a TTL amplifier starts integration and a photodetector senses the light, the TTLout is decreased monotonously with the lapse of time. When the voltage TTLout becomes less than the threshold value, a comparator 30 changes from low to high to output an emission stopping signal. A CPU 20 controls a driving circuit 23 corresponding to the emission stopping signal to stop the emission of the electronic flash 15. Consequently, even when the general purpose D/A converter is used, the quantity of emission can be controlled with sufficient accuracy.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カメラのフラッシュの発光量をフィルム感度
に応じて制御する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a device for controlling the amount of light emitted from a camera flash according to film sensitivity.

〔従来の技術〕[Conventional technology]

TTLフラッシュ8周光システムは、フラッシュの発光
量をカメラボディ内に設けられた受光素子を介して検出
し、検出回路が所定の発光量を検出した時フラッシュの
発光を停止させるように制御する。すなわちこのシステ
ムにおいて、検出回路のTTLアンプの出力電圧は、例
えば第5図に示されるようにフラッシュが発光している
間減少していき(実線Sおよび破線J)、この出力電圧
がD/A変換器から出力されるスレショールド値(TH
)よりも低(なった時、フラッシュの発光が停止せしめ
られる。このスレショールド値はフィルム感度および露
出倍数に応じて定められ、このフィルム感度等が高いほ
ど、発光量を減少させるべく高く設定される。
The TTL flash 8-round light system detects the amount of light emitted by the flash via a light receiving element provided in the camera body, and controls the flash to stop emitting light when the detection circuit detects a predetermined amount of light. That is, in this system, the output voltage of the TTL amplifier of the detection circuit decreases while the flash is emitting light, as shown in FIG. The threshold value (TH
), the flash will stop firing. This threshold value is determined according to the film sensitivity and exposure multiple; the higher the film sensitivity, etc. be done.

しかしフィルム感度が高くなると、スレショールド値が
大きくなってTTLアンプの出力電圧の初期値である基
準電圧に近くなりすぎ、TTL調光レベルの分解能が低
下してしまう。このため従来、フィルム感度が一定値以
上になると、TTLアンプのゲインを太き(する(第5
図の実線Sの傾きを大きくする)とともにスレショール
ド値を下げ、調光レベルを調整している。
However, as the film sensitivity increases, the threshold value increases and becomes too close to the reference voltage, which is the initial value of the output voltage of the TTL amplifier, and the resolution of the TTL dimming level decreases. For this reason, conventionally, when the film sensitivity exceeds a certain value, the gain of the TTL amplifier is increased (5th
The slope of the solid line S in the figure is increased), the threshold value is lowered, and the dimming level is adjusted.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ここで、TTLアンプの出力電圧のみをカバーする、ス
レショールド値の設定のためのD/A変換器を使用すれ
ば問題はない。
Here, there is no problem if a D/A converter for setting the threshold value that covers only the output voltage of the TTL amplifier is used.

ところが、このD/A変換器を調光システム以外のもの
と共用する場合、このD/A変換器の出力電圧範囲がT
TLアンプの出力電圧範囲を越えるためにスレショール
ド値の設定の分解能が低下し、従来のようにTTLアン
プのゲインを大きくしてスレショールド値を下げるだけ
では、発光量を十分な精度で制御できないという問題が
生じる。
However, when this D/A converter is shared with something other than a dimming system, the output voltage range of this D/A converter is T
Since the output voltage range of the TL amplifier is exceeded, the resolution for setting the threshold value decreases, and simply increasing the gain of the TTL amplifier and lowering the threshold value as in the past makes it difficult to control the amount of light emitted with sufficient accuracy. The problem arises that it cannot be controlled.

本発明は、汎用のD/A変換器を用いた場合であっても
、十分な精度で発光量を制御できる装置を提供すること
を目的としてなされたものである。
An object of the present invention is to provide a device that can control the amount of light emitted with sufficient accuracy even when a general-purpose D/A converter is used.

〔問題を解決するための手段〕[Means to solve the problem]

本発明に係るフラッシュの発光量制御装置は、受光素子
が光を感知する間、時間的に変化する電圧を出力する光
量検出手段と、D/A変換器の出力電圧、およびD/A
変換器の出力電圧と一定電圧を分圧して得られる電圧の
一方を、スレショールド値として選択的に設定可能なス
レショールド設定手段と、上記光量検出手段の出力電圧
と上記スレショールド値との比較結果に応じた信号を出
力する比較回路と、上記信号に応じてフラッシュの発光
を停止させる手段とを備えたことを特徴としている。
A flash light emission amount control device according to the present invention includes a light amount detection means that outputs a voltage that changes over time while a light receiving element senses light, an output voltage of a D/A converter, and a D/A converter.
threshold setting means capable of selectively setting one of the output voltage of the converter and the voltage obtained by dividing the constant voltage as a threshold value; and the output voltage of the light amount detection means and the threshold value. The present invention is characterized in that it includes a comparison circuit that outputs a signal according to the comparison result between the two and a means for stopping the emission of the flash according to the signal.

〔実施例〕〔Example〕

以下図示実施例により本発明を説明する。 The present invention will be explained below with reference to illustrated embodiments.

第2図は光学系の構成例を示す。この図において、撮影
レンズ11とフィルム面12との間には、受光レンズ1
3と受光素子14とが設けられ、受光素子14は、撮影
レンズ11を通過しフィルム面12において反射した光
を、受光レンズ13を介して受ける。フラッシュ15の
発光量は、受光素子14を含むTTL調光回路によって
検知され、この発光量が所定値になった時、フラッシュ
の発光が停止せしめられる。なお本発明において、フラ
ッシュ15はカメラ本体に内蔵されたものでもよく、ま
た外付けのものでもよい。
FIG. 2 shows an example of the configuration of the optical system. In this figure, a light receiving lens 1 is located between the photographing lens 11 and the film surface 12.
3 and a light-receiving element 14 are provided, and the light-receiving element 14 receives, via the light-receiving lens 13, the light that has passed through the photographing lens 11 and reflected on the film surface 12. The amount of light emitted by the flash 15 is detected by a TTL dimming circuit including the light receiving element 14, and when the amount of light emitted reaches a predetermined value, the light emission of the flash is stopped. In the present invention, the flash 15 may be built into the camera body or may be externally attached.

3− 一 第1図はT T L ill光回路の構成を示す。この
回路の種々の基本的な制御はマイクロコンピュータ(C
PU)20によって行われる。CPU20には、フィル
ム感度設定部21と露出倍数設定部22とが接続される
。フィルム感度設定部21は、例えばフィルムパトロー
ネのDXコードからフィルムのISO感度(Sν)を読
み取るものであるが、手動でISO感度を設定するもの
であってもよい。
3-1 Figure 1 shows the configuration of a TTL optical circuit. The various basic controls of this circuit are controlled by a microcomputer (C
PU) 20. A film sensitivity setting section 21 and an exposure multiple setting section 22 are connected to the CPU 20 . The film sensitivity setting section 21 reads the ISO sensitivity (Sv) of the film from, for example, the DX code of the film cartridge, but may also manually set the ISO sensitivity.

露出倍数設定部22は、露出倍数(Xv)を設定するた
めにカメラ本体に設けられるスイッチである。
The exposure multiple setting unit 22 is a switch provided on the camera body to set the exposure multiple (Xv).

CPU20には、フラッシュ15を制御するための駆動
回路23が接続され、また種々の情報を記憶するE”F
ROM24が接続される。
A drive circuit 23 for controlling the flash 15 is connected to the CPU 20, and an E"F for storing various information is connected to the CPU 20.
ROM24 is connected.

比較器30のマイナス入力端子には、フラッシュ15の
発光量に応じた電圧TTLou tが入力され、またプ
ラス入力端子には、D/A変換器4oを介して設定され
るスレショールド値が入力される。
A voltage TTLout corresponding to the amount of light emitted by the flash 15 is input to the negative input terminal of the comparator 30, and a threshold value set via the D/A converter 4o is input to the positive input terminal. be done.

電圧TTLou tは、後述するように、TTLアンプ
が積分を開始し受光素子14が光を感知している開時間
とともに単調に低下する。比較器30は電圧TTLou
 tがスレショールド値よりも小さくなった時「ロー」
から「ハイ」になり、発光停止信号を出力する。CPU
20はこの発光停止信号に応じて駆動回路23を制御し
、フラッシュ15の発光を停止させる。
As will be described later, the voltage TTLout monotonically decreases with the open time during which the TTL amplifier starts integration and the light receiving element 14 is sensing light. The comparator 30 has a voltage TTLou
“Low” when t becomes smaller than the threshold value
becomes "high" and outputs a light emission stop signal. CPU
20 controls the drive circuit 23 in response to this light emission stop signal to stop the flash 15 from emitting light.

フラッシュの発光量に応じた電圧TTLou tを出力
する積分回路すなわちTTLアンプは、オペアンプ31
、コンデンサ32、抵抗33.34およびスイッチ35
.36.37を有する。オペアンプ31の各入力端子に
は、受光素子14が接続される。またオペアンプ31の
プラス入力端子には、抵抗51.52とバッファ53を
有する基準電圧発生回路が接続され、この回路から基準
電圧Vslが入力される。スタートスイッチ35は発光
量の計測開始時、CPU20によって閉成せしめられ、
これにより積分回路の出力電圧TTLou tは基準電
圧Vslから0■へ向かって単調に低下していく。
The integrating circuit, that is, the TTL amplifier that outputs the voltage TTLout according to the amount of light emitted by the flash, is operated by the operational amplifier 31.
, capacitor 32, resistor 33, 34 and switch 35
.. It has 36.37. A light receiving element 14 is connected to each input terminal of the operational amplifier 31. Further, a reference voltage generation circuit having a resistor 51, 52 and a buffer 53 is connected to the positive input terminal of the operational amplifier 31, and a reference voltage Vsl is inputted from this circuit. The start switch 35 is closed by the CPU 20 at the start of measuring the amount of light emitted,
As a result, the output voltage TTLout of the integrating circuit monotonically decreases from the reference voltage Vsl toward 0.

TTLゲインスイッチ36.37は積分回路のゲインす
なわちTTLゲインを設定するものである。抵抗33.
34の抵抗値は1対3の比である。
TTL gain switches 36 and 37 are used to set the gain of the integrating circuit, that is, the TTL gain. Resistance 33.
The resistance value of 34 is a ratio of 1:3.

したがってスイッチ36がON、スイッチ37がOFF
の時、TTLゲインは1倍となり、またスイッチ36が
OFF、スイッチ37がONの時、TTLゲインは4倍
となる。これらのスイッチ36.37の0N−OFF制
御はCPU20によって行われる。
Therefore, switch 36 is ON and switch 37 is OFF.
When , the TTL gain is 1 times, and when the switch 36 is OFF and the switch 37 is ON, the TTL gain is 4 times. ON-OFF control of these switches 36 and 37 is performed by the CPU 20.

比較器30に入力されるスレシッールド値を設定するス
レショールド設定回路は、8 bitのD/A変換器4
0、バッファ41、抵抗42.43およびD/Aゲイン
スイッチ44を有する。D/A変換器40は定電圧源V
ref (例えば4V)に接続されており、定電圧Vr
efがこのD/A変換器40のF、S、(フルスケール
)となる。また、このD/A変換器40は、フィルム感
度と露出倍数の和により定まるSv修正値(第7図にお
ける5VTTL)に対応したデジタル信号(8bit)
をCPU20から入力し、このSv修正値に応じた出力
電圧VD/Aを出力する。ここで、Sv修正値(SVT
TL)に対応するデジタル入力値をnとすると、出力電
圧VD/^は VD/A  = (n/ 255 )  ・Vrefと
なる。
A threshold setting circuit that sets a threshold value input to the comparator 30 is an 8-bit D/A converter 4.
0, a buffer 41, resistors 42 and 43, and a D/A gain switch 44. The D/A converter 40 is a constant voltage source V
ref (for example, 4V), and a constant voltage Vr
ef is F, S, (full scale) of this D/A converter 40. The D/A converter 40 also generates a digital signal (8 bits) corresponding to the Sv correction value (5VTTL in FIG. 7) determined by the sum of the film sensitivity and the exposure multiple.
is input from the CPU 20, and an output voltage VD/A corresponding to this Sv correction value is output. Here, Sv correction value (SVT
When the digital input value corresponding to TL is n, the output voltage VD/^ becomes VD/A = (n/255) ·Vref.

抵抗42はバッファ41を介してD/A変換器40に接
続され、抵抗43はスイッチ44を介して基準電圧発生
回路のバッファ53に接続される。
The resistor 42 is connected to the D/A converter 40 via a buffer 41, and the resistor 43 is connected via a switch 44 to a buffer 53 of the reference voltage generation circuit.

スイッチ44は後述するように、CPU20により、S
v修正値に応じて0N−OFF制御される。
The switch 44 is operated by the CPU 20 as described below.
ON-OFF control is performed according to the v correction value.

このスイッチ44がOFF状態の時、D/A変換器40
の出力電圧が直接比較器30に入力され、ON状態の時
、D/A変換器40の出力電圧と基準電圧Vslとを分
圧して得られる電圧が比較器30に入力される。抵抗4
2.43の抵抗値は3対1の比である。具体的にはスイ
ッチ44がOFF状態の時、比較器30のプラス入力電
圧範囲は0〜Vref(V)であり、またスイッチ44
がON状態の時には、(3/4)νsl 〜1/4(V
ref+3Vsl)(V)となり、スイッチ44がON
状態の時の比較器30のプラス入力電圧幅は(1/4)
 Vrefとなり、スイッチ44がOFF状態の時に比
べて1/4に圧縮される。したがって、このスレショー
ルド設7− 定回路によるゲインすなわちD/Aゲインは、スイッチ
44がOFF状態の時1倍であり、スイッチ44がON
状態の時1/4倍である。
When this switch 44 is in the OFF state, the D/A converter 40
The output voltage of the D/A converter 40 is directly input to the comparator 30, and when it is in the ON state, the voltage obtained by dividing the output voltage of the D/A converter 40 and the reference voltage Vsl is input to the comparator 30. resistance 4
A resistance value of 2.43 is a 3 to 1 ratio. Specifically, when the switch 44 is in the OFF state, the positive input voltage range of the comparator 30 is 0 to Vref (V), and the switch 44 is in the OFF state.
is ON, (3/4)νsl ~ 1/4(V
ref+3Vsl) (V), and the switch 44 is turned on.
The positive input voltage width of the comparator 30 in the state is (1/4)
Vref, and is compressed to 1/4 compared to when the switch 44 is in the OFF state. Therefore, the gain due to this threshold setting circuit, that is, the D/A gain, is 1 times when the switch 44 is in the OFF state, and when the switch 44 is in the ON state.
It is 1/4 times the state.

基準電圧発生回路の抵抗51、52の抵抗値は1対3の
比であり、基準電圧発生回路は定電圧源Vref (4
 V)から抵抗分割によりTTLアンプ用の基準電圧V
sH3V)を作り出す。
The resistance values of the resistors 51 and 52 of the reference voltage generation circuit have a ratio of 1:3, and the reference voltage generation circuit has a constant voltage source Vref (4
The reference voltage V for the TTL amplifier is obtained by resistor division from V).
sH3V).

第3図は、CPU20と、スタートスイッチ35、TT
Lゲインスイッチ36、37およびD/Aゲインスイッ
チ44等との接続関係を示したものである。スタートス
イッチと各TTLゲインスイッチ35、36、37は、
CPU20の内部バス61からラッチ回路62および論
理回路を介して信号を入力され、所定のタイミングでオ
ンオフする。D/A変換器40はバス61からラッチ回
路63を介してSv修正値に対応したデジタル値を入力
され、これをD/A変換して比較器30に出力する。C
PU20はラッチ回路64を介してD/Aゲインスイッ
チ44に接続され、これをオンオフさせる。またCPU
20のFQ端子はフラッシュ15に接続されており、フ
ラッシュ15の発光を停止させるべく発光停止信号を出
力する。
Figure 3 shows the CPU 20, start switch 35, and TT.
The connection relationship with the L gain switches 36, 37, the D/A gain switch 44, etc. is shown. The start switch and each TTL gain switch 35, 36, 37 are
A signal is input from the internal bus 61 of the CPU 20 via the latch circuit 62 and the logic circuit, and is turned on and off at a predetermined timing. The D/A converter 40 receives a digital value corresponding to the Sv correction value from the bus 61 via the latch circuit 63, converts it into a D/A, and outputs it to the comparator 30. C
The PU 20 is connected to the D/A gain switch 44 via a latch circuit 64 to turn it on and off. Also CPU
The FQ terminal 20 is connected to the flash 15 and outputs a light emission stop signal to stop the flash 15 from emitting light.

第4図は、TTL調光回路の調整時に実行されるルーチ
ンを示す。このルーチンは、調光回路の性能のバラツキ
を修正するための係数を求め、この修正係数は、第6図
に示すTTLフラッシュ処理ルーチンにおいて使用され
る。
FIG. 4 shows a routine executed when adjusting the TTL dimming circuit. This routine determines coefficients for correcting variations in performance of the dimming circuit, and these correction coefficients are used in the TTL flash processing routine shown in FIG.

ステップ61では、基準電圧Vsl(3 V )が図示
しない回路からCPUへ読み込まれ、A/D変換される
。このA/D変換値はステップ62においてEoとして
E”FROM24に格納される。ステップ63では、一
定光量を有する光が受光素子14に当てられ、積分回路
による積分が開始される。
In step 61, the reference voltage Vsl (3 V) is read into the CPU from a circuit (not shown) and A/D converted. This A/D converted value is stored in the E''FROM 24 as Eo in step 62. In step 63, light having a constant amount of light is applied to the light receiving element 14, and integration by the integrating circuit is started.

これにより、積分回路(TTLアンプ)からの出力は第
5図の実線Sのように減少していく。ステップ64にお
いては、積分が開始されてからの時間がタイマーによっ
てカウントされる。このステップ64は、積分回路の出
力値が上記一定光量に対応するスレショールド値TIに
達し、ステップ65において比較器30の出力信号がr
 High Jにな− 10 るまで繰り返され、これにより、積分回路の出力値がス
レショールド値THに達するまでの時間Txが計測され
る。ステップ66では、修正係数Ha(−To/Tx)
が算出される。この積分回路の出力は、設計上破線Jの
ように減少し、上記一定光量の場合時間Toでスレショ
ールドTHに達するように構成されており、この修正係
数Eaを用いることにより、個々のTTL調光回路はフ
ラッシュを時間Toだけ発光させることができるように
なる(第6図のステップ75)。ステップ67では修正
係数EaがE”PROM24に格納される。
As a result, the output from the integrating circuit (TTL amplifier) decreases as shown by the solid line S in FIG. In step 64, a timer counts the time since the integration started. In this step 64, the output value of the integrating circuit reaches the threshold value TI corresponding to the above-mentioned constant light amount, and in step 65, the output signal of the comparator 30 is r
This is repeated until it reaches High J, and thereby the time Tx until the output value of the integrating circuit reaches the threshold value TH is measured. In step 66, the correction coefficient Ha(-To/Tx)
is calculated. The output of this integrator circuit is designed to decrease as indicated by the broken line J and reach the threshold TH at time To for the above-mentioned constant light amount. By using this correction coefficient Ea, each TTL The dimming circuit is now able to cause the flash to emit light for a period of time To (step 75 in FIG. 6). In step 67, the correction coefficient Ea is stored in the E''PROM24.

第6図はTTLフラッシュ処理ルーチンを示し、このル
ーチンは実際の撮影において、例えばシャッターレリー
ズの時、実行される。
FIG. 6 shows a TTL flash processing routine, which is executed during actual photographing, for example, at the time of shutter release.

ステップ71ではE”PROM24から基準値EOが読
み込まれ、ステップ72ではE”PROM24から修正
係数Haが読み込まれる。ステップ73では、フィルム
感度Sνおよび露出倍数Xvの和すなわちSv修正値5
VTTLが求められる。ここで、フィルム感度Svおよ
び露出倍数Xνは、予め測光演算時においてフィルム感
度設定部21および露出倍数設定部22より読み込まれ
ているものとする。
In step 71, the reference value EO is read from the E''PROM 24, and in step 72, the correction coefficient Ha is read from the E''PROM24. In step 73, the sum of the film sensitivity Sv and the exposure multiple Xv, that is, the Sv correction value 5
VTTL is required. Here, it is assumed that the film sensitivity Sv and the exposure multiple Xv have been read in advance from the film sensitivity setting section 21 and the exposure multiple setting section 22 at the time of photometry calculation.

ステップ74では第7図に示ず130テーブルが参照さ
れ、rSVTTL Jに対応したr D/Aステップ」
が読み込まれる。
In step 74, table 130 (not shown in FIG. 7) is referred to, and the r D/A step corresponding to rSVTTL J is
is loaded.

ISOテーブルはSv修正値5VTTLとD/Aステッ
プの関係等を示したものである。このテーブルにおイテ
、’TTL L/へ)I/Jは、ソ(7) rSVTT
L J ニおける基準電圧νs1 とスレショールド値
との間の電位差(mV) 、つまりTTLアンプの出力
電圧が基準電圧Vslから何mV低下した所にスレショ
ールド値を設定すべきかを示す。またr D/Aステッ
プ」はr TTLレベル」のD/A変換器設定換算値で
あり、rlsOJはフィルム感度を示す。
The ISO table shows the relationship between the Sv correction value 5VTTL and the D/A step. Ite to this table, 'TTL L/) I/J is SO (7) rSVTT
The potential difference (mV) between the reference voltage νs1 at L J and the threshold value, that is, the threshold value should be set at how many mV the output voltage of the TTL amplifier has decreased from the reference voltage Vsl. Further, "r D/A step" is a D/A converter setting conversion value of "r TTL level", and rlsOJ indicates film sensitivity.

さてステップ75では、基準値EO1修正係数Eaおよ
びD/AステップXに基づき、現在用いられている調光
回路において、D/A変換器20に出力すべきデジタル
データが算出される。
Now, in step 75, based on the reference value EO1 correction coefficient Ea and the D/A step X, digital data to be output to the D/A converter 20 in the currently used dimming circuit is calculated.

ステップ81ではフィルム感度(ISO)が200より
も大きいか否か判定される。フィルム感度(■=11 =12 SO)が200以下の場合、ステップ82においてTT
Lゲインが1倍に設定され、200よりも大きい場合、
ステップ83においてTTLゲインが4倍に設定される
。フィルム感度(150)が200以下の場合、ステッ
プ84において、さらにフィルム感度(ISO)が50
よりも大きいか否か判定され、50以下の場合ステップ
85においてD/Aゲインが1倍に設定され、50より
も大きい場合ステップ86においてD/Aゲインが1/
4倍に設定される。一方ステップ81においてフィルム
感度(ISO)が200よりも大きいと判定された場合
、ステップ83の実行の後ステップ86においてD/A
ゲインが1/4倍に設定される。
In step 81, it is determined whether the film sensitivity (ISO) is greater than 200. If the film sensitivity (■ = 11 = 12 SO) is less than 200, in step 82 the TT
If L gain is set to 1x and greater than 200,
In step 83, the TTL gain is set to 4 times. If the film speed (150) is 200 or less, in step 84, the film speed (ISO) is further set to 50.
If it is 50 or less, the D/A gain is set to 1 in step 85, and if it is greater than 50, the D/A gain is set to 1 in step 86.
It is set to 4 times. On the other hand, if it is determined in step 81 that the film sensitivity (ISO) is greater than 200, after execution of step 83, in step 86 the D/A
The gain is set to 1/4.

ステップ81〜86の処理内容を、第1図および第7図
を参照して再び説明する。
The processing contents of steps 81 to 86 will be explained again with reference to FIGS. 1 and 7.

フィルム感度(ISO)が50以下の場合、TTLゲイ
ンスイッチ36がON状態、TTLゲインスイッチ37
がOFF状態、またD/Aゲインスイッヂ44がOFF
状態に定められる。したがって、TTLゲインは1倍、
D/Aゲインは1倍となる。
When the film sensitivity (ISO) is 50 or less, the TTL gain switch 36 is in the ON state, and the TTL gain switch 37 is in the ON state.
is in the OFF state, and the D/A gain switch 44 is also OFF.
determined by the state. Therefore, the TTL gain is 1x,
The D/A gain is 1x.

またフィルム感度(150)が50と200の間の場合
、TTLゲインスイッチ36がON状態、TTLゲイン
スイッチ37がOFF状態、またD/Aゲインスイッチ
44がON状態に定められる。したがって、TTLゲイ
ンは1倍、D/Aゲインは1/4倍となる。フィルム感
度(ISO)が200よりも大きい場合、TTLゲイン
スイッチ36がOFF状態、TTLゲインスイッチ37
がON状態、またD/Aゲインスイッチ44がON状態
に定められる。したがって、TTLゲインは4倍、D/
Aゲインは1/4倍となる。
Further, when the film sensitivity (150) is between 50 and 200, the TTL gain switch 36 is set to the ON state, the TTL gain switch 37 is set to the OFF state, and the D/A gain switch 44 is set to the ON state. Therefore, the TTL gain is 1 times and the D/A gain is 1/4 times. When the film sensitivity (ISO) is greater than 200, the TTL gain switch 36 is in the OFF state, and the TTL gain switch 37 is in the OFF state.
is set to the ON state, and the D/A gain switch 44 is set to the ON state. Therefore, the TTL gain is 4x, D/
A gain is 1/4.

第6図において、ステップ91では、駆動回路23を介
してフラッシュが発光開始するとともに、スタートスイ
ッチ35が閉成されて積分回路の積分が開始され、フラ
ッシュの発光量の計測が開始される。ステップ92にお
いてノイズ発生防止のために所定の待ち時間が設けられ
た後、ステップ93においてクエンチ(Q)許可信号が
出力され、これによりフラッシュ15の停止が可能とな
る。
In FIG. 6, in step 91, the flash starts emitting light via the drive circuit 23, the start switch 35 is closed, the integration of the integrating circuit is started, and the measurement of the amount of light emitted by the flash is started. After a predetermined waiting time is provided in step 92 to prevent noise generation, a quench (Q) permission signal is output in step 93, thereby making it possible to stop the flash 15.

フラッシュは上述したように、積分回路の出力型3 4 圧がスレショールド値よりも小さくなった時、発光を停
止する。
As mentioned above, the flash stops emitting light when the output type 3 4 pressure of the integrating circuit becomes smaller than the threshold value.

次に、本実施例におけるTTLフラッシュ調光システム
の動作を第3図および第8図により説明する。
Next, the operation of the TTL flash light control system in this embodiment will be explained with reference to FIGS. 3 and 8.

まず第7図のテーブルを参照し、rSVTTL Jに従
ったr D/Aステップ」が読み込まれ、これに基準値
Eoと修正係数Eaが施されてスレショールド値THが
定められる(第6図のステップ75)。次いで、フィル
ム感度に基づいてTTLゲインが設定される。TTLゲ
インを設定するための制御信号は、第3図に示すように
、CPU20内においてバス61の所定のラインから出
力される。TTLゲインは、この制御信号が「工」の時
、1倍に定められ、「0」の時4倍に定められる。TT
Lゲインの設定の後、フィルム感度に基づいてD/Aゲ
インが設定される。D/Aゲインを設定するための制御
信号も、バス61の所定のラインから出力され、D/A
ゲインは、この制御信号が「1」の時、1/4倍に定め
られ、「0」の時1倍に定められる。
First, with reference to the table in FIG. 7, the "r D/A step according to rSVTTL J" is read, and the reference value Eo and correction coefficient Ea are applied thereto to determine the threshold value TH (see FIG. 6). step 75). The TTL gain is then set based on the film sensitivity. A control signal for setting the TTL gain is output from a predetermined line of the bus 61 within the CPU 20, as shown in FIG. The TTL gain is set to 1 when this control signal is "engine", and is set to 4 times when this control signal is "0". TT
After setting the L gain, the D/A gain is set based on the film sensitivity. A control signal for setting the D/A gain is also output from a predetermined line of the bus 61.
The gain is set to 1/4 when this control signal is "1", and is set to 1x when this control signal is "0".

TTLゲインおよびA/Dゲインの設定が終了すると、
バス61の所定のラインを介して積分スタートの信号が
出力され、スタートスイッチ35が開放、TTLゲイン
スイッチ36または37のいずれかが閉成されて光量の
計測すなわち積分回路による積分が開始される。これと
略同時にフラッシュが発光を開始しており、積分回路の
出力電圧TTLOUTは基準電圧Vslから単調に低下
する。
After setting the TTL gain and A/D gain,
An integration start signal is outputted via a predetermined line of the bus 61, the start switch 35 is opened, and either the TTL gain switch 36 or 37 is closed, and the measurement of the amount of light, that is, the integration by the integration circuit is started. At approximately the same time, the flash starts emitting light, and the output voltage TTLOUT of the integrating circuit monotonically decreases from the reference voltage Vsl.

積分スタートの信号出力の後、クエンチ(Q)許可信号
がバス61の所定のラインから出力され、フラッシュの
発光が停止可能となる。そして積分回路の出力電圧TT
LOUTがスレショールド値TIよりも小さくなると、
比較器30の出力信号が「LjからrH,に反転し、こ
れとともにクエンチ信号が「L」からr)(Jに変化す
る。なお、ここで比較器30の出力信号がチャタリング
を起こしても、CPU20にはR−Sフリップフロップ
65が設けられているため、クエンチ信号がこのチャタ
リングの影響を受けることはない。さて、クエンチ15
− 16− 信号の「H」への変化に応じて、CPU20(7)FQ
端子はOFF状態からON状態に変化し、これによりフ
ラッシュ15のクエンチがかかって発光が停止する。
After the integration start signal is output, a quench (Q) permission signal is output from a predetermined line of the bus 61, allowing the flash to stop emitting light. And the output voltage TT of the integrating circuit
When LOUT becomes smaller than the threshold value TI,
The output signal of the comparator 30 is inverted from "Lj to rH," and the quench signal changes from "L" to "r" (J. Since the CPU 20 is provided with an R-S flip-flop 65, the quench signal is not affected by this chattering.
- 16- In response to the change of the signal to "H", the CPU 20 (7) FQ
The terminal changes from the OFF state to the ON state, thereby quenching the flash 15 and stopping light emission.

第9図は、フラッシュ発光時におけるISOに対する積
分回路の出力電圧TTLOIITの時間的変化を示した
ものである。
FIG. 9 shows a temporal change in the output voltage TTLOIIT of the integrating circuit with respect to ISO during flash emission.

フィルム感度(ISO)が25から200の間において
、TTLゲインは1倍に定められている。したがってT
TLアンプの出力電圧は、基準電圧Vs1から破線Z1
および実線Z2に沿って低下する。
When the film sensitivity (ISO) is between 25 and 200, the TTL gain is set to 1. Therefore T
The output voltage of the TL amplifier is from the reference voltage Vs1 to the broken line Z1.
and decreases along solid line Z2.

フィルム感度(rso)が25の場合、スレショールド
値は基準電圧から1200 (mv)だけ低く定められ
、フラッシュの発光は開始から時間TI後に停止せしめ
られる。同様に、フィルム感度(ISO)が50の場合
、スレショールド値は基準電圧から600 (mv)だ
け低く定められ、フラッシュの発光は開始から時間TZ
 (TIの半分)後に停止せしめられる。
If the film sensitivity (rso) is 25, the threshold value is set 1200 (mv) below the reference voltage, and the flash emission is stopped after a time TI from the start. Similarly, if the film sensitivity (ISO) is 50, the threshold value is set 600 (mv) below the reference voltage, and the flash fires at a time TZ
(Half of TI) after which it is stopped.

このフィルム感度(ISO)が25から50の間におい
て、D/Aゲインは1倍であるが、フィルム感度(IS
O)が50から200の間において、D/Aゲインは1
/4倍である。つまり、フィルム感度(ISO)が50
から200の間においては、D/A変換器40の出力電
圧は2.25Vから3.25■の範囲で変化するように
なり、スレショールド値の設定精度が高められる。
When the film sensitivity (ISO) is between 25 and 50, the D/A gain is 1x;
O) is between 50 and 200, the D/A gain is 1
/4 times. In other words, the film sensitivity (ISO) is 50.
to 200, the output voltage of the D/A converter 40 changes in the range of 2.25V to 3.25V, and the accuracy of setting the threshold value is increased.

一方、フィルム感度(ISO)が200よりも大きくな
ると、TTLゲインは4倍に定められ、TTLアンプの
出力電圧は実線Z3に沿って低下する。
On the other hand, when the film sensitivity (ISO) becomes larger than 200, the TTL gain is set to 4 times, and the output voltage of the TTL amplifier decreases along the solid line Z3.

またD/Aゲインは174倍に定められ、したがってス
レショールド値の設定精度は、フィルム感度(ISO)
が50から200の範囲にある場合と同様に、高められ
ている。
Also, the D/A gain is set to 174 times, so the setting accuracy of the threshold value is based on the film sensitivity (ISO).
is in the range of 50 to 200.

このように本実施例によれば、D/A変換器40が汎用
のもので出力電圧の範囲が広くても、スレショールド値
の設定の分解能を向上させることができ、フラッシュの
発光量を高精度に制御することができる。また本実施例
は、D/Aゲインの変化を抵抗42.43による電圧の
分割によって得るように構成されているので、ノイズの
影響が=17 8 少なく、フラッシュの発光量を高精度で制御することが
可能である。さらに本実施例においては、D/Aゲイン
を例えば1/4倍に定めることにより、調光範囲を従来
よりも拡大することができ、フィルム感度(150)が
800以上であっても所定の精度で調光することが可能
となる。
In this way, according to this embodiment, even if the D/A converter 40 is a general-purpose one and has a wide output voltage range, the resolution of setting the threshold value can be improved, and the amount of light emitted by the flash can be reduced. It can be controlled with high precision. In addition, this embodiment is configured to obtain changes in D/A gain by dividing the voltage by resistors 42 and 43, so the influence of noise is reduced = 17 8 and the amount of light emitted by the flash can be controlled with high precision. Is possible. Furthermore, in this embodiment, by setting the D/A gain to, for example, 1/4, the dimming range can be expanded compared to the conventional one, and even if the film sensitivity (150) is 800 or more, the predetermined accuracy can be maintained. It is possible to dim the light.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、汎用のD/A変換器を用
いた場合であっても、十分な精度で発光量を制御するこ
とができるという効果が得られる。
As described above, according to the present invention, even when a general-purpose D/A converter is used, the amount of light emission can be controlled with sufficient accuracy.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はTTL調光回路の示す回路図、第2図はカメラ
の光学系の例を示す斜視図、第3図はマイクロコンピュ
ータおよびその周辺を示す回路図、 第4図は調整ルーチンのフローチャート、第5図はTT
Lアンプの出力電圧とスレショールド値を示す図、 第6図はTTLフラッシュ処理ルーチンのフローチャー
ト、 第7図はISOテーブルを示す図、 第8図はフラッシュ調光制御の動作を示す図、第9図は
TTLアンプの出力電圧の変化を示す図である。 14・・・受光素子 36.37・・・TTLゲインスイッチ44・・・A/
Dゲインスイッチ
Figure 1 is a circuit diagram of the TTL dimming circuit, Figure 2 is a perspective view of an example of a camera optical system, Figure 3 is a circuit diagram of the microcomputer and its surroundings, and Figure 4 is a flowchart of the adjustment routine. , Figure 5 is TT
Figure 6 is a flowchart of the TTL flash processing routine; Figure 7 is an ISO table; Figure 8 is a diagram showing the flash dimming control operation; FIG. 9 is a diagram showing changes in the output voltage of the TTL amplifier. 14... Light receiving element 36.37... TTL gain switch 44... A/
D gain switch

Claims (1)

【特許請求の範囲】[Claims] (1)受光素子が光を感知する間、時間的に変化する電
圧を出力する光量検出手段と、D/A変換器の出力電圧
、およびD/A変換器の出力電圧と一定電圧を分圧して
得られる電圧の一方を、スレショールド値として選択的
に設定可能なスレショールド設定手段と、上記光量検出
手段の出力電圧と上記スレショールド値との比較結果に
応じた信号を出力する比較回路と、上記信号に応じてフ
ラッシュの発光を停止させる手段とを備えたことを特徴
とするフラッシュの発光量制御装置。
(1) While the light-receiving element detects light, a light amount detection means that outputs a voltage that changes over time, the output voltage of the D/A converter, and the output voltage of the D/A converter and a constant voltage are divided. threshold setting means that can selectively set one of the voltages obtained by the threshold value as a threshold value; and outputting a signal according to a comparison result between the output voltage of the light amount detection means and the threshold value. A flash light emission amount control device comprising a comparison circuit and means for stopping flash light emission in accordance with the signal.
JP3184090A 1990-02-13 1990-02-13 Emission quantity controller for electronic flash Granted JPH03235932A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3184090A JPH03235932A (en) 1990-02-13 1990-02-13 Emission quantity controller for electronic flash

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3184090A JPH03235932A (en) 1990-02-13 1990-02-13 Emission quantity controller for electronic flash

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6247067A Division JP2663108B2 (en) 1994-09-14 1994-09-14 Flash emission control device

Publications (2)

Publication Number Publication Date
JPH03235932A true JPH03235932A (en) 1991-10-21
JPH0565857B2 JPH0565857B2 (en) 1993-09-20

Family

ID=12342254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3184090A Granted JPH03235932A (en) 1990-02-13 1990-02-13 Emission quantity controller for electronic flash

Country Status (1)

Country Link
JP (1) JPH03235932A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124394A (en) * 2000-10-18 2002-04-26 Canon Inc Flashing light device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839183A (en) * 1981-08-31 1983-03-07 Canon Inc Flash photographing system for solid-state image pickup device
JPS6012534A (en) * 1983-07-02 1985-01-22 Ricoh Co Ltd Dimming control device of auto stroboscope
JPS6219635U (en) * 1985-07-18 1987-02-05

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673293A (en) * 1979-11-16 1981-06-17 Hitachi Ltd Ice plug construction of pipings

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839183A (en) * 1981-08-31 1983-03-07 Canon Inc Flash photographing system for solid-state image pickup device
JPS6012534A (en) * 1983-07-02 1985-01-22 Ricoh Co Ltd Dimming control device of auto stroboscope
JPS6219635U (en) * 1985-07-18 1987-02-05

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124394A (en) * 2000-10-18 2002-04-26 Canon Inc Flashing light device
JP4573987B2 (en) * 2000-10-18 2010-11-04 キヤノン株式会社 Flash device

Also Published As

Publication number Publication date
JPH0565857B2 (en) 1993-09-20

Similar Documents

Publication Publication Date Title
JPH0990459A (en) Electronic control camera
JPS6215815B2 (en)
JPH03235932A (en) Emission quantity controller for electronic flash
US4329030A (en) Integrating time detector for photographic apparatus
JP2663108B2 (en) Flash emission control device
US4685786A (en) Exposure control device for camera
JP2829919B2 (en) Flash photography system for image signal recorder
JP2000284338A (en) Lighting control device and camera apparatus
KR0154130B1 (en) Control circuit for flash intensity of radiation of camera with automatic focus control
US5243376A (en) Photometry apparatus in a camera
US5504554A (en) Automatic light emission control system for electronic flash
JP2002350921A (en) Exposure control device
JP2529650B2 (en) camera
JPS59228230A (en) Automatic exposure controller
JPH0473627A (en) Temperature compensation device for camera
JP2003043547A (en) Exposure controller
JP3093324B2 (en) Slave flash
JPS63246084A (en) Automatic exposure controller for electronic camera
JPH0723773Y2 (en) Camera with flash device
JPH08211438A (en) Photometry device for camera
JP4061127B2 (en) Strobe light emission control device
JPS63106733A (en) Single-lens reflex camera with flashmatic mechanism
JP4033458B2 (en) Light control device for strobe
JP2005043466A (en) Shutter driving control method and controller for camera
JP2571558B2 (en) Flash photography device or imaging equipment that can use flash photography device