JPS6138273Y2 - - Google Patents
Info
- Publication number
- JPS6138273Y2 JPS6138273Y2 JP5671879U JP5671879U JPS6138273Y2 JP S6138273 Y2 JPS6138273 Y2 JP S6138273Y2 JP 5671879 U JP5671879 U JP 5671879U JP 5671879 U JP5671879 U JP 5671879U JP S6138273 Y2 JPS6138273 Y2 JP S6138273Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- diode
- output
- hybrid circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000670 limiting effect Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【考案の詳細な説明】
この考案は例えば高周波信号の振幅制限を行な
うリミツター回路の改良に関する。
うリミツター回路の改良に関する。
一般に、リミツター回路は第１図に示す如く構
成されている。即ち、信号入力端１１、出力端１
２間にはダイオード１３のアノードおよびダイオ
ード１４のカソードが接続されている。このダイ
オード１３のカソードおよびダイオード１４のア
ノードはコンデンサ１５を介して接地されるとと
もに、可変抵抗１６の可動接片に接続されてい
る。この可変抵抗１６には電源ＶBが供給されて
おり、前記可動接片１６１を摺動することにより
ダイオード１３，１４のバイアス電圧を可変して
リミツテイングポイントを設定している。
成されている。即ち、信号入力端１１、出力端１
２間にはダイオード１３のアノードおよびダイオ
ード１４のカソードが接続されている。このダイ
オード１３のカソードおよびダイオード１４のア
ノードはコンデンサ１５を介して接地されるとと
もに、可変抵抗１６の可動接片に接続されてい
る。この可変抵抗１６には電源ＶBが供給されて
おり、前記可動接片１６１を摺動することにより
ダイオード１３，１４のバイアス電圧を可変して
リミツテイングポイントを設定している。
ところで、このようなリミツター回路に高周波
信号が供給され、しかもダイオード１３，１４の
スイツチング速度が遅い場合、リミツテイングポ
イントを高く設定しないと所望のリミテイング特
性が得られない。しかし、リミツテイングポイン
トを高くするとリミツテイング効果が劣るため、
過入力対策として無意味となり、不都合なもので
あつた。
信号が供給され、しかもダイオード１３，１４の
スイツチング速度が遅い場合、リミツテイングポ
イントを高く設定しないと所望のリミテイング特
性が得られない。しかし、リミツテイングポイン
トを高くするとリミツテイング効果が劣るため、
過入力対策として無意味となり、不都合なもので
あつた。
この考案は上記事情に基づいてなされたもの
で、リミツテイングポイントを低く設定し得ると
ともに容易に種々のリミツテイング特性を設定可
能とし、十分な過入力対策を行ない得るリミツタ
ー回路を提供するものである。
で、リミツテイングポイントを低く設定し得ると
ともに容易に種々のリミツテイング特性を設定可
能とし、十分な過入力対策を行ない得るリミツタ
ー回路を提供するものである。
以下、この考案の一実施例について図面を参照
して説明する。
して説明する。
第２図において２１はハイプリツド回路例えば
ストリツプライン３dB方向性結合器（以下、3dB
カツプラと略称する）である。この3dBカツプラ
２１は実際には第３図に示す構成となつている。
ここで、端子番号をそれぞれ（ａ，ｂ，ｃ，ｄ）
とし、例えば端子ａに信号が供給されたとする
と、この信号は二等分されて端子ｂ，ｄに出力さ
れる。このうち端子ｄより出力される信号は端子
ｂより出力される信号より90゜遅れ位相となつて
いる。第２図において第１の端子ａには高周波信
号が入力され、第４の端子ｃには例えばZo＝50
Ωの負荷が接続される。また、第３の端子ｄはコ
ンデンサ２２を介して高速スイツチング動作可能
な第１のダイオード例えばシヨツトキーダイオー
ド２３のカソードに接続され、このダイオード２
３のアノードは接地されている。さらに、第２の
端子ｂはコンデンサ２４を介して第２のダイオー
ド例えばPINダイオード２５のアノードに接続さ
れている。このダイオード２５のカソードはコン
デンサ２６を介して接地されるとともに、自己バ
イアス抵抗２７の一端に接続されている。この抵
抗２７の他端は可変抵抗２８の可動接片２８１に
接続されている。この可変抵抗２８の一端には電
源ＶBが供給され、他端は接地されている。ま
た、前記PINダイオード２５のアノードとシヨツ
トキーダイオード２３のカソードとの間にはイン
ダクタンス素子例えばコイル２９，３０が直列に
接続され、このコイル２９，３０の接続点Ｐはコ
ンデンサ３１を介して接地されている。
ストリツプライン３dB方向性結合器（以下、3dB
カツプラと略称する）である。この3dBカツプラ
２１は実際には第３図に示す構成となつている。
ここで、端子番号をそれぞれ（ａ，ｂ，ｃ，ｄ）
とし、例えば端子ａに信号が供給されたとする
と、この信号は二等分されて端子ｂ，ｄに出力さ
れる。このうち端子ｄより出力される信号は端子
ｂより出力される信号より90゜遅れ位相となつて
いる。第２図において第１の端子ａには高周波信
号が入力され、第４の端子ｃには例えばZo＝50
Ωの負荷が接続される。また、第３の端子ｄはコ
ンデンサ２２を介して高速スイツチング動作可能
な第１のダイオード例えばシヨツトキーダイオー
ド２３のカソードに接続され、このダイオード２
３のアノードは接地されている。さらに、第２の
端子ｂはコンデンサ２４を介して第２のダイオー
ド例えばPINダイオード２５のアノードに接続さ
れている。このダイオード２５のカソードはコン
デンサ２６を介して接地されるとともに、自己バ
イアス抵抗２７の一端に接続されている。この抵
抗２７の他端は可変抵抗２８の可動接片２８１に
接続されている。この可変抵抗２８の一端には電
源ＶBが供給され、他端は接地されている。ま
た、前記PINダイオード２５のアノードとシヨツ
トキーダイオード２３のカソードとの間にはイン
ダクタンス素子例えばコイル２９，３０が直列に
接続され、このコイル２９，３０の接続点Ｐはコ
ンデンサ３１を介して接地されている。
上記構成において動作を説明する。尚、説明の
便宜上３dBカツプラ２１の端子ａに供給される
高周波信号電圧が２Ｅとし、端子ａ，ｃの等価イ
ンピーダンスをZoとする。
便宜上３dBカツプラ２１の端子ａに供給される
高周波信号電圧が２Ｅとし、端子ａ，ｃの等価イ
ンピーダンスをZoとする。
先ず、入力電圧振幅が小さく上記リミツター回
路がリミツター動作を行なわない場合、３dBカ
ツプラ２１の各端子ａ，ｂ，ｃ，ｄの電圧Va，
Vb，Vc，Vdは Va＝Ｅ，Vb＝√2， Vc＝−jE，Vd＝−ｊ√2 となる。この場合、シヨツトキーダイオード２
３、PINダイオード２５はほぼオフ状態となつて
おり、第２図は等価的に第４図ａに示す如く端子
ｂ，ｄが開放状態となる。
路がリミツター動作を行なわない場合、３dBカ
ツプラ２１の各端子ａ，ｂ，ｃ，ｄの電圧Va，
Vb，Vc，Vdは Va＝Ｅ，Vb＝√2， Vc＝−jE，Vd＝−ｊ√2 となる。この場合、シヨツトキーダイオード２
３、PINダイオード２５はほぼオフ状態となつて
おり、第２図は等価的に第４図ａに示す如く端子
ｂ，ｄが開放状態となる。
次に、入力電圧振幅が大きくなり、シヨツトキ
ーダイオード２３の整流動作によつて端子ｄの電
圧Vdが ｜Vd｜≧ＶB→√２｜Ｅ｜≧ＶB となると、PINダイオード２５がオン状態とな
り、リミツテイング効果を発生する。即ち、導通
電流はシヨツトキーダイオード、コイル２９，３
０、PINダイオード２５、抵抗２７，可変抵抗２
８の経路で流れ、第２図は等価的に第４図ｂに示
すようになる。ここで、ＲSは等価的な終端抵抗
であり、３dBカツプラ２１の各端子電圧Va，
Vb，Vc，Vdは Va＝ＲＳ／ＲＳ＋ＺＯＥ，Vb＝√２ＲＳ／ＲＳ＋ＺＯ
＝Ｅ Vc＝−ｊＲＳ／ＲＳ＋ＺＯＥ，Vd＝−ｊ√２Ｅ となる。そして、ＲSが∞→０となることにより
リミツテイング効果が生ずる。
ーダイオード２３の整流動作によつて端子ｄの電
圧Vdが ｜Vd｜≧ＶB→√２｜Ｅ｜≧ＶB となると、PINダイオード２５がオン状態とな
り、リミツテイング効果を発生する。即ち、導通
電流はシヨツトキーダイオード、コイル２９，３
０、PINダイオード２５、抵抗２７，可変抵抗２
８の経路で流れ、第２図は等価的に第４図ｂに示
すようになる。ここで、ＲSは等価的な終端抵抗
であり、３dBカツプラ２１の各端子電圧Va，
Vb，Vc，Vdは Va＝ＲＳ／ＲＳ＋ＺＯＥ，Vb＝√２ＲＳ／ＲＳ＋ＺＯ
＝Ｅ Vc＝−ｊＲＳ／ＲＳ＋ＺＯＥ，Vd＝−ｊ√２Ｅ となる。そして、ＲSが∞→０となることにより
リミツテイング効果が生ずる。
尚、実験によれば自己バイアス抵抗２７を０
Ω，6.8KΩ，10kΩと変えた場合、第５図ａ，
ｂ，ｃに示すようなリミツテイング特性が得られ
た。また、このリミツター回路に10KHzの方形波
で例えば正弦波信号をAM変調した信号を入力し
た場合においても波形歪は殆ど見られなかつた。
Ω，6.8KΩ，10kΩと変えた場合、第５図ａ，
ｂ，ｃに示すようなリミツテイング特性が得られ
た。また、このリミツター回路に10KHzの方形波
で例えば正弦波信号をAM変調した信号を入力し
た場合においても波形歪は殆ど見られなかつた。
上記した実施例によれば次のような効果があ
る。
る。
3dBカツプラ２１に高速スイツチング動作可能
なシヨツトキーダイオード２３とPINダイオード
２５の異なるダイオードを接続し、シヨツトキー
ダイオード２３の整流出力抵抗２７によつてPIN
ダイオード２５を導通制御している。したがつ
て、PINダイオード２５の自己バイアス抵抗２７
の値を可変することによつて容易にリミツテイン
グポイントを低くすることが可能であり、十分な
過入力対策を行ない得る。しかも、抵抗２７によ
つて各種のリミツテイング特性を設定可能であ
る。
なシヨツトキーダイオード２３とPINダイオード
２５の異なるダイオードを接続し、シヨツトキー
ダイオード２３の整流出力抵抗２７によつてPIN
ダイオード２５を導通制御している。したがつ
て、PINダイオード２５の自己バイアス抵抗２７
の値を可変することによつて容易にリミツテイン
グポイントを低くすることが可能であり、十分な
過入力対策を行ない得る。しかも、抵抗２７によ
つて各種のリミツテイング特性を設定可能であ
る。
また、シヨツトキーダイオード２３は3dBカツ
プラ２１を用いることにより√２倍の電圧で動作
可能なため、電圧変動率が１／√２となり温度変
化等に対して容易に回路動作を安定化し得る利点
を有している。
プラ２１を用いることにより√２倍の電圧で動作
可能なため、電圧変動率が１／√２となり温度変
化等に対して容易に回路動作を安定化し得る利点
を有している。
以上、詳述したようにこの考案によればリミツ
テイングポイントを低く設定し得るとともに容易
に種々のリミツテイング特性を設定可能とし、十
分な過入力対策を行ない得るリミツター回路を提
供できる。
テイングポイントを低く設定し得るとともに容易
に種々のリミツテイング特性を設定可能とし、十
分な過入力対策を行ない得るリミツター回路を提
供できる。
第１図は従来のリミツター回路の一例を示す回
路構成図、第２図はこの考案に係るリミツター回
路の一実施例を示す回路構成図、第３図は第２図
の一部を具体的に示す図、第４図ａ，ｂはそれぞ
れ第２図の動作を説明するために示す等価回路
図、第５図ａ，ｂ，ｃはそれぞれ第２図の異なる
特性を示す図である。 ２１……3dBカツプラ、２３……シヨツトキー
ダイオード、２５……PINダイオード、２９，３
０……コイル、２７……バイアス抵抗。
路構成図、第２図はこの考案に係るリミツター回
路の一実施例を示す回路構成図、第３図は第２図
の一部を具体的に示す図、第４図ａ，ｂはそれぞ
れ第２図の動作を説明するために示す等価回路
図、第５図ａ，ｂ，ｃはそれぞれ第２図の異なる
特性を示す図である。 ２１……3dBカツプラ、２３……シヨツトキー
ダイオード、２５……PINダイオード、２９，３
０……コイル、２７……バイアス抵抗。
Claims (1)
- 第１、第２、第３、第４の端子を有し、第１の
端子より入力された高周波信号が第２、第３の端
子より出力され、第３の端子より出力される信号
は第２の端子より出力される信号に対して90゜遅
れ位相を呈するハイプリツド回路と、このハイプ
リツド回路の前記第３の端子に接続され高速スイ
ツチング動作可能な第１のダイオードと、前記ハ
イプリツド回路の第２の端子と第３の端子を接続
するインダクタンス素子と、前記ハイプリツド回
路の第２の端子に一端が接続され前記第１のダイ
オードの整流出力によつて導通される第２のダイ
オードと、この第２のダイオードの他端に接続さ
れ、第２のダイオードのバイアス電圧を設定する
抵抗と、前記ハイプリツド回路の第４の端子から
出力を導出する手段とを具備したことを特徴とす
るリミツター回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5671879U JPS6138273Y2 (ja) | 1979-04-27 | 1979-04-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5671879U JPS6138273Y2 (ja) | 1979-04-27 | 1979-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55157317U JPS55157317U (ja) | 1980-11-12 |
| JPS6138273Y2 true JPS6138273Y2 (ja) | 1986-11-05 |
Family
ID=29290822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5671879U Expired JPS6138273Y2 (ja) | 1979-04-27 | 1979-04-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6138273Y2 (ja) |
-
1979
- 1979-04-27 JP JP5671879U patent/JPS6138273Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55157317U (ja) | 1980-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317277A (en) | Power amplifying apparatus for supplying A.C. signals having a maximum loop gain at a desired frequency | |
| US4016516A (en) | Reflective signal controller | |
| JPH0226883B2 (ja) | ||
| JPS6138273Y2 (ja) | ||
| US4609879A (en) | Circuitry for a selective push-pull amplifier | |
| US4400630A (en) | Frequency multipliers | |
| EP0237652B1 (en) | Ac current sensing circuit | |
| US4313221A (en) | Mixer/oscillator circuit | |
| JPH06216649A (ja) | 平衡変調器 | |
| US3068420A (en) | Frequency discriminator | |
| JPS6091426A (ja) | 電源装置 | |
| US2941158A (en) | Stabilized oscillator | |
| US6998915B2 (en) | Apparatus for switching matching circuit in mobile communication terminal | |
| JPS6010124Y2 (ja) | ダイオ−ドスイツチ | |
| US2913597A (en) | Single transistor full wave rectifier | |
| US4057717A (en) | Transformer with active elements | |
| US3416105A (en) | Variable reactance element | |
| US3007103A (en) | Converter | |
| JPS6161524A (ja) | ダイオ−ドスイツチ回路 | |
| CA2168179A1 (en) | Dc supply with power factor corrector | |
| JPS5837137Y2 (ja) | 高周波増幅回路 | |
| GB725628A (en) | Improvements relating to variable phase-shifting networks | |
| JPS6012330Y2 (ja) | バイアス調整回路 | |
| JP2943166B2 (ja) | 移相回路 | |
| SU811489A1 (ru) | Смеситель |