JPS6136846A - Program control system - Google Patents

Program control system

Info

Publication number
JPS6136846A
JPS6136846A JP15984384A JP15984384A JPS6136846A JP S6136846 A JPS6136846 A JP S6136846A JP 15984384 A JP15984384 A JP 15984384A JP 15984384 A JP15984384 A JP 15984384A JP S6136846 A JPS6136846 A JP S6136846A
Authority
JP
Japan
Prior art keywords
command
mask
data
input
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15984384A
Other languages
Japanese (ja)
Inventor
Tadashi Fujizu
藤津 正
Kenichi Takahashi
憲一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15984384A priority Critical patent/JPS6136846A/en
Publication of JPS6136846A publication Critical patent/JPS6136846A/en
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

PURPOSE:To shorten a command processing time by producing directly a PC address code from the input command data given from outside together with the mask information. CONSTITUTION:A mask control circuit 68 consists of a mask register 91 and a gate group 92 and performs the mask control for each bit to the input command data. Thus it is possible to delete (mask) the bits having no direct relation with production of an address code among those bits within the input command data or to produce an address code to a series of input command data.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、記憶手段に記憶されているプログラム′f:
続出し、命令を解析し実行するプログラム制御方式に関
する。
[Detailed Description of the Invention] [Technical Field] The present invention provides a program 'f stored in a storage means:
Concerning program control methods for analyzing and executing instructions.

〔従来技術〕[Prior art]

第1図(a)はマスタ装置11とN(正整数)個のスレ
ーブ装置12〜14をマスタースレーブ接続した構成を
示し、同図(b)はターミ六ル制御装置21とN個のス
レーブ装[22〜24をクラスタ接続した構成を示す。
FIG. 1(a) shows a configuration in which a master device 11 and N (positive integer) slave devices 12 to 14 are connected in a master-slave manner, and FIG. 1(b) shows a configuration in which a terminal control device 21 and N slave devices are connected. [This shows a configuration in which 22 to 24 are connected in a cluster.

第2図は従来のプログラム制御方式を採用したスレーブ
装置内の共通制御部を示すブロック囚である。図におい
て、命令デコードおよびCPU(中央処理装置)制御回
路1は、ROM等に記憶されているプログラム命令を読
出し、その命令をデコード(解析)し、演算またはデー
タの入出力側aやプログラムカウンタ(pc)アドレス
制御の指示を行なうためのプログラム実行制御を行なう
回路である。命令レジスタ2は命令コードを回路1で解
析・実行するために命令コードを一時記憶スるためのレ
ジスタで6る。内部レジスタ及びフラグ回路5は、プロ
グラム実行時、演算結果の一時記憶やCPU内部の状態
表示を行なう。アドレス制御回路6は、プログラムを実
行するために必要なプログラム命令コードが記憶されて
いるアドレスを格納したプログラム・カウンタ(PC)
を制御する。データバス制御回路3線、外部とのデータ
の入出力制御を行なう。従来の蓄積プログラム制御方式
では、第3図に示すように、外部からの入力データ(例
えば、マスター装置またはターミナル制御装置からのコ
マンドデータを示す。
FIG. 2 is a block diagram showing a common control section in a slave device that employs a conventional program control method. In the figure, an instruction decoding and CPU (Central Processing Unit) control circuit 1 reads program instructions stored in a ROM or the like, decodes (analyzes) the instructions, and executes an operation or data input/output side a or a program counter ( pc) This is a circuit that performs program execution control for instructing address control. The instruction register 2 is a register for temporarily storing instruction codes for analysis and execution by the circuit 1. The internal register and flag circuit 5 temporarily stores calculation results and displays the internal status of the CPU during program execution. The address control circuit 6 is a program counter (PC) that stores addresses where program instruction codes necessary for executing the program are stored.
control. Data bus control circuit 3-wire, controls data input/output to and from the outside. In the conventional storage program control system, as shown in FIG. 3, external input data (for example, command data from a master device or a terminal control device) is shown.

以後、コマンドと略す)K対する処理を実行する場合、
まず、そのコマンドを解析し、その結果に対応するアド
レスにジャンプし、そこに蓄積されているプログラム命
令に従ってそれぞれのコマ/し、マスター装置またはタ
ーミナル制御装置が複数のスレーブ装置tSa能単位に
コマンドと応答の形式で制御するような高速制御には適
していない。
(hereinafter abbreviated as command) When executing processing for K,
First, the command is parsed, jumps to the address corresponding to the result, and executes each frame according to the program instructions stored there. It is not suitable for high-speed control such as response-based control.

〔発明の目的〕[Purpose of the invention]

本発明の目的はコマノド入力からそのコマンドの解析お
よびコマンドに対応した処理実行開始までの処理時間全
最少化できる方式を提供することにある。
An object of the present invention is to provide a method that can minimize the total processing time from inputting a command to analyzing the command and starting execution of processing corresponding to the command.

〔発明の構成〕[Structure of the invention]

本発明の方式は、記憶手段に記憶した少なくとモ1)(
2)7’ログラムを実行するだめのプログラム制御方式
において、コマンドデータ入力要求に応答してコマンド
・データの入力制at−行なうコマンド入力制御手段と
、入力されたコマンド・データに対してビット単位にマ
スク制御を行なうマスク制御手段と、該マスク制御手段
から出力されるデータとバイアス・データとの演算を行
な騎演算結果を前記紀憧手段内のアドレスとして出力す
るアドレス生成手段とを備えている。
The method of the present invention is characterized in that at least the memory stored in the storage means 1) (
2) In a program control method for executing a 7' program, there is a command input control means for controlling the input of command data in response to a command data input request, and a command input control means for controlling input command data bit by bit. The mask control means includes a mask control means for performing mask control, and an address generation means for performing an operation on the data output from the mask control means and bias data and outputting the result of the calculation as an address in the reference means. .

〔実施例〕〔Example〕

次に本発明について図面を参照して詳細に説明する。 Next, the present invention will be explained in detail with reference to the drawings.

$4図は本発明の方式を示す流れ図である。Figure $4 is a flow diagram illustrating the method of the present invention.

本発明の方式に用いるスレーブ装置を示す*S図を参照
すると、本装置は、マスク装置またはターミナル制御装
置とのデータの入出力を制御するライン制御部51と、
プログラム命令を格納したプログラムR,0M52と、
共通制御部53と、CPU/システム制御信号!154
a、アドレス・バス54bおよびデータ・バス54cを
含むシステムバス54と、コマンド入力要求信号線55
と、コマンド入力可信号線56とから構成される。
Referring to diagram *S showing a slave device used in the method of the present invention, this device includes a line control unit 51 that controls data input/output to and from a mask device or a terminal control device;
A program R,0M52 that stores program instructions,
Common control unit 53 and CPU/system control signal! 154
a, a system bus 54 including an address bus 54b and a data bus 54c, and a command input request signal line 55;
and a command input enable signal line 56.

第6図は第5図に用−る共通制御部53の詳細を示すブ
ロック図である。図にお−で、コマンド入力制御回路6
1は、第7gJの7(2チヤートに従って、信号線55
を介して与えられるコマンド入力要求信号に対するコマ
ンドデータの入力制御を行なり。一般の蓄積プログラム
制御方式では、第8図に示すように、プログラム・カラ
/りが示している番地に蓄積されている1つまたは複数
のプログラム命令コードを続出し、その命令を解析し実
行している。従って、コマンド入力要求があっても、即
座にコマンドデータを入力し、PCアドレス変換し、プ
ログラム・カラ/り(PC)K新しいアドレスを設定す
ること(以後、コマンド人力−アドレス変換処理と略す
)はできない。すなわち、命令コードと命令コードとの
分界点でおるプログラム命令の解釈の単位800分界点
81(第8図参照)でのみコマンド人カーアドンス変換
処理が可能である。第7図において、ステップaはこの
分界点81の検出情報を命令デコード及びCPU制御回
路62から受け、この分界点を検知する処理で1らる。
FIG. 6 is a block diagram showing details of the common control section 53 used in FIG. In the figure, command input control circuit 6
1 is the 7th gJ 7 (according to the 2 chart, the signal line 55
Controls the input of command data in response to a command input request signal given via the controller. In the general storage program control method, as shown in Figure 8, one or more program instruction codes stored at the address indicated by the program color are successively stored, and the instructions are analyzed and executed. ing. Therefore, even if there is a command input request, immediately input the command data, convert the PC address, and set a new address for the program controller (PC) (hereinafter abbreviated as command manual-address conversion processing). I can't. That is, command/car addon conversion processing is possible only at the unit 800 of program instruction interpretation, which is the demarcation point between instruction codes, and demarcation point 81 (see FIG. 8). In FIG. 7, step a receives the detection information of this demarcation point 81 from the instruction decoding and CPU control circuit 62, and the process of detecting this demarcation point results in 1.

ステップbVi、、ステップaで分界点を倹知した場合
、信号線55を介してコマンド入力要求信号がライン制
御部51から出力されているか否か全検知する処理であ
る。ステップCはステップbでコマンド入力要求信号を
倹知した場合、回路62の動作を一時停止させる処理で
おる。ステップdはライン制御部51に信号線56を介
してコマンド人力可信号を送信し、この入力可信号の受
信に応答してライン制御部51からデータバス540を
介して送信されるコマンド・データをマスク制御回路6
8に受信させる処理である。ステップeはマスク制御回
路68の出力をコマント−アドレス変換回路67に受信
させたらと回路67の出力をPCアドレス制御回路69
に受信させる処理である。ステップfは回路62の動作
を再開させる処理でらる。
Step bVi is a process of fully detecting whether or not a command input request signal is output from the line control section 51 via the signal line 55 when the demarcation point is known in step a. Step C is a process of temporarily stopping the operation of the circuit 62 when the command input request signal is detected in step b. In step d, a command human input enable signal is transmitted to the line control section 51 via the signal line 56, and in response to reception of this input enable signal, command data transmitted from the line control section 51 via the data bus 540 is transmitted. Mask control circuit 6
This is the process of causing the 8 to receive the data. In step e, the output of the mask control circuit 68 is received by the command-address conversion circuit 67, and the output of the circuit 67 is received by the PC address control circuit 69.
This is the process of having the receiver receive the message. Step f is a process for restarting the operation of the circuit 62.

マスク制御回路68を示す第9図を参照すると、本回路
は、マスクレジスタ91と、ゲート群92とから構成さ
れる。本回路は入力コマンドデータに対してビット単位
のマスク制御を行なう。入力コマンドデータ内のビット
で直接アドレス・コードの生成に対して無関係なビット
の除去(マスク)または一連の複数の入力コマンド・デ
ータに対して一つのアドレス・コードを生成する。マス
クレジスタにはパス70からマスクデータが、予め設定
されている。ゲート群92はこのマスクデータとバス5
4Cからの入力コマンド・データとの論理演算を行ない
、結果を信号線群68Jlに出力する。信号線93から
のマスク出力イネーブル信号はマスク制御をするか否か
を制御する。
Referring to FIG. 9 showing the mask control circuit 68, this circuit is comprised of a mask register 91 and a gate group 92. This circuit performs bit-by-bit masking control on input command data. Bits in input command data that are irrelevant for direct address code generation are removed (masked), or one address code is generated for a series of a plurality of input command data. Mask data from path 70 is set in advance in the mask register. Gate group 92 communicates this mask data with bus 5.
It performs a logical operation with input command data from 4C and outputs the result to signal line group 68Jl. A mask output enable signal from the signal line 93 controls whether or not mask control is performed.

コマンド−アドレス変換回路67を示す第10図を参照
すると、本回路は、バイアスレジスタ101と、演算器
102とから構成される。バイアスレジスタにはバス7
0からバイアス(ペースアドレス)データが予め設定さ
れている。演算器102はこのバイアスデータと信号線
群6831に:介して回路68から与えられるデータと
の四則演算を行ない、結果を信号線群67ai介して回
路69内のアドレス・カラ/りにアドレスとして出力す
る。
Referring to FIG. 10 showing the command-address conversion circuit 67, this circuit is composed of a bias register 101 and an arithmetic unit 102. Bus 7 for bias register
Bias (pace address) data is preset from 0. The arithmetic unit 102 performs four arithmetic operations on this bias data and the data given from the circuit 68 via the signal line group 6831, and outputs the result as an address to the address color in the circuit 69 via the signal line group 67ai. do.

このように、本実施例では、外部からの入力コマンド・
データをもとに、マスク情報を加味し、直接PCアドレ
スコードを生成し、プログラムアドレスカラ/りに設定
する機能を付加することによって、幅広9コマンド・デ
ータ・フォーマットに適用できるとともに、コマンドデ
ータの解析、そのコマンド処理の実行開始が最少時間に
て実現できるため、複数のスレーブ装置に対して、マス
ター装置又はターミナル制御装置からコマンド形式にて
機能制御する方式のように、短時間にコマンド受信処理
、コマンド処理実行そして、その応答処理を実行するた
めに必要な高速制御を実現で睡る。
In this way, in this embodiment, external input commands and
By adding the function of directly generating a PC address code based on the data, taking into account mask information, and setting it in the program address color, it can be applied to a wide range of 9 command data formats, and the command data Analysis and execution of command processing can be started in the shortest possible time, so commands can be received and processed in a short time, similar to methods where functions are controlled in the form of commands from a master device or terminal control device for multiple slave devices. , execute command processing, and realize high-speed control necessary to execute response processing.

〔発明の効果〕〔Effect of the invention〕

以上、本発明には、コマンド入力からコマンドの解析お
よびコマンドに対応した処理実行開始までの処理時間を
最少化できるという効果がある。
As described above, the present invention has the effect of minimizing the processing time from inputting a command to analyzing the command and starting execution of processing corresponding to the command.

【図面の簡単な説明】[Brief explanation of drawings]

WIJ1図は本発明に用いるシステム構成を示すブロッ
ク図、第2図は従来の方式に用いる共通制御部を示すブ
ロック図%第3図は従来の方式を説明するための流れ図
、第4図は本発明の詳細な説明するための流れ図、第5
図伏木発明の方式に用いるスレーブ装置を示すブロック
図、第6図は本発明の方式に用いる共通制御部を示すブ
ロック図、!J7図はコマンド入力制御回路の動作を示
す流れ図、第8図は命令の格納状態を示す図、第9図は
マスク制御回路を示すブロック図および第10図はコマ
ンド−アドレス変換回路を示すブロック図でらる。 図において、1,62・・・・・・命令デコードおよび
CPU制御回路、2.63・・・・・・命令レジスタ、
3゜64・・・・・・データバス制御回路、4,65・
・・・・・演算回路、5,66・・・・・・内部レジス
タおよびフラグ回路、6・・・・・・PCアドレス制御
回路、51・・・・・・ライン制御部、52・・・・・
・プログラムR,OM、53・・・・・・共通制御部、
54・・・・・・パス% 61・・・・・・コマンド入
力制御回路、68・・・・・・マスク制御回路、コマン
ド−アドレス変換回路。 第1図 02ツ ク1 (b) 叢a図 心S図 第6図 心7図 第θ図
WIJ1 Figure is a block diagram showing the system configuration used in the present invention, Figure 2 is a block diagram showing the common control unit used in the conventional system, Figure 3 is a flowchart for explaining the conventional system, and Figure 4 is a block diagram showing the common control unit used in the conventional system. Flowchart for detailed explanation of the invention, No. 5
Figure 6 is a block diagram showing a slave device used in the system of the invention, and Figure 6 is a block diagram showing a common control unit used in the system of the invention. Figure J7 is a flowchart showing the operation of the command input control circuit, Figure 8 is a diagram showing the storage state of instructions, Figure 9 is a block diagram showing the mask control circuit, and Figure 10 is a block diagram showing the command-address conversion circuit. It comes out. In the figure, 1,62...instruction decoding and CPU control circuit, 2.63...instruction register,
3゜64...Data bus control circuit, 4,65...
... Arithmetic circuit, 5, 66 ... Internal register and flag circuit, 6 ... PC address control circuit, 51 ... Line control section, 52 ...・・・
・Program R, OM, 53...Common control section,
54...Pass% 61...Command input control circuit, 68...Mask control circuit, command-address conversion circuit. Fig. 1 02 Tsuku 1 (b) Plexus a Centroid S Fig. 6 Centroid 7 Fig. θ

Claims (1)

【特許請求の範囲】[Claims] 記憶手段に記憶した少なくとも1つのプログラムを実行
するためのプログラム制御方式において、コマンド・デ
ータ入力要求に応答して、コマンド・データの入力制御
を行なうコマンド入力制御手段と、入力されたコマンド
・データに対してビット単位にマスク制御を行なうマス
ク制御手段と、該マスク制御手段から出力されるデータ
とベースアドレス・データとの演算を行ない演算結果を
前記記憶手段内のアドレスとして出力するアドレス生成
手段とを備えたことを特徴とするプログラム制御方式。
In a program control method for executing at least one program stored in a storage means, a command input control means controls the input of command data in response to a command data input request; mask control means for performing mask control on a bit-by-bit basis; and address generation means for performing an operation on data output from the mask control means and base address data and outputting the result of the operation as an address in the storage means. A program control method characterized by:
JP15984384A 1984-07-30 1984-07-30 Program control system Pending JPS6136846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15984384A JPS6136846A (en) 1984-07-30 1984-07-30 Program control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15984384A JPS6136846A (en) 1984-07-30 1984-07-30 Program control system

Publications (1)

Publication Number Publication Date
JPS6136846A true JPS6136846A (en) 1986-02-21

Family

ID=15702447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15984384A Pending JPS6136846A (en) 1984-07-30 1984-07-30 Program control system

Country Status (1)

Country Link
JP (1) JPS6136846A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325754A (en) * 1986-07-18 1988-02-03 Nec Corp Retrieving system for command name

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52113640A (en) * 1976-03-22 1977-09-22 Nec Corp Peripheral control unit
JPS559235A (en) * 1978-07-03 1980-01-23 Fujitsu Ltd Micro programming system
JPS5814236A (en) * 1981-07-20 1983-01-27 Usac Electronics Ind Co Ltd Serial interface controlling system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52113640A (en) * 1976-03-22 1977-09-22 Nec Corp Peripheral control unit
JPS559235A (en) * 1978-07-03 1980-01-23 Fujitsu Ltd Micro programming system
JPS5814236A (en) * 1981-07-20 1983-01-27 Usac Electronics Ind Co Ltd Serial interface controlling system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325754A (en) * 1986-07-18 1988-02-03 Nec Corp Retrieving system for command name

Similar Documents

Publication Publication Date Title
JPS6136846A (en) Program control system
JPS58103023A (en) Field input system for display terminal
JPS62103738A (en) Programmable controller
JPS59153206A (en) Programmable setter
JPH10133717A (en) Simulator for sequencer
JPS6182248A (en) Monitoring method of content of memory
JPS5914848Y2 (en) POS terminal device
JPH10171510A (en) Logic chart device
JPS6037003A (en) Communication system between personal computer and sequence controller
JPH0353370A (en) Parallel processor for information processor
JPS61141066A (en) I/o control system
JPS61151745A (en) Interruption processing system
JPH03242747A (en) Data transmission controller
JPH02294841A (en) Logical simulation system
JPS63270183A (en) Data processor
JPH0561990A (en) Arithmetic module with constant input circuit
JPS60201444A (en) Interrupting signal generating system
JPS61282929A (en) Microprocessor
JPS627295A (en) Reading system for 5c code system signal
JPH03224030A (en) Set-up processing system for byte position identification code
JPH11125539A (en) Encoder signal outputting method
JPH04212536A (en) Plural bits judging circuit
JPH09179672A (en) Key input system
JPH0969070A (en) Control circuit of information processor
JPS59112333A (en) Transmitting device of data